CN103474038A - 移位寄存器单元及其驱动方法、移位寄存器与显示装置 - Google Patents

移位寄存器单元及其驱动方法、移位寄存器与显示装置 Download PDF

Info

Publication number
CN103474038A
CN103474038A CN2013103471238A CN201310347123A CN103474038A CN 103474038 A CN103474038 A CN 103474038A CN 2013103471238 A CN2013103471238 A CN 2013103471238A CN 201310347123 A CN201310347123 A CN 201310347123A CN 103474038 A CN103474038 A CN 103474038A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
module
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103471238A
Other languages
English (en)
Other versions
CN103474038B (zh
Inventor
谭文
祁小敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310347123.8A priority Critical patent/CN103474038B/zh
Priority to US14/359,856 priority patent/US9437324B2/en
Priority to PCT/CN2013/087574 priority patent/WO2015018141A1/zh
Publication of CN103474038A publication Critical patent/CN103474038A/zh
Application granted granted Critical
Publication of CN103474038B publication Critical patent/CN103474038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种移位寄存器单元及其驱动方法、移位寄存器与显示装置，通过设置用于在上拉阶段，断开上拉节点PU与预充电模块以及下拉模块之间的电连接的关断模块，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管的GOA电路的可靠性和功耗问题。

Description

移位寄存器单元及其驱动方法、移位寄存器与显示装置
技术领域
本发明涉及显示领域，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器与显示装置。
背景技术
氧化物薄膜晶体管（氧化物TFT）是大尺寸有源矩阵有机发光二极管（AMOLED）显示器/液晶显示器（LCD）的发展方向，因此在现有GOA（GateOn Array，阵列基板上制作栅极驱动）中，被广泛采用。
氧化物TFT特性之一是具有耗尽型的特点，即氧化物TFT的阈值电压为负，这导致现有GOA实现上一直存在漏电流的问题。
在如附图1所示的现有GOA典型电路中，在预充电阶段，由于T4存在较大漏电情况，因此导致对T11栅极的充电效果变差；在上拉阶段，由于T12、T13和T14的栅极电平最低只能到VGL，而T12、T13和T14的源极也为VGL，则T12、T13和T14的栅源电压Vgs最小为0，由于氧化物TFT的阈值电压小于0，因此T12，T13和T14仍处于微导通状态，具有较大的漏电电流，造成T11的栅极和源极都趋向VGL漏电而影响GOA电路的正常上拉和输出，而在下拉阶段，由于T12、T14无法正常关断,也会造成在下拉波形的畸变，影响下拉效果，从而影响GOA电路的可靠性和功耗。
发明内容
本发明提供一种移位寄存器单元及其驱动方法、移位寄存器与显示装置，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管的GOA电路的可靠性和功耗问题。
本发明提供方案如下：
本发明实施例提供了一种移位寄存器单元，包括第一电容、上拉模块、预充电模块和下拉模块，所述第一电容的第一端与所述上拉模块连接于上拉节点，还包括：
关断模块，与所述上拉节点连接，并与处于预充电模块和下拉模块之间的第一节点连接，用于在上拉阶段断开所述上拉节点与所述预充电模块和下拉模块的电连接。
优选的，所述关断模块包括：
第一薄膜晶体管，第一薄膜晶体管的源极与所述第一节点连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；
关断控制单元，用于在上拉阶段，通过控制所述第一薄膜晶体管的源极电压使得所述第一薄膜晶体管处于完全截止状态，以断开所述上拉节点与所述预充电模块和下拉模块的电连接。
优选的，所述关断控制单元包括：
反馈电容，所述反馈电容的第一端与所述第一薄膜晶体管的源极连接，反馈电容的第二端，与所述上拉模块和所述下拉模块连接。
优选的，所述关断控制单元还包括：
第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。
优选的，所述关断控制单元还包括：
第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第二薄膜晶体管的源极连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。
优选的，所述关断模块包括：
第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；
第一薄膜晶体管的源极与第二薄膜晶体管的漏极、第三薄膜晶体管的漏极连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；
第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接；
第三薄膜晶体管的源极与所述第一节点连接，第三薄膜晶体管的栅极与所述第二时钟信号输入端连接。
优选的，所述上拉模块包括：
第四薄膜晶体管，第四薄膜晶体管的源极与第一时钟信号输入端连接，第四薄膜晶体管的栅极与所述上拉节点连接，第四薄膜晶体管的漏极与第一电容的第二端、下拉模块以及信号输出端连接。
优选的，所述上拉模块包括：
第四薄膜晶体管和第五薄膜晶体管；
第四薄膜晶体管的源极和第五薄膜晶体管的源极与第一时钟信号输入端连接；
第四薄膜晶体管的栅极和第五薄膜晶体管的栅极与所述上拉节点连接；
第四薄膜晶体管的漏极，与栅极信号输出端、第一电容的第二端以及下拉模块连接；
第五薄膜晶体管的漏极，与关断模块、下拉模块以及起始信号输出端连接。
优选的，所述预充电模块包括：
第六薄膜晶体管；
第六薄膜晶体管的源极和栅极与起始信号输入端连接，第六薄膜晶体管的漏极与所述关断模块、下拉模块连接。
优选的，所述下拉模块包括：
第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管，以及用于控制所述第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管导通或截止的下拉控制单元；
第七薄膜晶体管的源极与所述预充电模块、关断模块连接，第七薄膜晶体管的栅极与所述控制单元、第八薄膜晶体管的栅极、第九薄膜晶体管的栅极连接于下拉节点，第七薄膜晶体管的漏极与第一电平信号输入端连接；
第八薄膜晶体管的源极与上拉模块、关断模块、起始信号输出端连接，第八薄膜晶体管的漏极与所述第一电平信号输入端连接；
第九薄膜晶体管的源极与上拉模块、第一电容的第二端、栅极信号输出端连接，第九薄膜晶体管的漏极与第二电平信号输入端连接。
优选的，所述第二电平信号输入端输入信号的电位小于零且高于所述第一电平信号输入端输入信号的电位。
本发明实施例还提供了一种移位寄存器单元驱动方法，包括：
在预充电阶段，上拉节点和第一节点的电位被上拉至第一电位，关断模块处于导通状态；
在上拉阶段，上拉节点和第一节点的电位被上拉至高于所述第一电位的第二电位，关断模块处于完全截止状态，上拉节点与预充电模块和下拉模块之间的电连接被断开；
在复位阶段，关断模块处于导通状态，上拉节点和第一节点的电位被下拉至低于所述第一电位的第三电位；
在复位维持阶段，关断模块处于截止状态，上拉节点和第一节点的电位被维持在所述第三电位。
优选的，在预充电阶段，第一时钟信号输入端输入低电平信号，第二时钟信号输入端输入高电平信号，起始信号输入端输入高电平信号；
在上拉阶段，第一时钟信号输入端输入高电平信号，第二时钟信号输入端输入低电平信号，起始信号输入端输入低电平信号；
在复位阶段，第一时钟信号输入端输入低电平信号，第二时钟信号输入端输入高电平信号，起始信号输入端输入低电平信号；
在复位维持阶段，第一时钟信号输入端输入高电平信号，第二时钟信号输入端输入低电平信号，起始信号输入端输入低电平信号。
本发明实施例还提供了一种移位寄存器，该移位寄存器中具体可以包括多级上述本发明实施例所述的移位寄存器单元。
本发明实施例还提供了一种显示装置，改显示装置具体可以包括上述本发明实施例提供的移位寄存器。
从以上所述可以看出，本发明提供的移位寄存器单元及其驱动方法、移位寄存器与显示装置，通过设置用于在上拉阶段，断开所述上拉节点PU与所述预充电模块以及下拉模块之间的电连接的关断模块，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管的GOA电路的可靠性和功耗问题。
附图说明
图1为现有移位寄存器单元结构示意图；
图2为本发明实施例提供的移位寄存器单元结构示意图一；
图3为本发明实施例提供的移位寄存器单元结构示意图二；
图4为本发明实施例提供的移位寄存器单元结构示意图三；
图5为本发明实施例提供的移位寄存器适用的信号时序示意图；
图6为本发明实施例提供的移位寄存器单元结构示意图四；
图7为本发明实施例提供的移位寄存器单元结构示意图五；
图8为本发明实施例提供的移位寄存器单元结构示意图六；
图9为本发明实施例提供的移位寄存器单元结构示意图七；
图10为本发明实施例提供的移位寄存器单元结构示意图八；
图11为本发明实施例提供的移位寄存器单元结构示意图九；
图12为本发明实施例提供的移位寄存器单元结构示意图十；
图13为本发明实施例提供的移位寄存器单元结构示意图十一；
图14为本发明实施例提供的下拉控制单元结构示意图一；
图15为本发明实施例提供的下拉控制单元结构示意图二；
图16为本发明实施例提供的下拉控制单元结构示意图三；
图17为本发明实施例提供的移位寄存器单元驱动方法流程示意图；
图18为本发明实施例提供的移位寄存器单元结构示意图十二；
图19为本发明实施例提供的GOA电路与现有GOA电路输出波形仿真结果对比图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
本发明实施例提供了一种移位寄存器单元，如附图2所示，具体可以包括第一电容C1、上拉模块1、预充电模块2和下拉模块3，第一电容C1的第一端与上拉模块1连接于上拉节点PU；
同时，该移位寄存器单元具体还可以包括：
关断模块4，与上拉节点PU连接，并与处于预充电模块2和下拉模块3之间的第一节点LK连接，用于在上拉阶段断开上拉节点PU与预充电模块2和下拉模块3的电连接。
本发明实施例提供的移位寄存器单元，可以在上拉阶段，完全断开上拉节点PU与预充电模块2和下拉模块3的电连接，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管（TFT）的GOA电路的可靠性和功耗问题。
附图2中，关断模块4与第一电容C1第二端之间的虚线，用于表示在不同的实施例中，关断模块4与第一电容C1第二端存在电连接或不存在电连接的关系。
在本发明一具体实施例中，如附图3所示，关断模块4具体可以包括：
第一薄膜晶体管T1即关断晶体管，第一薄膜晶体管T1的源极与第一节点LK连接，第一薄膜晶体管T1的栅极与第二时钟信号输入端CLKB连接，第一薄膜晶体管T1的漏极与上拉节点PU连接；
关断控制单元41，用于在上拉阶段，通过控制所述第一薄膜晶体管T1的源极电压使得所述第一薄膜晶体管T1处于完全截止状态，以断开所述上拉节点PU与预充电模块2和下拉模块3的电连接。
在一具体实施例中，如附图4所示，关断控制单元41具体可以包括：
反馈电容C2，反馈电容C2的第一端与第一薄膜晶体管T1的源极连接，反馈电容C2的第二端，与上拉模块1和下拉模块3连接。
另外，在不同的实施例中，反馈电容C2的第二端还可以与第一电容C1的第二端、栅极信号输出端OUTPUT_Gate连接（具体可如附图4所示，所述栅极信号输出端OUTPUT_Gate即附图4中所示OUTPUT），或者反馈电容C2的第二端还可以与起始信号输出端OUTPUT_STV连接（具体可如附图9所示）。
那么，当输入信号的时序关系如附图5所示时，该实施例提供的移位寄存器单元的具体工作过程可如下所示：
在预充电阶段即A阶段，第二时钟信号输入端CLKB输入高电平信号，第一薄膜晶体管T1处于导通状态即开启，上拉节点PU和第一节点LK被上拉至高电平电位，第一时钟信号输入端CLK输入低电平信号，信号输出端OUTPUT输出低电平信号，反馈电容C2的第一端即第一节点LK处的电压为VGH-VGL；
在上拉阶段即阶段B（也可以称之为输出阶段），第二时钟信号输入端CLKB输入低电平信号，第一薄膜晶体管T1处于截止状态，第一时钟信号输入端CLK输入高电平信号，信号输出端OUTPUT输出高电平信号，反馈电容C2两端电压保持不变，则第一节点LK同上拉节点PU一样被上拉至更高的电位，此时第一节点LK处的电压为2VGH-VGL，则第一薄膜晶体管T1的栅源电压VGS=VGL-(2VGH-VGL)=2VGL-2VGH，由于VGL取值约为-8V，VGH取值约为5V，而第一薄膜晶体管T1的阈值电压VTH取值约为-1V，那么此时第一薄膜晶体管T1的栅源电压VGS约等于-26V<VTH<0，为深度负电压，因此，第一薄膜晶体管T1被完全关闭，第一薄膜晶体管T1处于完全截止状态，上拉节点PU与第一节点LK之间的电连接被完全切断，即上拉节点PU点与预充电模块2和下拉模块3之间的电连接被完全切断，解决了由于TFT耗尽型特性造成的预充电模块2和下拉模块3关断不严和漏电流过大，上拉节点PU和信号输出端OUTPUT输出波形畸变，最终导致GOA失效的问题。
在另一具体实施例中，如附图6所示，关断控制单元41具体还可以包括：
第二薄膜晶体管T2，第二薄膜晶体管T2的源极，与上拉模块1和下拉模块3连接，第二薄膜晶体管T2的栅极与第一时钟信号输入端CLK连接，第二薄膜晶体管T2的漏极，与所述第一薄膜晶体管T1的源极连接。
另外，在不同的实施例中，第二薄膜晶体管T2的源极还可以与第一电容C1的第二端、栅极信号输出端OUTPUT_Gate连接（具体可如附图6所示，所述栅极信号输出端OUTPUT_Gate即图6中所示的OUTPUT端），或者第二薄膜晶体管T2的源极还可以与起始信号输出端OUTPUT_STV连接（具体可如附图10所示）。
那么，当输入信号的时序关系同样如附图5所示时，该实施例提供的移位寄存器单元的具体工作过程可如下所示：
在预充电阶段即A阶段，第二时钟信号输入端CLKB输入高电平信号，第一薄膜晶体管T1处于导通状态，上拉节点PU和第一节点LK被上拉至高电平电位，第一时钟信号输入端CLK输入低电平信号，第二薄膜晶体管T2处于截止状态，信号输出端OUTPUT输出低电平信号，第一节点LK处的电压为VGH；
在上拉阶段即阶段B，第二时钟信号输入端CLKB输入低电平信号，第一薄膜晶体管T1处于截止状态，第一时钟信号输入端CLK输入高电平信号，第二薄膜晶体管T2处于导通状态，信号输出端OUTPUT输出高电平信号，由于第二薄膜晶体管T2导通，因此，信号输出端OUTPUT输出高电平信号被反馈至第一节点LK处，则第一节点LK处的电压约为VGH，则第一薄膜晶体管T1的栅源电压VGS=VGL-VGH，由于VGL取值约为-8V，VGH取值约为5V，而第一薄膜晶体管T1的阈值电压VTH取值约为-1V，那么此时第一薄膜晶体管T1的栅源电压VGS约等于-13V<VTH<0，为深度负电压，因此，第一薄膜晶体管T1被完全关闭，第一薄膜晶体管T1处于完全截止状态，上拉节点PU与第一节点LK之间的电连接被完全切断，即上拉节点PU点与预充电模块2和下拉模块3之间的电连接被完全切断，解决了由于TFT耗尽型特性造成的预充电模块2和下拉模块3关断不严和漏电流过大，上拉节点PU和信号输出端OUTPUT输出波形畸变，最终导致GOA失效的问题。
由于在如附图6所示的电路结构中，第二薄膜晶体管T2的栅极与第一时钟信号输入端CLK连接，而第二薄膜晶体管T2的源极，其实质上与第一时钟信号输入端CLK之间也存在电连接关系，因此，如附图6所示的关断控制单元41还可以存在另一种替代形式。
具体的，所述替代方式如附图7所示：
第二薄膜晶体管T2的源极，与上拉模块1和下拉模块3连接，第二薄膜晶体管T2的栅极与第二薄膜晶体管T2的源极连接，第二薄膜晶体管T2的漏极，与所述第一薄膜晶体管T1的源极连接。
同样，在不同的实施例中，第二薄膜晶体管T2的源极还可以与第一电容C1的第二端、栅极信号输出端OUTPUT_Gate连接（具体可如附图7所示，所述栅极信号输出端OUTPUT_Gate即图7中所示的OUTPUT端），或者第二薄膜晶体管T2的源极还可以与起始信号输出端OUTPUT_STV连接（具体可如附图11所示）。
由于附图7所示的移位寄存器的工作过程，与附图6所示的移位寄存器类似，即在上拉阶段，第一薄膜晶体管T1的栅源电压VGS约等于-13V<VTH<0，为深度负电压，因此，在此实施例中，第一薄膜晶体管T1也可以被完全关闭，第一薄膜晶体管T1处于完全截止状态，上拉节点PU与第一节点LK之间的电连接也可以被完全切断，即上拉节点PU点与预充电模块2和下拉模块3之间的电连接也可以被完全切断，同样也解决了由于TFT耗尽型特性造成的预充电模块2和下拉模块3关断不严和漏电流过大，上拉节点PU和信号输出端OUTPUT输出波形畸变，最终导致GOA失效的问题。
在一具体实施例中，关断模块4还可以以附图8所示的电路结构呈现。在该实施例中，关断模块4具体可以包括：
第一薄膜晶体管T1、第二薄膜晶体管T2以及第三薄膜晶体管T3；
第一薄膜晶体管T1的源极，与第二薄膜晶体管T2的漏极、第三薄膜晶体管T3的漏极连接，第一薄膜晶体管T1的栅极与第二时钟信号输入端CLKB连接，第一薄膜晶体管T1的漏极与上拉节点PU连接；
第二薄膜晶体管T2的源极，与上拉模块1和下拉模块3连接，第二薄膜晶体管T2的栅极与第一时钟信号输入端CLK连接，而在不同的实施例中，第二薄膜晶体管T2的源极还可以与第一电容C1的第二端、栅极信号输出端OUTPUT_Gate连接（具体可如附图8所示），或者第二薄膜晶体管T2的源极还可以与起始信号输出端OUTPUT_STV连接（具体可如附图12所示）。
第三薄膜晶体管T3的源极与第一节点LK连接，第三薄膜晶体管T3的栅极与第二时钟信号输入端CLKB连接。
由于附图8所示的移位寄存器的工作过程，与附图6所示的移位寄存器类似，即在上拉阶段，第一薄膜晶体管T1的栅源电压VGS约等于-13V<VTH<0，为深度负电压，第一薄膜晶体管T1也可以被完全关闭，而且，由于在上拉阶段，第三薄膜晶体管T3也处于截止状态，从而使上拉节点PU与第一节点LK之间的连接链路上，存在两个处于截止状态的晶体管（其中第一薄膜晶体管T1处于完全截止状态），从而形成关断的双保险，因此，上拉节点PU与第一节点LK之间的电连接也可以被完全切断，即上拉节点PU点与预充电模块2和下拉模块3之间的电连接也可以被完全切断，同样也解决了由于TFT耗尽型特性造成的预充电模块2和下拉模块3关断不严和漏电流过大，上拉节点PU和信号输出端OUTPUT输出波形畸变，最终导致GOA失效的问题。
在另一些具体实施例中，本发明实施例所提供的移位寄存器单元的电路结构，还可以如附图9、10、11、12所示。
在本发明一具体实施例中，如附图13所示，本发明实施例所涉及的上拉模块1具体可以包括：
第四薄膜晶体管T4，其源极与第一时钟信号输入端CLK连接，其栅极与上拉节点PU连接，其漏极具体可与第一电容C1的第二端、下拉模块3、信号输出端OUTPUT连接。
而在另一具体实施例中，如附图9-12所示，上拉模块1具体可以包括
第四薄膜晶体管T4，第五薄膜晶体管T5；
第四薄膜晶体管T4的源极和第五薄膜晶体管T5的源极，与第一时钟信号输入端CLK连接；
第四薄膜晶体管T4的栅极和第五薄膜晶体管T5的栅极，与上拉节点PU连接；
第四薄膜晶体管T4的漏极，与栅极信号输出端OUTPUT_Gate、第一电容C1的第二端、下拉模块3连接；
第五薄膜晶体管T5的漏极，与关断模块4、下拉模块3、起始信号输出端OUTPUT_STV连接。
如附图9-12所示，本发明实施例所涉及的预充电模块2具体可以包括：
第六薄膜晶体管T6；
第六薄膜晶体管T6的源极和栅极，与起始信号输入端STV连接，第六薄膜晶体管T6的漏极与关断模块4、下拉模块3连接于第一节点LK。
如附图9-12所示，本发明实施例所涉及的下拉模块3具体可以包括：
第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9，以及用于控制第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9导通或截止的下拉控制单元31；
其中：
第七薄膜晶体管T7的源极与第一电平信号输入端VGL1连接，第七薄膜晶体管T7的栅极，与控制单元31、第八薄膜晶体管T8的栅极、第九薄膜晶体管T9的栅极连接于下拉节点PD，第七薄膜晶体管T7的漏极与预充电模块2、关断模块4连接，即连接于第一节点LK；
第八薄膜晶体管T8的源极与第一电平信号输入端VGL1连接，第八薄膜晶体管T8的漏极，与上拉模块1、关断模块4、起始信号输出端OUTPUT_STV连接；
第九薄膜晶体管T9的源极与第二电平信号输入端VGL2连接，第九薄膜晶体管T9的漏极，与上拉模块1、第一电容C1的第二端、栅极信号输出端OUTPUT_Gate连接。
本发明实施例中，第二电平信号输入端VGL2输入信号的电位可以小于零且高于第一电平信号输入端VGL1输入信号的电位。
在一具体实施例中，如附图14所示，本发明实施例所涉及的下拉控制单元31具体可以包括：
第十薄膜晶体管T10、第十一薄膜晶体管T11；
第十薄膜晶体管T10的源极和栅极，与第二时钟信号输入端CLKB连接，第十薄膜晶体管T10的漏极与下拉节点PD连接；
第十一薄膜晶体管T11的漏极与下拉节点PD连接，第十一薄膜晶体管T11的栅极与起始信号输入端STV连接，第十一薄膜晶体管T11的源极与第一电平信号输入端VGL1连接。
在另一具体实施例中，如附图15所示，本发明实施例所涉及的下拉控制单元31具体可以包括：
第三电容C3，第十薄膜晶体管T10；
第三电容C3的第一端与第二时钟信号输入端CLKB连接，第三电容C3的第二端与下拉节点PD连接；
第十薄膜晶体管T10的漏极与下拉节点PD连接，第十薄膜晶体管T10的栅极与起始信号输入端STV连接，第十薄膜晶体管T10的源极与第一电平信号输入端VGL连接。
在另一具体实施例中，如附图16所示，本发明实施例所涉及的下拉控制单元31具体可以包括：
第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12、第十三薄膜晶体管T13；
第十薄膜晶体管T10的源极和栅极，与第二时钟信号输入端CLKB连接，第十薄膜晶体管T10的漏极，与第十一薄膜晶体管T11的栅极、第十二薄膜晶体管T12的漏极连接；
第十一薄膜晶体管T11的源极，与第二时钟信号输入端CLKB连接，第十一薄膜晶体管T11的漏极与下拉节点PD连接；
第十二薄膜晶体管T12的栅极，与起始信号输入端STV、第十三薄膜晶体管T13的栅极连接，第十二薄膜晶体管T12的源极，与第一电平信号输入端VGL、第十三薄膜晶体管T13的源极连接；
第十三薄膜晶体管T13的漏极与下拉节点PD连接。
上述本发明实施例所涉及的薄膜晶体管，具体可为N型薄膜晶体管。
本发明实施例还提供了一种移位寄存器单元驱动方法，如附图17所示，该方法具体可以包括：
步骤171，在预充电阶段，上拉节点PU和第一节点LK的电位被上拉至第一电位，关断模块4处于导通状态；
步骤172，在上拉阶段，上拉节点PU和第一节点LK的电位被上拉至高于所述第一电位的第二电位，关断模块4处于完全截止状态，上拉节点PU与预充电模块2和下拉模块3之间的电连接被断开；
步骤173，在复位阶段，关断模块4处于导通状态，上拉节点PU和第一节点LK的电位被下拉至低于所述第一电位的第三电位；
步骤174，在复位维持阶段，关断模块4处于截止状态，上拉节点PU和第一节点LK的电位被维持在所述第三电位。
下面为如附图18所示的移位寄存器单元，采用如附图5所示的信号时序图为例，对本发明实施例提供的移位寄存器驱动方法的一个具体实现过程进行详细的描述，该过程具体可以包括：
在阶段A预充电阶段：第一时钟信号输入端CLK输入低电平信号例如VGL，第二时钟信号时输入端CLKB输入高电平信号例如VGH，起始信号输入端STV输入为高电平信号例如VGH；此时，T1、T6-T11均处于导通状态，T4和T5处于截止状态，栅极信号输出端OUTPUT_Gate输出第二电平信号输入端VGL2输入的低电平信号VGL2，起始信号输出端OUTPUT_STV输出第一电平信号输入端VGL1输入的低电平信号VGL1，第一节点LK和上拉节点PU的电位被上拉至高电平电位，则第一节点LK的电压具体可为的VGH-VGL1，而下拉节点PD的电位等于第一电平信号输入端VGL1输入的低电平信号VGL1。
在阶段B上拉阶段：第一时钟信号输入端CLK输入高电平信号例如VGH，第二时钟信号输入端CLKB输入低电平信号例如VGL，起始信号输入端STV输入为低电平信号例如VGL，T1、T6-T11均处于截止状态，T4和T5处于导通状态，栅极信号输出端OUTPUT_Gate和起始信号输出端OUTPUT_STV均输出高电平信号，第一节点LK和上拉节点PU的电位被进一步上拉，则第一节点LK此时的电压为2VGH-VGL1，则T1的栅源电压VGS=VGL1-(2VGH-VGL1)=2VGL1-2VGH，那么在基于惯用的取值范围，则此时T1的栅源电压为深度负电压，远远小于T1的阈值电压VTH，并小于零，即VGS<VTH<0，因此，T1被完全关闭，T1处于完全截止状态。上拉节点PU与第一节点LK之间的电连接被完全切断，即上拉节点PU点与预充电模块2和下拉模块3之间的电连接被完全切断，从而使上拉节点PU不会因为T6和T7关断不理想，而漏电流过大，造成上拉节点PU失去上拉效果，从而导致信号输出端输出信号的波形畸形，输出不正常。另外，由于下拉节点PD即T9的栅极电压为VGL1，而由于T9的源极与第二电平信号输入端连接，即T9源极电压为VGL2，由于第二电平信号输入端VGL2输入信号VGL2的电位可以小于零且高于第一电平信号输入端VGL1输入信号VGL1的电位，因此，使T9的栅源电压也为深度负电压，即T9也处于完全截止状态，从而使栅极信号输出端OUTPUT_Gate输出的栅极信号也不存在漏电流的影响，确保了栅极信号的稳定输出。
在阶段C复位阶段。第一时钟信号输入端CLK输入低电平信号，第二时钟信号时输入端CLKB输入高电平信号，起始信号输入端STV输入为低电平信号；此时，T1、T7-T10均处于导通状态，T4、T5、T6、T11处于截止状态；T1、T7实现对C1和C2的放电，将上拉节点PU和第一节点LK电位下拉至VGL1；T9将栅极信号输出端OUTPUT_Gate输出信号的电位下拉至VGL2，T8将起始信号输出端OUTPUT_STV输出信号的电位下拉至VGL1。
在阶段D复位维持阶段。第一时钟信号输入端CLK输入高电平信号，第二时钟信号时输入端CLKB输入低电平信号，起始信号输入端STV输入为低电平信号；此时，T1、T6-T11均处于截止状态，T4、T5处于导通状态；上拉节点PU和第一节点LK维持在低电平电位，栅极信号输出端OUTPUT_Gate和起始信号输出端OUTPUT_STV输出信号的电位维持不变。
通过以上阶段的实现，本发明实施例所提供的移位寄存器单元驱动方法，可以在上拉阶段，完全断开上拉节点PU与预充电模块2和下拉模块3之间的电连接，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管（TFT）的GOA电路的可靠性和功耗问题。
如附图19所示的本发明实施例提供的GOA电路与现有GOA电路输出波形仿真结果对比图可以看出（其中，标识1所指为本发明实施例提供的GOA电路输出波形仿真示意图，标识2所指为现有GOA电路输出波形仿真示意图），在预充电和上拉阶段，现有一般GOA电路由于薄膜晶体管TFT耗尽型特性造成的漏电流过大将上拉节点PU和输出波形发生严重消减，造成GOA的失效；而本发明实施例提供的GOA由于设置了关断模块，使上拉阶段，上拉节点PU与预充电模块和下拉模块之间的电连接完全被关断，有效切断了上拉节点PU漏电流，从而从上拉节点PU和输出波形正常，GOA工作正常。
本发明实施例还提供了一种移位寄存器，该移位寄存器中具体可以包括多级上述本发明实施例提供的移位寄存器单元。
在一具体实施例中，除第一级外，一级移位寄存器单元栅极信号输出端OUTPUT_Gate输出的信号为上一级移位寄存器单元的复位信号；除最后一级外，一级移位寄存器单元起始信号输出端OUTPUT_STV输出的信号为下一级移位寄存器单元输入的起始信号。
本发明实施例还提供了一种显示装置，包括上述本发明实施例提供的移位寄存器。
该显示装置具体可以为液晶面板、液晶电视、液晶显示器、OLED（有机发光二极管）面板、OLED显示器、等离子显示器或电子纸等显示装置。
本发明实施例所提供的移位寄存器单元、移位寄存器与显示装置特别适合LTPS（低温多晶硅技术）制程下的GOA电路需求，也可适用于非晶硅工艺下的GOA电路。
需指出的是，尽管上述实施例中，以单一采用N型薄膜晶体管为例进行了说明，然而，上述电路还可以轻易的改成采用单一的P型薄膜晶体管或CMOS（互补金属氧化物半导体）管电路。
通过以上描述可以看出，本发明提供了一种移位寄存器单元及其驱动方法、移位寄存器与显示装置，通过设置用于在上拉阶段，断开所述上拉节点PU与所述预充电模块和下拉模块之间电连接的关断模块，从而可以解决GOA电路的漏电过大问题，有效解决了采用氧化物薄膜晶体管的GOA电路的可靠性和功耗问题。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种移位寄存器单元，包括第一电容、上拉模块、预充电模块和下拉模块，所述第一电容的第一端与所述上拉模块连接于上拉节点，其特征在于，还包括：
关断模块，与所述上拉节点连接，并与处于预充电模块和下拉模块之间的第一节点连接，用于在上拉阶段断开所述上拉节点与所述预充电模块和下拉模块的电连接。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述关断模块包括：
第一薄膜晶体管，第一薄膜晶体管的源极与所述第一节点连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；
关断控制单元，用于在上拉阶段，通过控制所述第一薄膜晶体管的源极电压使得所述第一薄膜晶体管处于完全截止状态，以断开所述上拉节点与所述预充电模块和下拉模块的电连接。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述关断控制单元包括：
反馈电容，所述反馈电容的第一端与所述第一薄膜晶体管的源极连接，反馈电容的第二端，与所述上拉模块和所述下拉模块连接。
4.如权利要求2所述的移位寄存器单元，其特征在于，所述关断控制单元还包括：
第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。
5.如权利要求2所述的移位寄存器单元，其特征在于，所述关断控制单元还包括：
第二薄膜晶体管，第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第二薄膜晶体管的源极连接，第二薄膜晶体管的漏极与所述第一薄膜晶体管的源极连接。
6.如权利要求1所述的移位寄存器单元，其特征在于，所述关断模块包括：
第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；
第一薄膜晶体管的源极与第二薄膜晶体管的漏极、第三薄膜晶体管的漏极连接，第一薄膜晶体管的栅极与第二时钟信号输入端连接，第一薄膜晶体管的漏极与所述上拉节点连接；
第二薄膜晶体管的源极与所述上拉模块和所述下拉模块连接，第二薄膜晶体管的栅极与第一时钟信号输入端连接；
第三薄膜晶体管的源极与所述第一节点连接，第三薄膜晶体管的栅极与所述第二时钟信号输入端连接。
7.如权利要求1至6任一项所述的移位寄存器单元，其特征在于，所述上拉模块包括：
第四薄膜晶体管，第四薄膜晶体管的源极与第一时钟信号输入端连接，第四薄膜晶体管的栅极与所述上拉节点连接，第四薄膜晶体管的漏极与第一电容的第二端、下拉模块以及信号输出端连接。
8.如权利要求1至6任一项所述的移位寄存器单元，其特征在于，所述上拉模块包括：
第四薄膜晶体管和第五薄膜晶体管；
第四薄膜晶体管的源极和第五薄膜晶体管的源极与第一时钟信号输入端连接；
第四薄膜晶体管的栅极和第五薄膜晶体管的栅极与所述上拉节点连接；
第四薄膜晶体管的漏极，与栅极信号输出端、第一电容的第二端以及下拉模块连接；
第五薄膜晶体管的漏极，与关断模块、下拉模块以及起始信号输出端连接。
9.如权利要求1至6任一项所述的移位寄存器单元，其特征在于，所述预充电模块包括：
第六薄膜晶体管；
第六薄膜晶体管的源极和栅极与起始信号输入端连接，第六薄膜晶体管的漏极与所述关断模块、下拉模块连接。
10.如权利要求1至6任一项所述的移位寄存器单元，其特征在于，所述下拉模块包括：
第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管，以及用于控制所述第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管导通或截止的下拉控制单元；
第七薄膜晶体管的源极与所述预充电模块、关断模块连接，第七薄膜晶体管的栅极与所述控制单元、第八薄膜晶体管的栅极、第九薄膜晶体管的栅极连接于下拉节点，第七薄膜晶体管的漏极与第一电平信号输入端连接；
第八薄膜晶体管的源极与上拉模块、关断模块、起始信号输出端连接，第八薄膜晶体管的漏极与所述第一电平信号输入端连接；
第九薄膜晶体管的源极与上拉模块、第一电容的第二端、栅极信号输出端连接，第九薄膜晶体管的漏极与第二电平信号输入端连接。
11.如权利要求10所述的移位寄存器单元，其特征在于，所述第二电平信号输入端输入信号的电位小于零且高于所述第一电平信号输入端输入信号的电位。
12.一种移位寄存器单元驱动方法，其特征在于，包括：
在预充电阶段，上拉节点和第一节点的电位被上拉至第一电位，关断模块处于导通状态；
在上拉阶段，上拉节点和第一节点的电位被上拉至高于所述第一电位的第二电位，关断模块处于完全截止状态，上拉节点与预充电模块和下拉模块之间的电连接被断开；
在复位阶段，关断模块处于导通状态，上拉节点和第一节点的电位被下拉至低于所述第一电位的第三电位；
在复位维持阶段，关断模块处于截止状态，上拉节点和第一节点的电位被维持在所述第三电位。
13.如权利要求12所述的驱动方法，其特征在于，在预充电阶段，第一时钟信号输入端输入低电平信号，第二时钟信号输入端输入高电平信号，起始信号输入端输入高电平信号；
在上拉阶段，第一时钟信号输入端输入高电平信号，第二时钟信号输入端输入低电平信号，起始信号输入端输入低电平信号；
在复位阶段，第一时钟信号输入端输入低电平信号，第二时钟信号输入端输入高电平信号，起始信号输入端输入低电平信号；
在复位维持阶段，第一时钟信号输入端输入高电平信号，第二时钟信号输入端输入低电平信号，起始信号输入端输入低电平信号。
14.一种移位寄存器，其特征在于，包括多级如权利要求1至11中任一权利要求所述的移位寄存器单元。
15.一种显示装置，其特征在于，包括如权利要求14所述的移位寄存器。
CN201310347123.8A 2013-08-09 2013-08-09 移位寄存器单元及其驱动方法、移位寄存器与显示装置 Active CN103474038B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310347123.8A CN103474038B (zh) 2013-08-09 2013-08-09 移位寄存器单元及其驱动方法、移位寄存器与显示装置
US14/359,856 US9437324B2 (en) 2013-08-09 2013-11-21 Shift register unit, driving method thereof, shift register and display device
PCT/CN2013/087574 WO2015018141A1 (zh) 2013-08-09 2013-11-21 移位寄存器单元及其驱动方法、移位寄存器与显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310347123.8A CN103474038B (zh) 2013-08-09 2013-08-09 移位寄存器单元及其驱动方法、移位寄存器与显示装置

Publications (2)

Publication Number Publication Date
CN103474038A true CN103474038A (zh) 2013-12-25
CN103474038B CN103474038B (zh) 2016-11-16

Family

ID=49798860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310347123.8A Active CN103474038B (zh) 2013-08-09 2013-08-09 移位寄存器单元及其驱动方法、移位寄存器与显示装置

Country Status (2)

Country Link
CN (1) CN103474038B (zh)
WO (1) WO2015018141A1 (zh)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN104008740A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN104282285A (zh) * 2014-10-29 2015-01-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104392701A (zh) * 2014-11-07 2015-03-04 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104485079A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN104732946A (zh) * 2015-04-10 2015-06-24 京东方科技集团股份有限公司 一种移位寄存器和显示装置
CN104810003A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104867435A (zh) * 2015-03-18 2015-08-26 友达光电股份有限公司 移位暂存器及移位暂存电路
WO2015180420A1 (zh) * 2014-05-30 2015-12-03 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路及显示屏
WO2016061851A1 (zh) * 2014-10-22 2016-04-28 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的行驱动电路
CN105654991A (zh) * 2016-01-19 2016-06-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、goa电路以及显示装置
CN105786250A (zh) * 2015-12-24 2016-07-20 友达光电股份有限公司 移位暂存电路及其驱动方法
CN106098002A (zh) * 2016-08-05 2016-11-09 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN106409247A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 分级电路以及使用分级电路的扫描驱动器
US9626928B2 (en) 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
CN106601176A (zh) * 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN106652901A (zh) * 2016-12-22 2017-05-10 武汉华星光电技术有限公司 驱动电路及使用其的显示装置
CN106782285A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2017128772A1 (zh) * 2016-01-29 2017-08-03 京东方科技集团股份有限公司 移位寄存单元及驱动方法、移位寄存器、栅极驱动电路和显示装置
CN107068077A (zh) * 2017-01-03 2017-08-18 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN107123404A (zh) * 2017-05-27 2017-09-01 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN107134267A (zh) * 2017-05-27 2017-09-05 惠科股份有限公司 移位暂存电路及其应用的显示面板
JP2018507433A (ja) * 2014-12-30 2018-03-15 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 液晶表示装置に用いられるｇｏａ回路
WO2018176577A1 (zh) * 2017-03-31 2018-10-04 深圳市华星光电技术有限公司 一种goa驱动电路
CN109427277A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN111179852A (zh) * 2018-11-12 2020-05-19 三星显示有限公司 级以及具有该级的发射控制驱动器
KR20200070156A (ko) * 2018-12-06 2020-06-17 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터, 발광 제어 회로, 및 디스플레이 패널
CN113096606A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 Goa电路、显示面板及电子装置
CN113257178A (zh) * 2021-05-20 2021-08-13 武汉华星光电技术有限公司 驱动电路及显示面板
WO2021179384A1 (zh) * 2020-03-12 2021-09-16 深圳市华星光电半导体显示技术有限公司 一种移位寄存器单元、栅极驱动电路以及显示面板
WO2023010614A1 (zh) * 2021-08-03 2023-02-09 武汉华星光电技术有限公司 Goa电路及显示面板
US12002434B2 (en) 2021-01-22 2024-06-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227718A1 (en) * 2003-05-12 2004-11-18 Lg.Philips Lcd Co., Ltd. Shift register
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
CN103077689A (zh) * 2013-01-15 2013-05-01 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN203366700U (zh) * 2013-08-09 2013-12-25 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器与显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN103035218B (zh) * 2012-12-14 2016-02-03 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103050106B (zh) * 2012-12-26 2015-02-11 京东方科技集团股份有限公司 栅极驱动电路、显示模组和显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227718A1 (en) * 2003-05-12 2004-11-18 Lg.Philips Lcd Co., Ltd. Shift register
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
CN103077689A (zh) * 2013-01-15 2013-05-01 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN203366700U (zh) * 2013-08-09 2013-12-25 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器与显示装置

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103680388B (zh) * 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
US9847068B2 (en) 2014-05-20 2017-12-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Scan driving circuit and LCD device
CN104008740A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
US9766741B2 (en) 2014-05-30 2017-09-19 Boe Technology Group Co., Ltd. Shift register, gate integrated driving circuit and display screen
WO2015180420A1 (zh) * 2014-05-30 2015-12-03 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路及显示屏
EP3151235B1 (en) * 2014-05-30 2020-03-11 Boe Technology Group Co. Ltd. Shift register, gate integrated drive circuit, and display screen
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
GB2543700A (en) * 2014-10-22 2017-04-26 Shenzhen China Star Optoelect Row driver circuit for oxide semi-conductor thin film transistor
WO2016061851A1 (zh) * 2014-10-22 2016-04-28 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的行驱动电路
GB2543700B (en) * 2014-10-22 2020-07-15 Shenzhen China Star Optoelect Gate-drive-on-array circuit for use with oxide semiconductor thin-film transistors
CN104282285A (zh) * 2014-10-29 2015-01-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104282285B (zh) * 2014-10-29 2016-06-22 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104392701A (zh) * 2014-11-07 2015-03-04 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
JP2018507433A (ja) * 2014-12-30 2018-03-15 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 液晶表示装置に用いられるｇｏａ回路
CN104485079A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
US9626928B2 (en) 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
CN104867435A (zh) * 2015-03-18 2015-08-26 友达光电股份有限公司 移位暂存器及移位暂存电路
CN104867435B (zh) * 2015-03-18 2017-09-08 友达光电股份有限公司 移位暂存器及移位暂存电路
CN104732946A (zh) * 2015-04-10 2015-06-24 京东方科技集团股份有限公司 一种移位寄存器和显示装置
US10121437B2 (en) 2015-05-21 2018-11-06 Boe Technology Group Co., Ltd. Shift register and method for driving the same, gate driving circuit and display device
CN104810003A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106409247A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 分级电路以及使用分级电路的扫描驱动器
TWI568184B (zh) * 2015-12-24 2017-01-21 友達光電股份有限公司 移位暫存電路及其驅動方法
CN105786250B (zh) * 2015-12-24 2018-07-31 友达光电股份有限公司 移位暂存电路及其驱动方法
CN105786250A (zh) * 2015-12-24 2016-07-20 友达光电股份有限公司 移位暂存电路及其驱动方法
US10121401B2 (en) 2015-12-24 2018-11-06 Au Optronics Corporation Shift register circuit and driving method thereof
CN105654991A (zh) * 2016-01-19 2016-06-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、goa电路以及显示装置
CN105654991B (zh) * 2016-01-19 2019-08-02 京东方科技集团股份有限公司 移位寄存器及其驱动方法、goa电路以及显示装置
WO2017128772A1 (zh) * 2016-01-29 2017-08-03 京东方科技集团股份有限公司 移位寄存单元及驱动方法、移位寄存器、栅极驱动电路和显示装置
US10262749B2 (en) 2016-01-29 2019-04-16 Boe Technology Group Co., Ltd. Shift register unit and driving method, shift register, gate driving circuit and display device
CN106098002A (zh) * 2016-08-05 2016-11-09 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN106098002B (zh) * 2016-08-05 2018-10-19 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
WO2018112990A1 (zh) * 2016-12-22 2018-06-28 武汉华星光电技术有限公司 驱动电路及使用其的显示装置
US10115338B2 (en) 2016-12-22 2018-10-30 Wuhan China Star Optoelectronics Technology Co., Ltd Driving circuit and display device using the same
CN106652901A (zh) * 2016-12-22 2017-05-10 武汉华星光电技术有限公司 驱动电路及使用其的显示装置
CN106652901B (zh) * 2016-12-22 2019-12-31 武汉华星光电技术有限公司 驱动电路及使用其的显示装置
US10902810B2 (en) 2017-01-03 2021-01-26 Boe Technology Group Co., Ltd. Array substrate gate driving unit and apparatus thereof, driving method and display apparatus
WO2018126656A1 (zh) * 2017-01-03 2018-07-12 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN107068077A (zh) * 2017-01-03 2017-08-18 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN107068077B (zh) * 2017-01-03 2019-02-22 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN106601176A (zh) * 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
US10706767B2 (en) 2017-01-16 2020-07-07 Boe Technology Group Co., Ltd. Shift register unit circuit, driving method thereof, gate drive circuit and display device
CN106782285A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106782285B (zh) * 2017-03-03 2020-02-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2018176577A1 (zh) * 2017-03-31 2018-10-04 深圳市华星光电技术有限公司 一种goa驱动电路
WO2018218729A1 (zh) * 2017-05-27 2018-12-06 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN107123404A (zh) * 2017-05-27 2017-09-01 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN107134267A (zh) * 2017-05-27 2017-09-05 惠科股份有限公司 移位暂存电路及其应用的显示面板
CN109427277B (zh) * 2017-08-31 2020-11-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109427277A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
WO2019042189A1 (zh) * 2017-08-31 2019-03-07 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、栅极驱动电路和显示装置
CN111179852A (zh) * 2018-11-12 2020-05-19 三星显示有限公司 级以及具有该级的发射控制驱动器
US11475826B2 (en) 2018-12-06 2022-10-18 Beijing Boe Technology Development Co., Ltd. Shift register having isolation circuits, light-emitting control circuit, and display panel
KR102284402B1 (ko) * 2018-12-06 2021-08-03 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터, 발광 제어 회로, 및 디스플레이 패널
KR20200070156A (ko) * 2018-12-06 2020-06-17 보에 테크놀로지 그룹 컴퍼니 리미티드 시프트 레지스터, 발광 제어 회로, 및 디스플레이 패널
CN113096606A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 Goa电路、显示面板及电子装置
CN113096606B (zh) * 2019-12-23 2022-11-04 深圳市柔宇科技股份有限公司 Goa电路、显示面板及电子装置
WO2021179384A1 (zh) * 2020-03-12 2021-09-16 深圳市华星光电半导体显示技术有限公司 一种移位寄存器单元、栅极驱动电路以及显示面板
US12002434B2 (en) 2021-01-22 2024-06-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and display panel
CN113257178A (zh) * 2021-05-20 2021-08-13 武汉华星光电技术有限公司 驱动电路及显示面板
CN113257178B (zh) * 2021-05-20 2022-07-12 武汉华星光电技术有限公司 驱动电路及显示面板
WO2023010614A1 (zh) * 2021-08-03 2023-02-09 武汉华星光电技术有限公司 Goa电路及显示面板

Also Published As

Publication number Publication date
WO2015018141A1 (zh) 2015-02-12
CN103474038B (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN103474038A (zh) 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN203366700U (zh) 移位寄存器单元、移位寄存器与显示装置
US9437324B2 (en) Shift register unit, driving method thereof, shift register and display device
US9627089B2 (en) Shift register, gate driving circuit, and display device
CN104766580B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
US9620241B2 (en) Shift register unit, method for driving the same, shift register and display device
CN106683631B (zh) 一种igzo薄膜晶体管的goa电路及显示装置
CN103440839B (zh) 移位寄存单元、移位寄存器和显示装置
US9177666B2 (en) Shift register unit and driving method thereof, shift register and display apparatus
CN103151010B (zh) 一种移位寄存器和显示装置
CN104575429A (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104217763A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
CN104900189A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
CN104392704A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US10297203B2 (en) Scanning driving circuit and flat display apparatus having the scanning driving circuit
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN102646387A (zh) 移位寄存器及行扫描驱动电路
CN110689858B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN104318883A (zh) 移位寄存器及其单元、显示器和阈值电压补偿电路
US11176863B2 (en) Shift register unit, gate driving circuit and display device
CN105118459A (zh) 一种goa电路及液晶显示器
CN202650492U (zh) 发光控制电路和移位寄存器
CN202736453U (zh) 移位寄存器、栅极驱动器及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant