CN103457465B - 一种具有外部可调限流功能的恒流/恒压dc-dc转换*** - Google Patents

Abstract

本发明公开了一种具有外部可调限流功能的恒流/恒压DC-DC转换***，该***包括外部可调限流电路、电流误差放大电路、电压误差放大电路、振荡器、斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路；外部可调限流电路使得该***具有外部可调限流功能，不仅能够精确调整***的限流阈值，增加***应用的灵活性，又可在***空载时避免大电流的产生，能有效保护***电路正常工作。本发明***结构简单，节省芯片面积，适用于具有精确限流要求的电源芯片。

Description

一种具有外部可调限流功能的恒流/恒压DC-DC转换***

技术领域

本发明属于集成电路设计领域，涉及一种DC-DC转换***，特别是一种具有外部可调限流功能的恒流/恒压DC-DC转换***。

背景技术

随着电力电子技术的不断发展，电子设备的种类也越来越多，其对电源管理类芯片的需求不断提高。DC-DC开关电源***以其宽输入电压范围、大驱动能力和高转换效率等诸多优点，成为电源解决方案中重要的组成部分。

DC-DC转换***本质上是一种将直流电压或电流等级转换成另外一种可控直流电压或电流等级的***。而具有恒流/恒压功能的DC-DC转换***，由于既可以提供稳定的输出电压，又可以精确限流，因此能够满足不同应用条件和场合下的使用需求。如：对LED进行驱动、给电池充电和为便携式设备进行***供电等。因此，如何设计出***结构简单、性能稳定、应用范围广泛的具有外部可调限流功能的恒流/恒压DC-DC转换***成为近年来人们研究的热点问题。

外部可调限流是通过调节***的外部可调电阻值，改变***内部电流大小，进而调整***的限流阈值，实现对***输出电流的外部调节。由于此功能可使***输出不同的限流值，满足多种应用需求，因此增加了***应用的灵活性。同时，这种限流功能可在DC-DC转换***空载时避免大电流的产生，能有效保护***电路正常工作。

然而，传统的具有外部可调限流功能的恒流/恒压DC-DC转换***大多结构复杂，设计成本高，且由于输出的电压值和电流值固定，限流值不可调，只能应用于特定的场合，进一步限制了具有外部可调限流功能的恒流/恒压DC-DC转换***的应用与发展。

发明内容

针对上述传统具有外部可调限流功能的恒流/恒压DC-DC转换***的缺陷或不足，本发明的目的在于，提供一种具有外部可调限流功能的恒流/恒压DC-DC转换***，该转换***不仅能够输出恒定电压和恒定电流，***结构简单，而且具有外部可调限流功能，可通过调节外部电阻改变***限流值，进一步增加了***应用的灵活性。

为了达到上述目的，本发明采用如下的技术解决方案：

一种具有外部可调限流功能的恒流/恒压DC-DC转换***，包括：振荡器、斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路，该***还包括外部可调限流电路、电流误差放大电路、电压误差放大电路，所述的斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路依次连接，振荡器连接在逻辑驱动电路上，振荡器还分别与斜坡电流采样电路和PWM产生电路连接；在PWM产生电路之间还并行连接有电压误差放大电路和电流误差放大电路，电流误差放大电路与外部可调限流电路连接，斜坡电流采样电路与输出电路连接；

外部可调限流电路包括第一电源VCC，第二电源VREF，第一误差放大器OP1，第一外部可调电阻R1，第二内部固定电阻R2，第一5V低压NMOS晶体管M1，第二5V低压PMOS晶体管M2，第三5V低压PMOS晶体管M3；其中，OP1的正端输入与VREF相连，OP1的输出端与M1的栅极相连，M1的源极与OP1的负端输入和R1的上端相连，R1的下端与地相连，M1的漏极与M2的漏极相连，M2的漏极与M2的栅极相连，M2的源极与VCC相连，M2的栅极与M3的栅极相连，M3的源极与VCC相连，M3的漏极与R2的上端相连，R2的下端与地相连。

所述电流误差放大电路包括第二误差放大器OP2，第四5V低压NMOS晶体管M4；其中，OP2的正端输入与输出电路的反馈电流采样点A相连，OP2的负端输入与R2的上端相连；OP2的输出端与M4的栅极相连，M4的源极与地相连，M4的漏极与PWM产生电路相连。

所述电压误差放大电路包括第三误差放大器OP3，第五5V低压NMOS晶体管M5；其中，OP3的正端输入与输出电路的反馈电压采样点B相连，OP3的负端输入与第二电源VREF相连；OP3的输出端与M5的栅极相连，M5的源极与地相连，M5的漏极与PWM产生电路相连。

所述振荡器包括第一电压振荡信号源V1，第一压控振荡器G1，第二电压振荡信号源V2、第三电阻R3和第四电阻R4；其中G1的正端输入与地相连，G1的负端输入与V1的正端相连，V1的负端与地相连，G1的正端输出与R3的上端相连，G1的负端输出与地相连，R3的下端与R4的上端相连，R4的下端与地相连，取R3与R4之间一点为点C，C点与斜坡电流采样电路相连，V2的正端与RS触发器的R端相连，V2的负端与地相连。

所述斜坡电流采样电路包括第五电阻R5，第二压控振荡器G2；其中，R5的上端与输入电压VIN相连，R5的下端与输出电路相连，G2的正端输入与R5的上端相连，G2的负端输入与R5的下端相连，G1的正端输出与VCC相连，G1的下端输出与C点相连。

所述PWM产生电路包括第一电流源I1，第六电阻R6，第一电容C1，第一PWM比较器；其中，I1的上端与VCC相连，下端与R6的上端、M4的漏极和M5的漏极相连，R6的下端与C1的上端相连，C1的下端与地相连，PWM的正端输入与R3的上端相连，PWM的负端输入与R6的上端相连，PWM的输出端与逻辑驱动电路相连。

所述逻辑驱动电路包括第一RS触发器，第一反相器INV1，第二反相器INV2，第二电容C2，第一至第三二极管D1、D2、D3，第六至第十九晶体管M6～M19，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M8、M9、M12、M14、M16、M18为5V低压PMOS晶体管，M7、M10为30V高压NMOS晶体管；其中，RS触发器的R端与V2相连，RS触发器的S端与PWM的输出端相连，RS触发器的Q端与INV1的输入端相连，INV1的输出端与INV2的输入端相连，在INV1与INV2的连接线上取点M，INV2的输出端取点N，点M与M6和M7的栅极相连，M6的源极与地相连，M6的漏极与M7的源极相连，M7的漏极与M8的漏极相连，M8的源极与D1的负端相连，D1的正端与VCC相连，点N与M10和M11的栅极相连，M11的源极与地相连，M11的漏极与M10的源极相连，M10的漏极与M9的漏极相连，M9的源极与D1的负端相连，D1的正端与VCC相连，M8的栅极与M9的漏极相连，M9的栅极与M8的漏极相连，D2的正端与M13的源极相连，D2的负端与M8的漏极相连，D3的正端与M13的源极相连，D3的负端与M9的漏极相连，C2的正端与D1的正端相连，C2的负端与M13的源极相连，M12与M13、M14与M15、M16与M17、M18与M19的栅极分别相连，漏极分别相连，M12的漏极与M14的栅极相连，M14的漏极与M16的栅极相连，M16的漏极与M18的栅极相连，M18的漏极与输出电路相连，M12、M14、M16、M18的源极相连且与D1的负端相连，M13、M15、M17、M19的源极相连且与输出电路相连。

所述输出电路包括第二十5V低压NMOS晶体管M20，第一电感L1，第四二极管D4，第三电容C3，第七至第十电阻R7～R10；其中，M20的栅极与M18的漏极相连，M20的漏极与R5的下端相连，M20的源极与M13、M15、M17、M19的源极和L1与D4的正端相连，L1的负端与C3的上端、R7的上端和R9的上端相连，R7的下端与R8的上端相连，R9的下端与R10的上端相连，D4的负端、C3的下端、R8的下端和R10的下端与地相连。

与现有的具有外部可调限流功能的恒流/恒压DC-DC转换***相比，本发明

具有如下的优点：

1、使用两路反馈放大电路，对输出电压和输出电流进行采样，实现***恒流/恒压输出，电路结构简单，节省芯片面积。

2、外部可调电阻R1的引入，使得***具有外部可调限流的功能，只需调节电阻R1的阻值，即可改变***的输出限流值，满足不同应用需求，增加***应用的灵活性；此限流功能使得该转换***特别适用于具有精确限流要求的供电***，如车载充电、太阳能照明***等。

3、本***具有的限流能力可在***空载时避免大电流的产生，能有效保护***电路正常工作，增加了***运行时的可靠性和稳定性。

附图说明

图1为本发明的结构框图；

图2为本发明中外部可调限流电路、电流误差放大电路、电压误差放大电路、PWM产生电路、振荡器电路和部分逻辑驱动电路的电路图；

图3为斜坡电流采样电路、输出电路和部分逻辑驱动电路的电路图；

图4具体实施例一为2Ω负载时***的实际输出电压和输出电流；

图5具体实施例二为5Ω负载时***的实际输出电压和输出电流；

图6具体实施例三为3.3Ω负载时***的实际输出电压和输出电流；

图7具体实施例四为40KΩ外部可调电阻时***的实际输出限流阈值；

具体实施方式

遵从上述技术方案，如图1至图3所示，一种具有外部可调限流功能的恒流/恒压DC-DC转换***，包括：振荡器、斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路，该***还包括外部可调限流电路、电流误差放大电路、电压误差放大电路，所述的斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路依次连接，振荡器连接在逻辑驱动电路上，振荡器还分别与斜坡电流采样电路和PWM产生电路连接；在PWM产生电路之间还并行连接有电压误差放大电路和电流误差放大电路，电流误差放大电路与外部可调限流电路连接，斜坡电流采样电路与输出电路连接；

外部可调限流电路包括第一电源VCC，第二电源VREF，第一误差放大器OP1，第一外部可调电阻R1，第二内部固定电阻R2，第一5V低压NMOS晶体管M1，第二5V低压PMOS晶体管M2，第三5V低压PMOS晶体管M3；其中，OP1的正端输入与VREF相连，OP1的输出端与M1的栅极相连，M1的源极与OP1的负端输入和R1的上端相连，R1的下端与地相连，M1的漏极与M2的漏极相连，M2的漏极与M2的栅极相连，M2的源极与VCC相连，M2的栅极与M3的栅极相连，M3的源极与VCC相连，M3的漏极与R2的上端相连，R2的下端与地相连。

电流误差放大电路包括第二误差放大器OP2，第四5V低压NMOS晶体管M4；其中，OP2的正端输入与输出电路的反馈电流采样点A相连，OP2的负端输入与R2的上端相连；OP2的输出端与M4的栅极相连，M4的源极与地相连，M4的漏极与PWM产生电路相连。

电压误差放大电路包括第三误差放大器OP3，第五5V低压NMOS晶体管M5；其中，OP3的正端输入与输出电路的反馈电压采样点B相连，OP3的负端输入与第二电源VREF相连；OP3的输出端与M5的栅极相连，M5的源极与地相连，M5的漏极与PWM产生电路相连。

振荡器包括第一电压振荡信号源V1，第一压控振荡器G1，第二电压振荡信号源V2、第三电阻R3和第四电阻R4；其中G1的正端输入与地相连，G1的负端输入与V1的正端相连，V1的负端与地相连，G1的正端输出与R3的上端相连，G1的负端输出与地相连，R3的下端与R4的上端相连，R4的下端与地相连，取R3与R4之间一点为点C，C点与斜坡电流采样电路相连，V2的正端与RS触发器的R端相连，V2的负端与地相连。

斜坡电流采样电路包括第五电阻R5，第二压控振荡器G2；其中，R5的上端与输入电压VIN相连，R5的下端与输出电路相连，G2的正端输入与R5的上端相连，G2的负端输入与R5的下端相连，G1的正端输出与VCC相连，G1的下端输出与C点相连。

PWM产生电路包括第一电流源I1，第六电阻R6，第一电容C1，第一PWM比较器；其中，I1的上端与VCC相连，下端与R6的上端、M4的漏极和M5的漏极相连，R6的下端与C1的上端相连，C1的下端与地相连，PWM的正端输入与R3的上端相连，PWM的负端输入与R6的上端相连，PWM的输出端与逻辑驱动电路相连。

逻辑驱动电路包括第一RS触发器，第一反相器INV1，第二反相器INV2，第二电容C2，第一至第三二极管D1、D2、D3，第六至第十九晶体管M6～M19，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M8、M9、M12、M14、M16、M18为5V低压PMOS晶体管，M7、M10为30V高压NMOS晶体管；其中，RS触发器的R端与V2相连，RS触发器的S端与PWM的输出端相连，RS触发器的Q端与INV1的输入端相连，INV1的输出端与INV2的输入端相连，在INV1与INV2的连接线上取点M，INV2的输出端取点N，点M与M6和M7的栅极相连，M6的源极与地相连，M6的漏极与M7的源极相连，M7的漏极与M8的漏极相连，M8的源极与D1的负端相连，D1的正端与VCC相连，点N与M10和M11的栅极相连，M11的源极与地相连，M11的漏极与M10的源极相连，M10的漏极与M9的漏极相连，M9的源极与D1的负端相连，D1的正端与VCC相连，M8的栅极与M9的漏极相连，M9的栅极与M8的漏极相连，D2的正端与M13的源极相连，D2的负端与M8的漏极相连，D3的正端与M13的源极相连，D3的负端与M9的漏极相连，C2的正端与D1的正端相连，C2的负端与M13的源极相连，M12与M13、M14与M15、M16与M17、M18与M19的栅极分别相连，漏极分别相连，M12的漏极与M14的栅极相连，M14的漏极与M16的栅极相连，M16的漏极与M18的栅极相连，M18的漏极与输出电路相连，M12、M14、M16、M18的源极相连且与D1的负端相连，M13、M15、M17、M19的源极相连且与输出电路相连。

输出电路包括第二十5V低压NMOS晶体管M20，第一电感L1，第四二极管D4，第三电容C3，第七至第十电阻R7～R10；其中，M20的栅极与M18的漏极相连，M20的漏极与R5的下端相连，M20的源极与M13、M15、M17、M19的源极和L1与D4的正端相连，L1的负端与C3的上端、R7的上端和R9的上端相连，R7的下端与R8的上端相连，R9的下端与R10的上端相连，D4的负端、C3的下端、R8的下端和R10的下端与地相连。

本***恒流/恒压的工作原理如下：

当***开始上电时，由于反馈电流采样点A的电压VA和反馈电压采样点B的电压VB均小于各自误差放大器的负端电压，误差放大器OP2和OP3均输出低电平，M4和M5不导通，电流源I1给电容C1恒流充电，C1上的电压VC1开始线性上升，当VC1高于锯齿波的低电平时，PWM输出占空比信号S1，但其不具有电压驱动能力，因此需用RS触发器将S1信号转换为具有电压驱动能力的S2信号，S2信号再经反相器INV1和INV2产生两个反相的驱动信号DH和DL。由于流过M20的电流一般在1～3A，为大电流，因此功率管M20为大功率管，需要高压驱动，所以还需要对DH和DL驱动信号进行电平移位。M6～M11及D2、D3构成电平移位电路，当DH为高时，M9导通，输出为高电平；当DL为高时，输出为低电平。此时的低电平为输入电压VIN与二极管D3上的压降之差，高电平为低电平和电容C3上的电压之和，两者的压差为电源电压VCC的值。M12～M19构成四组反相器，其宽长比相同，个数比按1:4:16:64设定，用来增大电压的驱动能力。

当占空比信号产生时，功率管M20开始正常工作，输出电压及输出电流开始逐渐上升。当采样电流值首先达到***反馈电流设定值时，电流误差放大电路开始工作，***工作在恒流模式；当采样电压值首先达到***反馈电压设定值时，电压误差放大电路开始工作，***工作在恒压模式；若两者均未达到***反馈设定值，电压和电流误差放大电路均不工作，此时，***的输出电压和输出电流不断上升，直至采样电压或采样电流值达到***反馈设定值，使***实现恒压或恒流输出。

***的恒流/恒压输出和外部可调限流功能可通过对***参数的设置来实现。若设计的恒流/恒压***输出分别为IF和VF，则***的限流值和限压值分别为IF和VF。

限流值IF的计算公式为

$IF=\frac{VA}{R10}---\left(1\right)$

式中：VA为A点的电压值，R10为负载电流采样电阻值。这里，由于***稳定时VA与R2上的电压相等，则

VA＝n×I2×R2      (2)

$I2=\frac{VREF}{R1}---\left(3\right)$

式(2)和(3)中，n为M3的宽长比与M2的宽长比的比值，I2为放大器OP1处于平衡状态时流过R1的电流。

由式(1)、(2)和(3)可知，

$IF=\frac{n\×VREF\×R2}{R10\×R1}---\left(4\right)$

由式(4)可知，限流值IF与外部可调电阻R1的阻值成反比关系。由于参数n、VREF、R2和R10均为定值，因此，仅需调整外部可调电阻R1的阻值，即可改变流过M2的电流及R2上的电压，进而改变限流值IF，实现***外部可调限流功能。

若VA首先达到R2上的电压，则OP2达到平衡状态，M4开始工作，R3上的电压稳定在一固定电压值，与锯齿波信号进行比较之后，产生一固定占空比信号，从而使***输出一恒定电流，此时，***工作在恒流模式。

***限压值VF的设定公式为

$VF=\frac{(R7+R8)}{R8}VREF---\left(5\right)$

由式(5)可知，对于限压值VF的设定，主要通过分压电阻R7、R8和基准电压VREF进行设定。当基准电压确定后，由于VF已知，R7与R8的比值为

$\frac{R7}{R8}=\frac{VF}{VREF}-1---\left(6\right)$

为使***的输出电流全部流过负载电阻，因此应将分压电阻R7、R8的阻值设定的大一点，通常在几十千欧至几百千欧。

若B点的电压VB首先达到VREF，则OP3达到平衡状态，M5开始工作，R3上的电压稳定在另一固定电压值，使***工作在另一稳定状态，输出恒定电流，此时，***工作在恒流模式。

综上所述，通过判定电流反馈端电压VA与电压反馈端电压VB哪一个先达到其放大器的负端输入电压，即可确定***最终工作在恒流或恒压模式。

另外，若***的输出电压和电流限定值分别为IF和VF，则存在一个临界负载电阻值

$RLT=\frac{VF}{RF}---\left(7\right)$

当负载电阻R9小于此临界值时，由于***达到输出限流值，输出电压仍小于其限定值，电流反馈端A点的电压VA首先达到R2上的电压，***工作在恒流模式；当负载电阻R9大于此临界值时，由于***达到输出限压值，输出电流仍小于其限定值，电压反馈端B点的电压VB首先达到VREF，***工作在恒压模式。因此，上述通过比较VA、VB与各自所连放大器的负端输入电压决定***工作模式的本质是通过比较负载电阻R9与临界负载电阻值之间大小关系来决定的。

实施例一

将***的限流值IF和限压值VF分别设定为1A和3.3V，选用的基准电压VREF为0.8V。由于采样电阻很小，由式(7)可知负载电阻的临界值为3.3Ω。当负载电阻R9<3.3Ω时，***工作在恒流模式；当负载电阻R9>3.3Ω时，***工作在恒压模式。

对于限流值1A的设定：由于当OP1稳定时，R1端的电压为0.8V，若将R1的值调为80KΩ，则流过R1的电流为10μA，当n的值为1时，即M2与M3为等比例镜像时，流过R2的电流同样为10μA，若将R2的阻值设定为2.5KΩ，则由式(2)可得，VA的值为25mV，选定电流采样电阻R10为25mΩ，则由式(1)可实现对输出为1A的限流值的设定。若想将限流值改为2A，只需在***外部将R1的值调节到40KΩ即可。

对于限压值3.3V的设定：由式(6)可得，R7与R8的比值为25:8，若选取的R7阻值为250KΩ，则R8为80KΩ，此时，输出电压即为设定的限压值3.3V。

当负载电阻R9<3.3Ω时，取R9＝2Ω时，***的实际输出波形如图4所示。由图4可以看出，当负载为2Ω，低于3.3Ω时，***工作在恒流模式，此时，随着负载变化，输出电流Io不变，为1A，输出电压随负载变化，此时的输出电压Vo为2V。

实施例二

将***的限流值IF和限压值VF分别设定为1A和3.3V，选用的基准电压VREF为0.8V。由于采样电阻很小，由式(7)可知负载电阻的临界值为3.3Ω。当负载电阻R9<3.3Ω时，***工作在恒流模式；当负载电阻R9>3.3Ω时，***工作在恒压模式。

对于限流值1A的设定：由于当OP1稳定时，R1端的电压为0.8V，若将R1的值调为80KΩ，则流过R1的电流为10μA，当n的值为1时，即M2与M3为等比例镜像时，流过R2的电流同样为10μA，若将R2的阻值设定为2.5KΩ，则由式(2)可得，VA的值为25mV，选定电流采样电阻R10为25mΩ，则由式(1)可实现对输出为1A的限流值的设定。若想将限流值改为2A，只需在***外部将R1的值调节到40KΩ即可。

对于限压值3.3V的设定：由式(6)可得，R7与R8的比值为25:8，若选取的R7阻值为250KΩ，则R8为80KΩ，此时，输出电压即为设定的限压值3.3V。

当负载电阻R9>3.3Ω时，取R9＝5Ω时，***的实际输出波形如图5所示。由图5可以看出，当负载为5Ω，高于3.3Ω时，***工作在恒压模式，此时，随着负载变化，输出电压Vo不变，为3.3V，输出电流Io随负载变化，此时的输出电流为0.66A。

实施例三

将***的限流值IF和限压值VF分别设定为1A和3.3V，选用的基准电压VREF为0.8V。由于采样电阻很小，由式(7)可知负载电阻的临界值为3.3Ω。当负载电阻R9<3.3Ω时，***工作在恒流模式；当负载电阻R9>3.3Ω时，***工作在恒压模式。

对于限流值1A的设定：由于当OP1稳定时，R1端的电压为0.8V，若将R1的值调为80KΩ，则流过R1的电流为10μA，当n的值为1时，即M2与M3为等比例镜像时，流过R2的电流同样为10μA，若将R2的阻值设定为2.5KΩ，则由式(2)可得，VA的值为25mV，选定电流采样电阻R10为25mΩ，则由式(1)可实现对输出为1A的限流值的设定。若想将限流值改为2A，只需在***外部将R1的值调节到40KΩ即可。

对于限压值3.3V的设定：由式(6)可得，R7与R8的比值为25:8，若选取的R7阻值为250KΩ，则R8为80KΩ，此时，输出电压即为设定的限压值3.3V。

当负载电阻R9＝3.3Ω时，***的实际输出波形如图6所示。由图6可以看出，当负载为临界电阻值时，***工作在恒流/恒压的临界状态，此时，既可认为***工作在恒流状态，又可认为***工作在恒压状态，***输出为设定值，即Io为1A，Vo为3.3V。

实施例四

将***的限流值IF和限压值VF分别设定为1A和3.3V，选用的基准电压VREF为0.8V。由于采样电阻很小，由式(7)可知负载电阻的临界值为3.3Ω。当负载电阻R9<3.3Ω时，***工作在恒流模式；当负载电阻R9>3.3Ω时，***工作在恒压模式。

对于限流值1A的设定：由于当OP1稳定时，R1端的电压为0.8V，若将R1的值调为80KΩ，则流过R1的电流为10μA，当n的值为1时，即M2与M3为等比例镜像时，流过R2的电流同样为10μA，若将R2的阻值设定为2.5KΩ，则由式(2)可得，VA的值为25mV，选定电流采样电阻R10为25mΩ，则由式(1)可实现对输出为1A的限流值的设定。若想将限流值改为2A，只需在***外部将R1的值调节到40KΩ即可。

对于限压值3.3V的设定：由式(6)可得，R7与R8的比值为25:8，若选取的R7阻值为250KΩ，则R8为80KΩ，此时，输出电压即为设定的限压值3.3V。

当外部可调电阻R1＝40KΩ，***工作在恒流模式时，***的实际输出限流值如图7所示。由图7可知，当R1为40KΩ时，***的实际输出限流值为2A，满足***的外部可调限流设计要求。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变换，均仍属于本发明技术方案的保护范围内。

Claims (3)

1.一种具有外部可调限流功能的恒流/恒压DC-DC转换***，包括：振荡器、斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路，其特征在于，该***还包括外部可调限流电路、电流误差放大电路、电压误差放大电路，所述的斜坡电流采样电路、PWM产生电路、逻辑驱动电路和输出电路依次连接，振荡器连接在逻辑驱动电路上，振荡器还分别与斜坡电流采样电路和PWM产生电路连接；在PWM产生电路之间还并行连接有电压误差放大电路和电流误差放大电路，电流误差放大电路与外部可调限流电路连接，斜坡电流采样电路与输出电路连接；

外部可调限流电路包括第一电源VCC，第二电源VREF，第一误差放大器OP1，第一外部可调电阻R1，第二内部固定电阻R2，第一5V低压NMOS晶体管M1，第二5V低压PMOS晶体管M2，第三5V低压PMOS晶体管M3；其中，OP1的正端输入与VREF相连，OP1的输出端与M1的栅极相连，M1的源极与OP1的负端输入和R1的上端相连，R1的下端与地相连，M1的漏极与M2的漏极相连，M2的漏极与M2的栅极相连，M2的源极与VCC相连，M2的栅极与M3的栅极相连，M3的源极与VCC相连，M3的漏极与R2的上端相连，R2的下端与地相连；

所述逻辑驱动电路包括第一RS触发器，第一反相器INV1，第二反相器INV2，第二电容C2，第一至第三二极管D1、D2、D3，第六至第十九晶体管M6～M19，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M6、M11、M13、M15、M17、M19为5V低压NMOS晶体管，M8、M9、M12、M14、M16、M18为5V低压PMOS晶体管，M7、M10为30V高压NMOS晶体管；其中，RS触发器的R端与V2相连，RS触发器的S端与PWM的输出端相连，RS触发器的Q端与INV1的输入端相连，INV1的输出端与INV2的输入端相连，在INV1与INV2的连接线上取点M，INV2的输出端取点N，点M与M6和M7的栅极相连，M6的源极与地相连，M6的漏极与M7的源极相连，M7的漏极与M8的漏极相连，M8的源极与D1的负端相连，D1的正端与VCC相连，点N与M10和M11的栅极相连，M11的源极与地相连，M11的漏极与M10的源极相连，M10的漏极与M9的漏极相连，M9的源极与D1的负端相连，D1的正端与VCC相连，M8的栅极与M9的漏极相连，M9的栅极与M8的漏极相连，D2的正端与M13的源极相连，D2的负端与M8的漏极相连，D3的正端与M13的源极相连，D3的负端与M9的漏极相连，C2的正端与D1的正端相连，C2的负端与M13的源极相连，M12与M13、M14与M15、M16与M17、M18与M19的栅极分别相连，漏极分别相连，M12的漏极与M14的栅极相连，M14的漏极与M16的栅极相连，M16的漏极与M18的栅极相连，M18的漏极与输出电路相连，M12、M14、M16、M18的源极相连且与D1的负端相连，M13、M15、M17、M19的源极相连且与输出电路相连。

2.根据权利要求1所述的具有外部可调限流功能的恒流/恒压DC-DC转换***，其特征在于，所述电流误差放大电路包括第二误差放大器OP2，第四5V低压NMOS晶体管M4；其中，OP2的正端输入与输出电路的反馈电流采样点A相连，OP2的负端输入与R2的上端相连；OP2的输出端与M4的栅极相连，M4的源极与地相连，M4的漏极与PWM产生电路相连。

3.根据权利要求1所述的具有外部可调限流功能的恒流/恒压DC-DC转换***，其特征在于，所述输出电路包括第二十5V低压NMOS晶体管M20，第一电感L1，第四二极管D4，第三电容C3，第七至第十电阻R7～R10；其中，M20的栅极与M18的漏极相连，M20的漏极与R5的下端相连，M20的源极与M13、M15、M17、M19的源极和L1与D4的正端相连，L1的负端与C3的上端、R7的上端和R9的上端相连，R7的下端与R8的上端相连，R9的下端与R10的上端相连，D4的负端、C3的下端、R8的下端和R10的下端与地相连。