CN103412597B - 一种电流基准电路 - Google Patents

Abstract

本发明涉及集成电路技术，具体的说是涉及一种电流基准电路。本发明所述的一种电流基准电路，其特征在于，包括第一电流基准单元、第二电流基准单元和最大电流选择电路，所述第一电流基准单元的输出端与所述最大电流选择电路第一输入端连接，所述第二电流基准单元的输出端与所述最大电流选择电路第二输入端连接，所述最大电流选择电路的输出端为电流基准电路的输出端。本发明的有益效果为，通过采用共源共栅电流镜，使电流的复制更加精确，使三极管Q1、Q2的集电极电压精确相等，并且提高了PSRR，并通过采用最大电流选择电路来实现对第一电流基准单元、第二电流基准单元中的电流进行选择，使输出电流的温度系数更好。本发明尤其适用于电流基准电路。

Description

一种电流基准电路

技术领域

本发明涉及集成电路技术，具体的说是涉及一种电流基准电路。

背景技术

在集成电路中，基准源应用得非常广泛，其中包括电压基准源和电流基准源。随着集成电路技术的发展，对芯片的性能要求越来越高，需要电流基准电路提供电流的精度也越来越高。

目前能够提供精确电流基准源的电路分为两种：第一种是在芯片内部设计一种高精度的电压基准电路，产生一个与温度、工艺、电源电压无关的基准电压，然后通过附加一些电路将基准电压转换成基准电流；第二种是直接通过产生一种负温度系数的电流与正温度系数的电流直接相加做补偿，从而得到一种与温度无关的电流基准源。

现有的一种电流基准电路如图1所示，包括PMOS电流镜M1、M2和M5，NMOS电流镜M3、M4，三极管Qa、Qb，电阻Ra、Rb和Rc。该电路产生基准电流的原理如下：利用电流镜M1、M2和电流镜M3、M4来使三极管Qa、Qb的集电极电压相等，即A、B两点的电压相等，Qa、Qb和Ra组成了环路，Ra上面的压降为三极管Qa、Qb的基极与发射极电压V_be1、V_be2的差值△V_be，I_Ra=△V_be/Ra，△V_be是一个正温度系数的电压，故I_Ra为正温度系数的电流，电阻Rb上面的电流为I_Rb=V_be2/Rb，V_be2为负温度系数的电压，故I_Rb为负温度系数的电流，I_Ra和I_Rb电流之和为I_M2，通过调整电阻Ra、Rb、Ra的大小和三极管Qa、Qb发射极面积的比例，可以使I_M2的大小不随温度的变化而变化。M2和M5组成电流镜，M5电流镜像M2上面的电流，有Iref=I_M2，所以得到了不随温度变化而变化的基准电流Iref。图2是该电路的输出波形，可以看到Iref的波形是一段曲线，由于正温度系数的电流和负温度系数的电流的温度系数也是随着温度变化而变化的，所以并不能精确抵消。

该电路的缺点在于：1、电流镜电流失配问题：由于沟道调制效应，PMOS电流镜M1、M2，NMOS电流镜M3、M4的漏源电压并不完全相等，导致三极管Qa、Qb的集电极电压有所偏差，进而导致输出电流基准不是非常精确。2、由于采用了基本的双管电流镜，该电流基准电路的PSRR（电源抑制比）不是很好。3、由于该电路比较简单，没有用到高阶补偿，所以输出电流基准的温度系数不是很高。

发明内容

本发明所要解决的技术问题，就是针对传统电流基准电路的上述问题，提出一种电流基准电路。

本发明解决上述技术问题所采用的技术方案是：一种电流基准电路，其特征在于，包括第一电流基准单元、第二电流基准单元和最大电流选择电路，所述第一电流基准单元的输出端与所述最大电流选择电路第一输入端连接，所述第二电流基准单元的输出端与所述最大电流选择电路第二输入端连接，所述最大电流选择电路的输出端为电流基准电路的输出端；其中，

所述第一电流基准单元、第二电流基准单元用于分别产生一个独立的基准电流输出，第一电流基准单元产生的基准电流在低温时候具有较好的温度特性且电流值大于第二电流基准单元在低温时候产生的基准电流，第二电流基准单元产生的基准电流在高温时候具有较好的温度特性且电流值大于第一电流基准单元在高温时候产生的基准电流；

所述最大电流选择电路用于选择第一电流基准单元和第二电流基准单元产生的电流中大的一路电流作为电流基准电路的输出，使输出电流同时具有了低温段和高温段较好的温度系数。

具体的，所述第一电流基准单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第三电阻R3，

所述最大电流选择电路包括第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15和第十六NMOS管N16，

所述第二电流基准单元包括第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第二十一NMOS管N21、第二十二NMOS管N22第四电阻R4、第五电阻R5、第六电阻R6、第三三极管Q3和第四三极管Q4；其中，

第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极和第二NMOS管N2的栅极连接，第一NMOS管N1的栅极与第四PMOS管P4的漏极和栅极、第五PMOS管P5的栅极、第六PMOS管P6的源极和第八PMOS管P8的栅极连接，第二PMOS管P2的栅极和漏极与第二NMOS管N2的漏极和第三PMOS管P3的栅极连接，第三PMOS管P3漏极与第四NMOS管N4的源极、第五NMOS管N5的栅极、第六NMOS管N6的栅极和漏极连接，第四NMOS管N4的栅极和漏极与第三NMOS管N3的栅极和第七PMOS管P7的漏极连接，第三NMOS管N3的漏极与第六PMOS管P6的漏极和栅极、第七PMOS管P7的栅极和第九PMOS管P9的栅极连接，第五NMOS管N5的漏极和第三NMOS管N3的源极连接、源极与第一三极管Q1的集电极和基极、第一电阻R1的一端连接，第一三极管Q1的发射极与第二电阻R2的一端连接，第六NMOS管N6的源极与第二三极管Q2的集电极和基极、第三电阻R3的一端连接，第一NMOS管N1的源极和第二NMOS管N2的源极接地；

第八PMOS管P8的漏极和第九PMOS管P9的源极连接，第九PMOS管P9的漏极与第七NMOS管N7的漏极和栅极、第九NMOS管N9的栅极、第十三NMOS管N13的漏极连接，第七NMOS管N7的源极与第八NMOS管N8的栅极和漏极、第十NMOS管N10的栅极连接，第九NMOS管N9的源极和第十NMOS管N10的漏极连接，第十一NMOS管N11的栅极、第十三NMOS管N13的栅极、第十五NMOS管N15的栅极和漏极、第十一PMOS管P11的漏极连接，第十一NMOS管N11的的源极和第十二NMOS管N12的漏极连接，第十二NMOS管N12的栅极、第十四NMOS管N14的栅极、第十六NMOS管N16的栅极和漏极、第十五NMOS管N15的源极连接，第十PMOS管P10和漏极第十一PMOS管P11的源极连接；

第九NMOS管N9的漏极和第十一NMOS管N11的漏极连接作为电流基准电路的输出端；

第十PMOS管P10的栅极与第十二PMOS管P12的栅极、第十三PMOS管P13的栅极和漏极、第十五PMOS管P15的源极、第二十二NMOS管N22的栅极连接，第十一PMOS管P11的栅极与第十四PMOS管P14的栅极、第十五PMOS管P15的栅极和漏极、第十八NMOS管N18的漏极连接，第十二PMOS管P12的漏极与第十四PMOS管P14的源极连接，第十四PMOS管P14的漏极与第十七NMOS管N17的漏极和栅极、第十八NMOS管N18的栅极连接，第十七NMOS管N17的源极与第十九NMOS管N19的漏极和栅极、第二十NMOS管N20的漏极、第十六PMOS管P16的漏极连接，第十八NMOS管N18的源极和第二十NMOS管N20的漏极连接，第十九NMOS管N19的源极和第三三极管Q3的集电极和基极、第四电阻R4的一端连接，第二十NMOS管N20的源极和第四三极管Q4的集电极和基极、第六电阻R6的一端连接，第四三极管Q4的发射极与第五电阻R5的一端连接，第十六PMOS管P16的栅极与第十七PMOS管P17的栅极和漏极、第二十一NMOS管N21的漏极连接，第二十一NMOS管N21的栅极与第十八PMOS管P18的栅极和漏极、第二十二NMOS管N22的漏极连接，第二十一NMOS管N21的源极和第二十二NMOS管N22的源极接地；

第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端、第二三极管Q2的发射极、第三三极管Q3的发射极、第八NMOS管N8的源极、第十NMOS管N10的源极、第十二NMOS管N12的源极、第十四NMOS管N14的源极和第十六NMOS管N16的源极接地；

第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第八PMOS管P8的源极、第十PMOS管P10的源极、第十二PMOS管P12的源极、第十三PMOS管P13的源极、第十六PMOS管P16的源极、第十七PMOS管P17的源极和第十八PMOS管P18的源极连接电源。

本发明的有益效果为，通过采用共源共栅电流镜，使电流的复制更加精确，使三极管Q1、Q2的集电极电压精确相等，并且提高了PSRR，并通过采用最大电流选择电路来实现对第一电流基准单元、第二电流基准单元中的电流进行选择，使输出电流的温度系数更好。

附图说明

图1为现有的电流基准电路示意图；

图2为现有的电流基准电路的输出电流波形示意图；

图3为本发明的电流基准电路的逻辑示意图；

图4为本发明的电流基准电路的电路原理示意图；

图5为本发明的两个基准电源输出的基准电流波形示意图；

图6为本发明的电流基准电路输出的基准电流波形示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

如图3所示，本发明提出的一种电流基准电路，包括第一电流基准单元、第二电流基准单元和最大电流选择电路，所述第一电流基准单元的输出端与所述最大电流选择电路第一输入端连接，所述第二电流基准单元的输出端与所述最大电流选择电路第二输入端连接，所述最大电流选择电路的输出端为电流基准电路的输出端；其中，

所述第一电流基准单元、第二电流基准单元用于分别产生一个独立的基准电流输出，第一电流基准单元产生的基准电流在低温时候具有较好的温度特性且电流值大于第二电流基准单元在低温时候产生的基准电流，第二电流基准单元产生的基准电流在高温时候具有较好的温度特性且电流值大于第一电流基准单元在高温时候产生的基准电流；

所述最大电流选择电路用于选择第一电流基准单元和第二电流基准单元产生的电流中大的一路电流作为输出，使输出同时具有了低温段和高温段较好的温度系数。

如图4所示，所述第一电流基准单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第三电阻R3，所述最大电流选择电路包括第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15和第十六NMOS管N16，所述第二电流基准单元包括第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第二十一NMOS管N21、第二十二NMOS管N22第四电阻R4、第五电阻R5、第六电阻R6、第三三极管Q3和第四三极管Q4；其中，

第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极和第二NMOS管N2的栅极连接，第一NMOS管N1的栅极与第四PMOS管P4的漏极和栅极、第五PMOS管P5的栅极、第六PMOS管P6的源极和第八PMOS管P8的栅极连接，第二PMOS管P2的栅极和漏极与第二NMOS管N2的漏极和第三PMOS管P3的栅极连接，第三PMOS管P3漏极与第四NMOS管N4的源极、第五NMOS管N5的栅极、第六NMOS管N6的栅极和漏极连接，第四NMOS管N4的栅极和漏极与第三NMOS管N3的栅极和第七PMOS管P7的漏极连接，第三NMOS管N3的漏极与第六PMOS管P6的漏极和栅极、第七PMOS管P7的栅极和第九PMOS管P9的栅极连接，第五NMOS管N5的漏极和第三NMOS管N3的源极连接、源极与第一三极管Q1的集电极和基极、第一电阻R1的一端连接，第一三极管Q1的发射极与第二电阻R2的一端连接，第六NMOS管N6的源极与第二三极管Q2的集电极和基极、第三电阻R3的一端连接，第一NMOS管N1的源极和第二NMOS管N2的源极接地；

第八PMOS管P8的漏极和第九PMOS管P9的源极连接，第九PMOS管P9的漏极与第七NMOS管N7的漏极和栅极、第九NMOS管N9的栅极、第十三NMOS管N13的漏极连接，第七NMOS管N7的源极与第八NMOS管N8的栅极和漏极、第十NMOS管N10的栅极连接，第九NMOS管N9的源极和第十NMOS管N10的漏极连接，第十一NMOS管N11的栅极、第十三NMOS管N13的栅极、第十五NMOS管N15的栅极和漏极、第十一PMOS管P11的漏极连接，第十一NMOS管N11的的源极和第十二NMOS管N12的漏极连接，第十二NMOS管N12的栅极、第十四NMOS管N14的栅极、第十六NMOS管N16的栅极和漏极、第十五NMOS管N15的源极连接，第十PMOS管P10和漏极第十一PMOS管P11的源极连接；

第九NMOS管N9的漏极和第十一NMOS管N11的漏极连接作为电流基准电路的输出端；

第十PMOS管P10的栅极与第十二PMOS管P12的栅极、第十三PMOS管P13的栅极和漏极、第十五PMOS管P15的源极、第二十二NMOS管N22的栅极连接，第十一PMOS管P11的栅极与第十四PMOS管P14的栅极、第十五PMOS管P15的栅极和漏极、第十八NMOS管N18的漏极连接，第十二PMOS管P12的漏极与第十四PMOS管P14的源极连接，第十四PMOS管P14的漏极与第十七NMOS管N17的漏极和栅极、第十八NMOS管N18的栅极连接，第十七NMOS管N17的源极与第十九NMOS管N19的漏极和栅极、第二十NMOS管N20的漏极、第十六PMOS管P16的漏极连接，第十八NMOS管N18的源极和第二十NMOS管N20的漏极连接，第十九NMOS管N19的源极和第三三极管Q3的集电极和基极、第四电阻R4的一端连接，第二十NMOS管N20的源极和第四三极管Q4的集电极和基极、第六电阻R6的一端连接，第四三极管Q4的发射极与第五电阻R5的一端连接，第十六PMOS管P16的栅极与第十七PMOS管P17的栅极和漏极、第二十一NMOS管N21的漏极连接，第二十一NMOS管N21的栅极与第十八PMOS管P18的栅极和漏极、第二十二NMOS管N22的漏极连接，第二十一NMOS管N21的源极和第二十二NMOS管N22的源极接地；

第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端、第二三极管Q2的发射极、第三三极管Q3的发射极、第八NMOS管N8的源极、第十NMOS管N10的源极、第十二NMOS管N12的源极、第十四NMOS管N14的源极和第十六NMOS管N16的源极连接；

第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第八PMOS管P8的源极、第十PMOS管P10的源极、第十二PMOS管P12的源极、第十三PMOS管P13的源极、第十六PMOS管P16的源极、第十七PMOS管P17的源极和第十八PMOS管P18的源极连接。

本发明的工作原理为：

第一电流基准单元中启动电路的作用是防止电路上电的时候，电路进入不工作的简并状态，其工作原理如下：电路刚开始上电的时候，第一PMOS管P1和第二NMOS管N2导通，并将第二NMOS管N2的漏极电压拉低，即第三PMOS管P3的栅极电压拉低，第三PMOS管P3导通，将第五NMOS管N5的漏极电压拉高，使电流镜第五NMOS管N5、第六NMOS管N6工作进而使整个电路工作，当整个电路正常工作后，第四PMOS管P4的漏极电压升高，即第一NMOS管N1的栅极电压升高，第一NMOS管N1开启，将第二NMOS管N2的栅极拉低，第二NMOS管N2关断，进而使第二PMOS管P2、第三PMOS管P3关断。

PMOS共源共栅电流镜第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7保持两条支路电流相等，NMOS共源共栅电流镜第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6使得第一三极管Q1和第二三极管Q2的基极电压精确相等。第二电阻R2上面的电压为△V_be=V_be2-V_be1，R1=R3，第一电阻R1上面的电压为V_be2，这样第四PMOS管P4、第六PMOS管P6、第三NMOS管N3、第五NMOS管N5这条支路上面的电流为第一电阻R1与第二电阻R2上面的电流之和，然后通过电流镜镜像到输出，这样I₁=I_R1+I_R2=V_be2/R3+△V_be/R2，一个为正温度系数的电流，一个为负温度系数的电流，得到补偿，得到的I₁电流近似与温度无关。

第二电流基准单元和第一电流基准单元的工作原理相同，具体参见上述的第一电流基准单元的工作原理，在此不再赘述。

最大电流选择电路工作原理如下：I₁和I₂为两路输入电流，假设I₁>I₂，第十一NMOS管N11、第十二NMOS管N12和第十三NMOS管N13、第十四NMOS管N14过电流镜镜像I₂电流，则第七NMOS管N7、第八NMOS管N8上面的电流为I₁-I₂，第九NMOS管N9、第十NMOS管N10镜像第七NMOS管N7、第八NMOS管N8上面的电流，即第九NMOS管N9、第十NMOS管N10上面的电流为I₁-I₂，输出Iref为第九NMOS管N9、第十NMOS管N10和第十一NMOS管N11、第十二NMOS管N12两条之路电路之和Iref=I₂+I₁-I₂=I₁；假设I₁<I₂，则第十三NMOS管N13进入了线性区，导致第七NMOS管N7进入了亚阈区，上面的电流非常小，第九NMOS管N9、第十NMOS管N10上面的电流也非常小，可以忽略不计，第十一NMOS管N11、第十二NMOS管N12镜像I2电流，输出Iref=I₂，这样就完成了对I₁和I₂中较大值的选择。

图5和图6为本发明的电流基准电路输出电流波形示意图，整体电路的工作原理如下：第一电流基准单元和第二电流基准单元分别产生两个基准电流I₁和I₂，通过调节电路中三极管的发射结面积和电阻阻值的大小使得I₁和I₂不同，其中一条基准电流I₁在高温区的温度特性较好而另一条基准电流I₂在低温区的温度特性较好，两条曲线在某一温度T₀下相交。I₁和I₂经过最大电流选择电路后的输出为Iref，可以看出在T₀之前I₂>I₁，Iref=I₂，T₀之后I₁>I₂，Iref=I₁，这样得到的Iref曲线，在高低温时均有较好的温度特性。

综上可以看出，相比图1中基本的电流基准电路，本发明改进了其固有的一些缺点，尤其是在不通过添加高阶补偿电路的情况下，输出电流基准的温度特性得到了较大的提升。

Claims (1)

1.一种电流基准电路，其特征在于，包括第一电流基准单元、第二电流基准单元和最大电流选择电路，所述第一电流基准单元的输出端与所述最大电流选择电路第一输入端连接，所述第二电流基准单元的输出端与所述最大电流选择电路第二输入端连接，所述最大电流选择电路的输出端为电流基准电路的输出端；

所述第一电流基准单元、第二电流基准单元用于分别产生一个独立的基准电流输出，第一电流基准单元产生的基准电流在低温时候具有较好的温度特性且电流值大于第二电流基准单元在低温时候产生的基准电流，第二电流基准单元产生的基准电流在高温时候具有较好的温度特性且电流值大于第一电流基准单元在高温时候产生的基准电流；

所述最大电流选择电路用于选择第一电流基准单元和第二电流基准单元产生的电流中大的一路电流作为电流基准电路的输出；

所述第一电流基准单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2和第三电阻R3，

所述最大电流选择电路包括第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15和第十六NMOS管N16，

所述第二电流基准单元包括第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第二十一NMOS管N21、第二十二NMOS管N22第四电阻R4、第五电阻R5、第六电阻R6、第三三极管Q3和第四三极管Q4；其中，

第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极和第二NMOS管N2的栅极连接，第一NMOS管N1的栅极与第四PMOS管P4的漏极和栅极、第五PMOS管P5的栅极、第六PMOS管P6的源极和第八PMOS管P8的栅极连接，第二PMOS管P2的栅极和漏极与第二NMOS管N2的漏极和第三PMOS管P3的栅极连接，第三PMOS管P3漏极与第四NMOS管N4的源极、第五NMOS管N5的栅极、第六NMOS管N6的栅极和漏极连接，第四NMOS管N4的栅极和漏极与第三NMOS管N3的栅极和第七PMOS管P7的漏极连接，第三NMOS管N3的漏极与第六PMOS管P6的漏极和栅极、第七PMOS管P7的栅极和第九PMOS管P9的栅极连接，第五NMOS管N5的漏极和第三NMOS管N3的源极连接、第五NMOS管的源

极与第一三极管Q1的集电极和基极、第一电阻R1的一端连接，第一三极管Q1的发射极与第二电阻R2的一端连接，第六NMOS管N6的源极与第二三极管Q2的集电极和基极、第三电阻R3的一端连接，第一NMOS管N1的源极和第二NMOS管N2的源极接地；

第八PMOS管P8的漏极和第九PMOS管P9的源极连接，第九PMOS管P9的漏极与第七NMOS管N7的漏极和栅极、第九NMOS管N9的栅极、第十三NMOS管N13的漏极连接，第七NMOS管N7的源极与第八NMOS管N8的栅极和漏极、第十NMOS管N10的栅极连接，第九NMOS管N9的源极和第十NMOS管N10的漏极连接，第十一NMOS管N11的栅极、第十三NMOS管N13的栅极、第十五NMOS管N15的栅极和漏极、第十一PMOS管P11的漏极连接，第十一NMOS管N11的源极和第十二NMOS管N12的漏极连接，第十二NMOS管N12的栅极、第十四NMOS管N14的栅极、第十六NMOS管N16的栅极和漏极、第十五NMOS管N15的源极连接，第十PMOS管P10和漏极第十一PMOS管P11的源极连接；

第九NMOS管N9的漏极和第十一NMOS管N11的漏极连接作为电流基准电路的输出端；

第十PMOS管P10的栅极与第十二PMOS管P12的栅极、第十三PMOS管P13的栅极和漏极、第十五PMOS管P15的源极、第二十二NMOS管N22的栅极连接，第十一PMOS管P11的栅极与第十四PMOS管P14的栅极、第十五PMOS管P15的栅极和漏极、第十八NMOS管N18的漏极连接，第十二PMOS管P12的漏极与第十四PMOS管P14的源极连接，第十四PMOS管P14的漏极与第十七NMOS管N17的漏极和栅极、第十八NMOS管N18的栅极连接，第十七NMOS管N17的源极与第十九NMOS管N19的漏极和栅极、第二十NMOS管N20的栅极、第十六PMOS管P16的漏极连接，第十八NMOS管N18的源极和第二十NMOS管N20的漏极连接，第十九NMOS管N19的源极和第三三极管Q3的集电极和基极、第四电阻R4的一端连接，第二十NMOS管N20的源极和第四三极管Q4的集电极和基极、第六电阻R6的一端连接，第四三极管Q4的发射极与第五电阻R5的一端连接，第十六PMOS管P16的栅极与第十七PMOS管P17的栅极和漏极、第二十一NMOS管N21的漏极连接，第二十一NMOS管N21的栅极与第十八PMOS管P18的栅极和漏极、第二十二NMOS管N22的漏极连接，第二十一NMOS管N21的源极和第二十二NMOS管N22的源极接地；

第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端、第二三极管Q2的发射极、第三三极管Q3的发射极、第八NMOS管N8的源极、第十NMOS管N10的源极、第十二NMOS管N12的源极、第十四NMOS管N14的源极和第十六NMOS管N16的源极均接地；

第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第八PMOS管P8的源极、第十PMOS管P10的源极、第十二PMOS管P12的源极、第十三PMOS管P13的源极、第十六PMOS管P16的源极、第十七PMOS管P17的源极和第十八PMOS管P18的源极连接电源。