JP6836917B2 - 電圧生成回路 - Google Patents

電圧生成回路 Download PDF

Info

Publication number
JP6836917B2
JP6836917B2 JP2017010039A JP2017010039A JP6836917B2 JP 6836917 B2 JP6836917 B2 JP 6836917B2 JP 2017010039 A JP2017010039 A JP 2017010039A JP 2017010039 A JP2017010039 A JP 2017010039A JP 6836917 B2 JP6836917 B2 JP 6836917B2
Authority
JP
Japan
Prior art keywords
current
generation circuit
voltage generation
transistors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017010039A
Other languages
English (en)
Other versions
JP2018120328A (ja
Inventor
康彦 曽根
康彦 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2017010039A priority Critical patent/JP6836917B2/ja
Priority to US15/876,503 priority patent/US11092991B2/en
Priority to CN201810067507.7A priority patent/CN108345338B/zh
Publication of JP2018120328A publication Critical patent/JP2018120328A/ja
Application granted granted Critical
Publication of JP6836917B2 publication Critical patent/JP6836917B2/ja
Priority to US17/387,699 priority patent/US11650615B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

本発明は、電圧生成回路に関し、特にバンドギャップ電圧より低い電源電圧の場合にも高精度な基準電圧を生成することができる電圧生成回路に好適に利用できるものである。
モバイル機器では、消費電力低減の観点から低電圧動作が重要な課題であり、半導体製造プロセスの観点からも微細化による最大許容電源電圧が低下しており低電圧動作は重要な課題である。また、バンドギャップリファレンス電圧（Bandgap voltage reference）はアナログ／ディジタル変換回路やＤＣ−ＤＣ変換回路の基準電圧として用いられ、システム全体の精度を左右する重要な要素回路である為、高精度化への強い要求がある。
高精度化にはエラーアンプのオフセット、バイポーラトランジスタに起因する温度特性の非線形性が阻害要因となっており、これらの課題への対策が求められている。
一般に、半導体のバンドギャップ電圧を利用した基準電圧生成回路では、絶対温度に比例する電圧または電流の成分ＰＴＡＴ（Proportional to absolute temperature）と、絶対温度に逆比例する電圧または電流の成分ＣＴＡＴ（Complementary to absolute temperature）とを、比例係数を調整して足し合わせることによって、温度依存性を相殺している。なお、慣用的には、温度依存性が相殺された成分はＺＴＡＴと略され、各成分が電流成分であるときにはＩＰＴＡＴ、ＩＣＴＡＴ、ＩＺＴＡＴと表記される。
非特許文献１には、シリコンのバンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した、高精度の基準電圧生成回路が開示されている（同文献のFig. 2参照）。
Yuichi Okuda, Takayuki Tsukamoto, Mitsuru Hiraki, Masashi Horiguchi and Takayasu Ito, "A Trimming-Free CMOS Bandgap-Reference Circuit with Sub-1-V-Supply Voltage Operation", 2007 Symposium on VLSI Circuits Digest of Technical papers, IEEE, 2007年6月, pp. 96-97.
非特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。
検討のために、同文献のFig. 2に示される基準電圧生成回路を、図６に示す。
同文献の基準電圧生成回路は、第１〜第４のバイポーラトランジスタＱ２１〜Ｑ２４と、カレントミラー回路を構成する第１〜第４のＰチャネルＭＯＳトランジスタＭ２１〜Ｍ２４と、エラーアンプとして機能する第１〜第２の差動増幅器ＡＭＰ２１とＡＭＰ２２と、３個の抵抗２１，２２及び２３を含んで構成される。
ここで、抵抗２１，２２及び２３の抵抗値をそれぞれR1、Ra及びRbとする。なお、本願の図面（図１及び図３〜図６）において、抵抗に付された符号は抵抗素子そのものを示し、その近くに併記された「R」で始まる記号はその抵抗素子が持つ抵抗値を示すものとする。このとき、異なる抵抗素子が互いに等しい抵抗値を持つことを示す場合があるが、これは数学的に厳密に等しいことを意味するものではなく、当該回路の機能を実現する上で許容される程度の誤差を許容するものである。
第１〜第４のバイポーラトランジスタＱ２１〜Ｑ２４と、第１〜第４のＰチャネルＭＯＳトランジスタＭ２１〜Ｍ２４とは、電源Ｖｃｃと接地電位（ＧＮＤ）の間にそれぞれ直列接続されている。それぞれの接続ノードを第１〜第４ノードＮ２１〜Ｎ２４と呼ぶことにする。第１と第３と第４のバイポーラトランジスタＱ２１とＱ２３とＱ２４は互いに同じサイズ、第２のバイポーラトランジスタＱ２２はそのＮ倍（Ｎは１より大きい正の数）のサイズに設計されている。これによって、第２のバイポーラトランジスタＱ２２の単位面積当たりの電流密度は、第１のバイポーラトランジスタＱ２１の１／Ｎとなる。第１と第３のバイポーラトランジスタＱ２１とＱ２３のエミッタ電極はＧＮＤに接続され、第２のバイポーラトランジスタＱ２２のエミッタ電極は抵抗２１を介してＧＮＤに接続されている。第４のバイポーラトランジスタＱ２４はコレクタ電極とベース電極が短絡されたダイオード接続されており、そのエミッタ電極は抵抗２２を介してＧＮＤに接続され、ベース電極は抵抗２３を介してＧＮＤに接続されている。
第１の差動増幅器ＡＭＰ２１の差動入力端子には、第１ノードＮ２１と第３ノードＮ２３が接続され、出力端子は第１〜第３のバイポーラトランジスタＱ２１〜Ｑ２３のベース電極に接続されている。第２の差動増幅器ＡＭＰ２２の差動入力端子には、第２ノードＮ２２と第３ノードＮ２３が接続され、出力端子はカレントミラー回路を構成する第１〜第４のＰチャネルＭＯＳトランジスタＭ２１〜Ｍ２４のゲート電極に接続されている。
第１〜第３のバイポーラトランジスタＱ２１〜Ｑ２３のベース電極は互いに短絡されて、第１の差動増幅器ＡＭＰ２１によって同じ電圧が印可されているので、式(1)に示す関係になっている。
Figure 0006836917
一般に、バイポーラトランジスタのコレクタ電流ICは、ベース−エミッタ間電圧VBEを使って、式(2)のように表される。
Figure 0006836917
ここで、各パラメータは、以下のとおりである。
Is：逆方向飽和電流
k：ボルツマン定数（Boltzmann constant； 1.38E-23J/K）
q：電子電荷量（1.6E-19C）
T：絶対温度
第１〜第４のバイポーラトランジスタＱ２１〜Ｑ２４のコレクタ電流は、カレントミラー回路を構成する第１〜第４のＰチャネルＭＯＳトランジスタＭ２１〜Ｍ２４によって互いに等しいコレクタ電流IC = I0が流れるように制御されている。式(2)をベース−エミッタ間電圧について解くことによって、このコレクタ電流I0を使って第１と第２のバイポーラトランジスタＱ２１とＱ２２のベース−エミッタ間電圧VBE1とVBE2を表すと、以下の式(3)と式(4)の通りとなる。
Figure 0006836917
Figure 0006836917
ここで、第２のバイポーラトランジスタＱ２２は第１のバイポーラトランジスタＱ２１のＮ倍のサイズに設計されているので、第２のバイポーラトランジスタＱ２２の単位面積当たりの電流密度は、式(4)に示す通り、第１のバイポーラトランジスタＱ２１の１／Ｎとなっている。
以下の式(5)に示すように、式(1)をコレクタ電流I0について解くと、コレクタ電流I0はΔVBE=VBE1−VBE2に比例することがわかり、さらに、式(3)と式(4)を代入すると絶対温度Ｔに比例することがわかる。即ち、図６に示す回路のコレクタ電流I0は、絶対温度に比例するＰＴＡＴ電流である。
Figure 0006836917
カレントミラー回路を構成する第４のＰチャネルＭＯＳトランジスタＭ２４によって、第４のバイポーラトランジスタＱ２４にも電流I0が流されている。第４のバイポーラトランジスタＱ２４はダイオード接続されているので、抵抗２２と２３の値を適切に選ぶことによって、抵抗２２の両端に現れる電位差の正の温度特性とバイポーラトランジスタＱ２４のベース−エミッタ間電圧VBE0の負の温度特性を相殺して、温度依存性のない基準電圧VOを出力することができる。
第４のＰチャネルＭＯＳトランジスタＭ２４から出力される電流は抵抗２２と抵抗２３に分流するので、下の式(6)を満足する。
Figure 0006836917
式(6)を出力電圧ＶＯについて解くと、下の式(7)のように表される。
Figure 0006836917
ここで、式(5)に示したI0=ΔVBE/R1を式(7)に代入すると、下の式(8)のように表される。
Figure 0006836917
以上より、抵抗２１と２２の抵抗値R1とRaの比Ra/R1を適切に選んで、ΔVBEとが持つ正の温度係数とVBE0が持つ負の温度係数とを一致させて相殺することができる。抵抗２２と２３の抵抗値RaとRbの比(Ra/R1)によって出力電圧ＶＯをシリコンのバンドギャップ電圧以下にすることができ、出力電圧Ｖｏを十分低い電圧(例えば0.7V)に設定すれば電源電圧VCCを約１Ｖに抑えることができる。
また、ＰＴＡＴ電流を規定するＰＴＡＴトランスリニアループ（PTAT translinear loop）内にエラーアンプＡＭＰ２１とＡＭＰ２２がいずれも含まれないので、エラーアンプを構成する差動増幅器のオフセット電圧はＰＴＡＴ電流に影響しない。
したがって、この回路は、シリコンのバンドギャップ電圧より低い電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した、高精度の基準電圧生成回路となっていることがわかる。
このような高精度の基準電圧生成回路においても、さらに精度を向上することができる余地がある。バイポーラトランジスタＱ２４のベース−エミッタ間電圧VBE0の温度特性は、絶対温度に逆比例するＣＴＡＴの１次の項だけでなく、非線形項を含むからである。これに対してコレクタ電流I0とΔVBE=VBE1−VBE2は、上述の式(5)に示した通り、正確に絶対温度に比例するＰＴＡＴである。したがって、ベース−エミッタ間電圧VBE0の温度特性は、ΔVBE=VBE1−VBE2に基づくＰＴＡＴ電流によって、１次の項は相殺されるが、非線形項を相殺することはできないためである。以下に詳しく説明する。
なお、以下の説明をはじめ、本明細書では、特に断らない限り、「温度」は「絶対温度」を意味する。
バイポーラトランジスタのコレクタ電流ICとベース−エミッタ間電圧VBEとの関係は、式(2)に示した通りである。ここで、逆方向飽和電流Isは式(9)で表されることが知られている（例えば、Behzad Razavi著、"Design of Analog CMOS Integrated Circuits"、McGraw-Hill Education発行、2003年9月、米国、382ページの式11.8を参照）。
Figure 0006836917
ここで、各パラメータは、以下のとおりである。
b：比例定数
m：移動度μの温度依存性係数；μ＝μ0Tmであり、例えばシリコンの場合m≒-3/2
Eg：エネルギーバンド幅（Energy Bandgap； 例えば、シリコンの場合、1.12eV）
式(9)を式(2)に代入してベース−エミッタ間電圧VBEについて解くと、式(10)のようになる。
Figure 0006836917
この式では、Eg/qをバンドギャップ電圧Vg=Eg/qに置換した。
ここで、バイポーラトランジスタのコレクタ電流ICには式(5)に示したＰＴＡＴ電流が流れるので、式(11)に示す比例定数Cを使ってIC=CTを式(10)に代入すると、式(12)のように表すことができる。
Figure 0006836917
Figure 0006836917
このように、ベース−エミッタ間電圧VBEの温度依存性は、温度に依存しない０次項であるVgと、温度に逆比例する１次項k/q・ln(C/b)・T以外に、非線形の第３項を含むことがわかる。
これに対して、コレクタ電流I0とΔVBE=VBE1−VBE2は、上述したように、正確に絶対温度に比例するＰＴＡＴであるため、ベース−エミッタ間電圧VBEの温度依存性の１次項を相殺することはできるが、非線形項までも相殺することはできない。
本発明の目的は、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の電圧生成回路を提供することにある。ここで「バンドギャップ電圧」とは、電圧生成回路において出力電圧の値を決める素子が形成される半導体材料の持つバンドギャップ電圧を指すものであって、その半導体材料はシリコンに限られない。
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、下記の通りである。
すなわち、出力電圧を出力する電圧生成回路であって、ベース電極が互いに接続された第１〜第３バイポーラトランジスタと、第１及び第２カレントミラー回路と、第１及び第２差動増幅器と、第１抵抗と、電流電圧変換回路とを備え、以下のように構成される。
前記第１バイポーラトランジスタと前記第３バイポーラトランジスタは互いに等しく、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタよりも大きいエミッタサイズを有するように設計されている。前記第２バイポーラトランジスタは、前記第１抵抗が直列に接続されている。
前記第１カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいコレクタ電流を供給し、前記コレクタ電流に比例する第１電流を前記電流電圧変換回路に供給する。
前記第２カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいベース電流を供給し、前記ベース電流に比例する第２電流を前記電流電圧変換回路に供給する。
前記第１及び第２差動増幅器は、前記第１〜第３バイポーラトランジスタのコレクタ電極の電位が互いに等しくなるように、前記第１及び第２カレントミラー回路を制御する。
前記電流電圧変換回路は、前記第１電流と前記第２電流との和を電圧に変換して前記出力電圧を出力する。
なお、本願において「等しい」または「同じ」とは、数学的に厳密に等しいことを意味するものではなく、工業的に許容される誤差を含んでもよい。「比例」、「逆比例」についても同様に、数学的に厳密に比例定数が１または−１であることを意味するものではなく、工業的に許容される誤差を含んでもよい。
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の電圧生成回路を提供することができる。
図１は、実施形態１に係る電圧生成回路の構成例を示す回路図である。 図２は、本発明の電圧生成回路によって生成される出力電圧の温度特性を示すグラフである。 図３は、実施形態１に係る電圧生成回路の他の構成例を示す回路図である。 図４は、実施形態２に係る電圧生成回路の構成例を示す回路図である。 図５は、実施形態２に係る電圧生成回路の他の構成例を示す回路図である。 図６は、従来の電圧生成回路の構成例を示す回路図である。
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕代表的な実施の形態
本発明の代表的な実施形態は、出力電圧（Ｖｏ）を出力する電圧生成回路であって、以下のように構成される。
前記電圧生成回路は、ベース電極が互いに接続された第１〜第３バイポーラトランジスタ（Ｑ１〜Ｑ３）と、第１及び第２カレントミラー回路（１１，１２）と、第１及び第２差動増幅器（ＡＭＰ１，ＡＭＰ２）と、第１抵抗（１）と、電流電圧変換回路（１０）とを備える。
前記第１バイポーラトランジスタと前記第３バイポーラトランジスタは互いに等しいエミッタサイズを有し、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタよりも大きいエミッタサイズを有するように設計されている。前記第２バイポーラトランジスタは、前記第１抵抗が直列に接続されている。
前記第１カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいコレクタ電流を供給し、前記コレクタ電流に比例する第１電流を前記電流電圧変換回路に供給するように構成されている。前記第２カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいベース電流を供給し、前記ベース電流に比例する第２電流を前記電流電圧変換回路に供給するように構成されている。前記第１及び第２差動増幅器は、前記第１〜第３バイポーラトランジスタのコレクタ電極の電位が互いに等しくなるように、前記第１及び第２カレントミラー回路を制御するように構成されている。
前記電流電圧変換回路は、前記第１電流と前記第２電流との和を電圧に変換して前記出力電圧を出力する。
以上のように構成された電圧生成回路は、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧を生成することができる。
第１カレントミラー回路から出力される第１〜第３バイポーラトランジスタのコレクタ電流及び第１電流は、温度に比例するＰＴＡＴ電流（実施形態２参照）または温度に逆比例するＣＴＡＴの１次項が相殺されたＺＴＡＴ電流（実施形態１参照）となる。第１〜第３バイポーラトランジスタのコレクタ電流を生成する原理は、図６に示した電圧生成回路と同様であって、バンドギャップ電圧より低い電源電圧での動作と、エラーアンプのオフセット電圧の影響の排除は実現されているが、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化は残存している。一方、第２カレントミラー回路から出力される第１〜第３バイポーラトランジスタのベース電流及び第２電流は、そのバイポーラトランジスタの温度特性の非線形な項を含む電流値である。回路定数を適切に設計することによって、第１電流が内包する温度に非線形な項と、第２電流が持つ温度特性の非線形な項とが相殺されるように構成することができる。よって、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧を生成する電圧生成回路を提供することができる。
〔２〕実施形態１（図１、図３）
〔１〕項に記載される前記電圧生成回路には第１電源（Ｖｃｃ）と第２電源（ＧＮＤ）が供給されており、以下のように構成される。
前記電圧生成回路は、前記第１バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される第２抵抗（２）と、前記第２抵抗と同じ抵抗値（Ｒ２）に設計され、前記第２バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される、第３抵抗（３）と、前記第２抵抗と同じ抵抗値（Ｒ２）に設計され、前記第３バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される、第４抵抗（４）とをさらに備える。
前記電流電圧変換回路は、一方の端子に前記第１電流と前記第２電流が供給され前記出力電圧を出力し、他方の端子が前記第２電源に接続される、第５抵抗（５）によって構成される。
これにより、３個のバイポーラトランジスタで、〔１〕項と同様の作用効果を奏する電圧生成回路を提供することができる。
第２〜第４抵抗は、第１〜第３バイポーラトランジスタのコレクタ−エミッタ間に並列に接続されて、温度に逆比例するＣＴＡＴ電流を流す。第２バイポーラトランジスタには図６に示した電圧生成回路と同様に温度に比例するＰＴＡＴ電流が流れるので、第１カレントミラー回路から出力される第１〜第３バイポーラトランジスタのコレクタ電流及び第１電流は、その和であるＺＴＡＴ電流となる。このＺＴＡＴ電流は、温度特性の１次項は相殺されているが、非線形項は残存する。本〔２〕項に記載する実施形態では、電流電圧変換回路の入力電流を、非線形項を含むＺＴＡＴ電流とバイポーラトランジスタの温度特性の非線形な項を含む第２電流との和とすることによって、非線形項電流を相殺して精度を向上する。
〔３〕実施形態１（ＭＯＳトランジスタによるカレントミラー回路；図１）
〔２〕項に記載される前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、前記第１及び第２カレントミラー回路は、それぞれ複数のＭＯＳトランジスタ（Ｍ１１〜Ｍ１６）によって構成され、前記第１〜第３バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである。
これにより、バイポーラプロセスを含まないＭＯＳプロセスによって、〔２〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔４〕実施形態１（バイポーラトランジスタによるカレントミラー回路；図３）
〔２〕項に記載される電圧生成回路おいて、前記第１及び第２カレントミラー回路は、それぞれ、前記第１〜第３バイポーラトランジスタとは異なる複数のバイポーラトランジスタ（Ｑ１１〜Ｑ１６）によって構成される。
これにより、バイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、〔２〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔５〕実施形態２（図４、図５）
〔１〕項に記載される前記電圧生成回路には第１電源（Ｖｃｃ）と第２電源（ＧＮＤ）が供給されており、以下のように構成される。
前記電流電圧変換回路は、第６抵抗（６）、第７抵抗（７）及び第４バイポーラトランジスタ（Ｑ４）を備え、前記第１電流と前記第２電流が供給され前記出力電圧を出力するノードと前記第２電源との間に、ダイオード接続された前記第４バイポーラトランジスタと前記第６抵抗は直列接続されて、前記第７抵抗と並列に接続された回路で構成される。
これにより、〔２〕項よりも少ない３個の抵抗素子を実装するだけで、〔１〕項と同様の作用効果を奏する電圧生成回路を提供することができる。
第２バイポーラトランジスタには図６に示した電圧生成回路と同様に温度に比例するＰＴＡＴ電流が流れるので、第１カレントミラー回路によって、同じＰＴＡＴ電流が第１バイポーラトランジスタと第３バイポーラトランジスタに流れる。同じ第１カレントミラー回路から出力される第１電流も同様に、ＰＴＡＴ電流である。電流電圧変換回路は、基本的に図６と同様に構成され、出力電圧（Ｖｏ）の温度係数は第１抵抗と第６抵抗の比を適切に設定することにより、第４のバイポーラトランジスタ（Ｑ４）の温度係数を相殺することが可能となる。ここまでの動作は、図６と同様であり、温度特性の１次項は相殺されているが、非線形項は残存する。本〔５〕項に記載する実施形態では、電流電圧変換回路の入力電流を、非線形項を含むＰＴＡＴ電流とバイポーラトランジスタの温度特性の非線形な項を含む第２電流との和とすることによって、非線形項電流を相殺して精度を向上する。
〔６〕実施形態２（ＭＯＳトランジスタによるカレントミラー回路；図４）
〔５〕項に記載される前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、前記第１及び第２カレントミラー回路は、それぞれ複数のＭＯＳトランジスタ（Ｍ１１〜Ｍ１６）によって構成され、前記第１〜第３バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである。
これにより、バイポーラプロセスを含まないＭＯＳプロセスによって、〔５〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔７〕実施形態２（バイポーラトランジスタによるカレントミラー回路；図５）
〔５〕項に記載される電圧生成回路おいて、前記第１及び第２カレントミラー回路は、それぞれ、前記第１〜第３バイポーラトランジスタとは異なる複数のバイポーラトランジスタ（Ｑ１１〜Ｑ１６）によって構成される。
これにより、バイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、〔５〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔８〕代表的な実施の形態
本発明の代表的な実施形態は、第１電源（Ｖｃｃ）と第２電源（ＧＮＤ）が供給され、出力電圧（Ｖｏ）を出力する電圧生成回路であって、以下のように構成される。
前記電圧生成回路は、ベース電極が互いに接続された第１〜第３バイポーラトランジスタ（Ｑ１〜Ｑ３）と、第１カレントミラー回路を構成する第１〜第４トランジスタ（Ｍ１１〜Ｍ１４；Ｑ１１〜Ｑ１４）と、第１及び第２差動増幅器（ＡＭＰ１，ＡＭＰ２）と、第１抵抗（１）とを備える。
前記第１バイポーラトランジスタと前記第３バイポーラトランジスタは互いに等しいエミッタサイズを有し、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタのＮ倍（Ｎは１より大きい正の数）のエミッタサイズを有するように設計されている。
前記第１トランジスタと前記第１バイポーラトランジスタは、前記第１電源と前記第２電源の間の第１ノード（Ｎ１１）で直列接続され、互いに直列接続された前記第２バイポーラトランジスタと前記第１抵抗は、前記第１電源と前記第２電源の間の第２ノード（Ｎ１２）で前記第２トランジスタと直列接続され、前記第３トランジスタと前記第３バイポーラトランジスタは前記第１電源と前記第２電源との間の第３ノード（Ｎ１３）で直列接続されている。
前記第１差動増幅器は、その差動入力端子が前記第１〜第３ノードのうちの２個のノード（Ｎ１１とＮ１２）に接続されて、前記第１〜第３トランジスタが相互に等しい第１電流をそれぞれ出力するように前記第１カレントミラー回路を制御する。
前記電圧生成回路は、第２カレントミラー回路を構成する、第５及び第６トランジスタ（Ｍ１５，Ｍ１６；Ｑ１５，Ｑ１６）をさらに備え、前記第５トランジスタは、前記第６トランジスタのＡ倍（Ａは正の数）のサイズを有する。
前記第２差動増幅器は、その差動入力端子が前記第１〜第３ノードのうち、前記２個のノードの一方と同じノード（Ｎ１１）と他方と異なるノード（Ｎ１３）とに接続されて、前記第５トランジスタを介して前記第１〜第３バイポーラトランジスタの互いに接続された前記ベース電極に第２電流が出力され、前記第６トランジスタから前記第２電流の１／Ａの第３電流（ＩＮＬ）が出力されるように、前記第２カレントミラー回路を制御する。
前記電圧生成回路は、前記第４トランジスタが出力する第４電流と、前記第３電流の和の電流を電圧に変換した出力電圧（Ｖｏ）を出力する。
以上のように構成された電圧生成回路は、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプのオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧を生成することができる。
第１カレントミラー回路から出力される第１電流は、温度に比例するＰＴＡＴ電流または温度に逆比例するＣＴＡＴの１次項が相殺されたＺＴＡＴ電流となる。このとき、第４電流はこの第１電流と等しいかまたは第１カレントミラー回路のミラー比によって決まる第１電流に比例する電流値となる。第１電流と第４電流を生成する原理は、図６に示した電圧生成回路と同様であって、バンドギャップ電圧より低い電源電圧での動作と、エラーアンプのオフセット電圧の影響の排除は実現されているが、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化は残存している。一方、第３電流はそのバイポーラトランジスタの温度特性の非線形な項を含む電流値である。定数Ａを適切に設計することによって、第４電流が内包する温度に非線形な項と、第３電流が持つ温度特性の非線形な項とが相殺されるように構成することができる。よって、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧を生成する電圧生成回路を提供することができる。
〔９〕実施形態１（図１、図３）
〔８〕項に記載される電圧生成回路は、前記第１ノードと前記第２電源との間に接続される第２抵抗（２）と、前記第２抵抗と同じ抵抗値（Ｒ２）に設計され、前記第２ノードと前記第２電源との間に接続される、第３抵抗（３）と、前記第２抵抗と同じ抵抗値（Ｒ２）に設計され、前記第３ノードと前記第２電源との間に接続される、第４抵抗（４）と、前記第４トランジスタの出力と前記第２電源との間に接続される第５抵抗（５）とをさらに備える。
これにより、３個のバイポーラトランジスタで、〔１〕項と同様の作用効果を奏する電圧生成回路を提供することができる。
第２〜第４抵抗は、第１〜第３バイポーラトランジスタのコレクタ−エミッタ間に並列に接続されて、温度に逆比例するＣＴＡＴ電流を流す。第２バイポーラトランジスタには図６に示した電圧生成回路と同様に温度に比例するＰＴＡＴ電流が流れるので、第１カレントミラー回路の出力は、その和であるＺＴＡＴ電流となる。第１カレントミラー回路を構成する第４トランジスタの出力も同様に、ＺＴＡＴ電流であるので、これを第５抵抗によって電圧値に変換して出力電圧とする。このＺＴＡＴ電流は、温度特性の１次項は相殺されているが、非線形項は残存する。本〔２〕項発明では、第５抵抗に第２カレントミラー回路の第６トランジスタを介して、バイポーラトランジスタの温度特性の非線形な項を含む第３電流を加算することによって、非線形項電流を相殺して精度を向上する。
〔１０〕実施形態１（ＭＯＳトランジスタによるカレントミラー回路；図１）
〔９〕項に記載される前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、前記第１〜第６トランジスタは、ＭＯＳトランジスタ（Ｍ１１〜Ｍ１６）であり、前記第１〜第３バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである。
これにより、バイポーラプロセスを含まないＭＯＳプロセスによって、〔２〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔１１〕実施形態１（バイポーラトランジスタによるカレントミラー回路；図３）
〔９〕項に記載される電圧生成回路おいて、前記第１〜第６トランジスタは、バイポーラトランジスタ（Ｑ１１〜Ｑ１６）である。
これにより、バイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、〔２〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔１２〕実施形態２（図４、図５）
〔８〕項に記載される前記電圧生成回路は、第６抵抗（６）、第７抵抗（７）及び第４バイポーラトランジスタ（Ｑ４）をさらに備える。
ダイオード接続された前記第４バイポーラトランジスタと前記第６抵抗は直列接続されて、前記第７抵抗と並列に、前記第４トランジスタの出力と前記第２電源との間に接続される。
これにより、〔２〕項よりも少ない３個の抵抗素子を実装するだけで、〔１〕項と同様の作用効果を奏する電圧生成回路を提供することができる。
第２バイポーラトランジスタには図６に示した電圧生成回路と同様に温度に比例するＰＴＡＴ電流が流れるので、第１カレントミラー回路によって、同じＰＴＡＴ電流が第１バイポーラトランジスタと第３バイポーラトランジスタに流れる。同じ第１カレントミラー回路を構成する第４トランジスタの出力も同様に、ＰＴＡＴ電流である。第４トランジスタの出力には、基本的に図６と同様の回路が接続され、出力電圧（Ｖｏ）の温度係数は第１抵抗と第６抵抗の比を適切に設定することにより、第４のバイポーラトランジスタ（Ｑ４）の温度係数を相殺することが可能となる。ここまでの動作は、図６と同様であり、温度特性の１次項は相殺されているが、非線形項は残存する。本〔５〕項に記載する実施形態では、第４トランジスタの出力に接続される、第４バイポーラトランジスタと第６抵抗を直列接続し第７抵抗を並列に接続した電流電圧変換回路に流す電流に、第２カレントミラー回路の第６トランジスタを介して、バイポーラトランジスタの温度特性の非線形な項を含む第３電流を加算することによって、非線形項電流を相殺して精度を向上する。
〔１３〕実施形態２（ＭＯＳトランジスタによるカレントミラー回路；図４）
〔１２〕項に記載される前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、前記第１〜第６トランジスタは、ＭＯＳトランジスタ（Ｍ１１〜Ｍ１６）であり、前記第１〜第４バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである。
これにより、バイポーラプロセスを含まないＭＯＳプロセスによって、〔５〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
〔１４〕実施形態２（バイポーラトランジスタによるカレントミラー回路；図５）
〔１２〕項に記載される電圧生成回路おいて、前記第１〜第６トランジスタは、バイポーラトランジスタである。
これにより、バイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、〔５〕項に記載する実施形態の高精度な電圧生成回路を提供することができる。
２．実施の形態の詳細
実施の形態について更に詳述する。
〔実施形態１〕
図１は、実施形態１に係る電圧生成回路の構成例を示す回路図である。
電圧生成回路は、ベース電極が互いに接続されたバイポーラトランジスタＱ１〜Ｑ３と、カレントミラー回路１１と１２と、エラーアンプとして機能する差動増幅器ＡＭＰ１とＡＭＰ２と、抵抗１と、電流電圧変換回路１０とを備える。
バイポーラトランジスタＱ１とバイポーラトランジスタＱ３は互いに等しいエミッタサイズを有し、バイポーラトランジスタＱ２は、バイポーラトランジスタＱ１よりも大きい、例えばＮ倍（Ｎは１より大きい正の数）のエミッタサイズを有するように設計されている。バイポーラトランジスタＱ２には、抵抗１が直列に接続されている。
カレントミラー回路１１は、バイポーラトランジスタＱ１〜Ｑ３のそれぞれに、相互に等しいコレクタ電流を供給し、前記コレクタ電流に比例する第１電流を電流電圧変換回路１０に供給するように構成されている。カレントミラー回路１２は、バイポーラトランジスタＱ１〜Ｑ３のそれぞれに、相互に等しいベース電流（ＩＢ）を供給し、ベース電流に比例する第２電流ＩＮＬを電流電圧変換回路１０に供給するように構成されている。差動増幅器ＡＭＰ１とＡＭＰ２は、バイポーラトランジスタＱ１〜Ｑ３のコレクタ電極の電位が互いに等しくなるように、カレントミラー回路１１と１２を制御するように構成されている。
電流電圧変換回路１０は、前記第１電流と前記第２電流ＩＮＬとの和を電圧に変換して出力電圧Ｖｏを出力する。
以上のように構成された電圧生成回路は、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプ（差動増幅器ＡＭＰ１とＡＭＰ２）のオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧Ｖｏを生成することができる。
カレントミラー回路１１から出力されるバイポーラトランジスタＱ１〜Ｑ３のコレクタ電流及び第１電流は、温度に比例するＰＴＡＴ電流に対して温度に逆比例するＣＴＡＴの１次項が相殺されたＺＴＡＴ電流（ＩＺＴＡＴ）となる。
バイポーラトランジスタＱ１〜Ｑ３のコレクタ電流を生成する原理は、図６に示した電圧生成回路と同様である。出力電圧ＶｏはＺＴＡＴ電流（ＩＺＴＡＴ）と抵抗５の抵抗値Ｒ３との積であるため、抵抗５を適切に選定することでバンドギャップ電圧より低い電圧（例えばシリコンでは約0.7V）とすることが可能であり、その結果、電源電圧もバンドギャップ電圧より低い電源電圧での動作が実現されている。また、図１に示したようにトランスリニアループ（PTAT translinear loop）内にエラーアンプとして機能する差動増幅器ＡＭＰ１を含んでいないので、オフセット電圧の影響は排除されている。さらに、カレントミラー回路１１の出力電流である第１電流（ＩＺＴＡＴ）は、図６に示した電圧生成回路と同様に、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を内包している。
これに対して、カレントミラー回路１２から出力されるバイポーラトランジスタＱ１〜Ｑ３のベース電流（ＩＢ）及び第２電流（ＩＮＬ）は、そのバイポーラトランジスタの温度特性の非線形な項を含む電流値である。回路定数を適切に設計することによって、第１電流（ＩＺＴＡＴ）が内包する温度に非線形な項と、第２電流（ＩＮＬ）が持つ温度特性の非線形な項とが相殺されるように構成することができる。よって、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧Ｖｏを生成する電圧生成回路を提供することができる。
図１に示した電圧生成回路は、バイポーラトランジスタＱ１のコレクタ電極と接地電位（ＧＮＤ）との間に接続される抵抗２と、バイポーラトランジスタＱ２のコレクタ電極とＧＮＤとの間に接続される抵抗３と、バイポーラトランジスタＱ３のコレクタ電極とＧＮＤとの間に接続される抵抗４とをさらに備える。抵抗２、抵抗３及び抵抗４は、同じ抵抗値Ｒ２を持つように設計されている。
カレントミラー回路１１は、ＭＯＳトランジスタＭ１１〜Ｍ１４によって構成されている。ＭＯＳトランジスタＭ１１〜Ｍ１４は、それぞれ同じチャネル長Ｌ、同じチャネル幅Ｗを有する、いわゆる同じサイズのＭＯＳトランジスタで構成されることによって、互いに等しい電流ＩＺＴＡＴを出力する。カレントミラー回路１２は、ＭＯＳトランジスタＭ１５〜Ｍ１６によって構成されている、ミラー比がＡ：１のカレントミラー回路である。ＭＯＳトランジスタＭ１５は、ＭＯＳトランジスタＭ１６と同じチャネル長Ｌと、Ａ倍（Ａは正の数）のチャネル幅ＡＷを有する、いわゆるＡ倍のサイズのＭＯＳトランジスタで構成されることによって、ＭＯＳトランジスタＭ１６が出力する第２電流（ＩＮＬ）は、ＭＯＳトランジスタＭ１５が出力する電流の１／Ａとなる。
また、電流電圧変換回路１０は、一方の端子に前記第１電流と前記第２電流が供給され出力電圧Ｖｏを出力し、他方の端子がＧＮＤに接続される、抵抗５によって構成される。
このように構成することで、必要なバイポーラトランジスタＱ１〜Ｑ３は３個となる。
抵抗２，３及び４は、バイポーラトランジスタＱ１〜Ｑ３のコレクタ−エミッタ間に並列に接続されて、温度に逆比例するＣＴＡＴ電流を流す。バイポーラトランジスタＱ２には図６に示した電圧生成回路と同様に温度に比例するＰＴＡＴ電流が流れるので、カレントミラー回路１１から出力されるバイポーラトランジスタＱ１〜Ｑ３のコレクタ電流及び第１電流は、その和であるＺＴＡＴ電流となる。このＺＴＡＴ電流は、温度特性の１次項は相殺されているが、非線形項は残存する。
カレントミラー回路１２を構成するＭＯＳトランジスタＭ１５は、バイポーラトランジスタＱ１〜Ｑ３にベース電流ＩＢを供給するので、出力電流は３ＩＢであり、これに対して１／Ａ倍のサイズのＭＯＳトランジスタＭ１６が出力する第２電流（ＩＮＬ）は、３ＩＢ／Ａとなっている。第２電流（ＩＮＬ）は、バイポーラトランジスタＱ１〜Ｑ３のベース電流ＩＢに比例するので、バイポーラトランジスタの温度特性の非線形な項を含む。
本実施形態では、電流電圧変換回路１０の入力電流を、非線形項を含むＺＴＡＴ電流とバイポーラトランジスタの温度特性の非線形な項を含む第２電流（ＩＮＬ）との和とすることによって、非線形項電流を相殺して精度を向上する。
なお、特に制限されないが、本実施形態１の電圧生成回路は、例えば、公知の半導体製造技術を用いてシリコンなどの単一半導体基板上に形成される、集積回路に搭載される。このとき、バイポーラトランジスタＱ１〜Ｑ３を、半導体基板に形成される寄生バイポーラトランジスタで実装することによって、前記の半導体製造技術は、バイポーラプロセスを含まない、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor field effect transistor）半導体製造技術とすることができる。
図２は、本発明の電圧生成回路によって生成される出力電圧の温度特性を示すグラフである。
横軸を温度（摂氏）、縦軸を電圧生成回路によって生成される出力電圧としたグラフで、図６に示す従来の電圧生成回路の出力電圧の温度特性を破線（without curvature compensated）で示し、本発明の電圧生成回路の出力電圧の温度特性を実線（with curvature compensated）で示す。
従来の電圧生成回路によって生成される出力電圧の温度特性（破線；without curvature compensated）は、上に凸の曲線になり、例えば−４０℃〜＋８０℃の温度範囲で約３．５ｍＶの変動幅を持つ。
一方、本発明の電圧生成回路によって生成される出力電圧の温度特性（実線；with curvature compensated）は、概ね平坦な曲線になり、例えば−４０℃〜＋８０℃の温度範囲での変動幅は約０．５ｍＶ以内に抑えられる。
本発明の電圧生成回路の動作原理について、さらに詳しく説明する。
「発明が解決しようとする課題」で説明したように、バイポーラトランジスタのベース−エミッタ間電圧VBEの温度依存性は、式(12)に示したように、温度に依存しない０次項であるVgと、温度に逆比例する１次項k/q・ln(C/b)・T以外に、非線形の第３項を含む。これに対して、図６に示した電圧生成回路では、コレクタ電流I0とΔVBE=VBE1−VBE2は、式(5)に示したように、正確に絶対温度に比例するＰＴＡＴであるため、ベース−エミッタ間電圧VBEの温度依存性の１次項を相殺することはできるが、非線形項までも相殺することはできない。
本実施形態１の電圧生成回路におけるＺＴＡＴ電流（ＩＺＴＡＴ）についても、温度特性の１次項は相殺されているが非線形項は残存することは、同様の原理に則って説明される。すなわち、ＺＴＡＴ電流（ＩＺＴＡＴ）の温度特性の非線形項は、式(12)の第３項と同じである。
ここで、この非線形項をテーラー展開する。このとき、級数の２次の項の変曲点をＴ０とする。すなわち、式(12)の第３項をT=T0において級数展開すると、２次以降の項は式(13)で表される。
Figure 0006836917
Figure 0006836917
２次の項の係数は、式(11)に示す通り負（＜０）であるから、ＰＴＡＴ電流の非線形項の特性は、上に凸の２次曲線（放物線）が支配的であることがわかる。このことは、図２に示した従来の電圧生成回路の出力電圧の温度特性を破線（without curvature compensated）とも符合する。
次に、ベース電流ＩＢの温度依存性について考察する。バイポーラトランジスタのベース電流ＩＢは、電流増幅率βFを使って、コレクタ電流ＩＣとの間で式(15)に示す関係式で表される。
Figure 0006836917
バイポーラトランジスタの電流増幅率βFの温度特性は、式(16)に示す関係式で表されることが知られている（例えば、Luigi La Spina著、"Characterization and AlN cooling of thermally isolated bipolar transistors ", Delft University of Technology博士論文、2009年7月1日、オランダ、pp. 22-23参照）。
Figure 0006836917
ここでΔEg(NE)は、エミッタにおけるバンドギャップ縮小（bandgap narrowing）効果を表す、エミッタの不純物濃度NEによって決まり温度に依存しない定数である。
式の表記を簡略化するために、温度に依存しない正の定数α＝ΔEg(NE)/kを導入して書き換えると、コレクタ電流ICに定電流を流した時のベース電流IBの温度特性は、式(17)に示すように表すことができる。
Figure 0006836917
ここで、このベース電流IBの温度特性をT=T0において級数展開すると式(18)のようになる。
Figure 0006836917
Figure 0006836917
２次の項の係数は、式(19)に示す通り正（＞０）であるから、ベース電流IBの温度特性の非線形項の特性は、下に凸の２次曲線が支配的であることがわかる。
本実施形態１の電圧生成回路においてＩＴＡＴ電流（ＩＺＴＡＴ）に含まれる非線形項は、式(13)に示すように、上に凸の２次曲線（放物線）が支配的であるのに対し、第２電流（ＩＮＬ）はベース電流IBに比例するので、バイポーラトランジスタの温度特性の非線形な項である、式(18)に示すような下に凸の２次曲線が支配的な非線形項を含む。したがって、双方の２次の項の係数が一致するように、カレントミラー回路１２のミラー比Ａを適切に設計すれば、ＩＴＡＴ電流（ＩＺＴＡＴ）に含まれる２次の項と第２電流（ＩＮＬ）に含まれる２次の項が相殺されて、ＩＴＡＴ電流（ＩＺＴＡＴ）と第２電流（ＩＮＬ）の和に比例する出力電圧Ｖｏは、０次及び１次だけではなく２次の項も補償され、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の電圧生成回路を提供することができる。
図３は、実施形態１に係る電圧生成回路の他の構成例を示す回路図である。
カレントミラー回路１１及び１２は、バイポーラトランジスタで構成されてもよい。即ち、図３に示す電圧生成回路において、カレントミラー回路１１は、ｐｎｐ型バイポーラトランジスタＱ１１〜Ｑ１４で構成されている。ｐｎｐ型バイポーラトランジスタＱ１１〜Ｑ１４は、同じサイズで構成されることによって、互いに等しい電流ＩＺＴＡＴを出力する。カレントミラー回路１２は、ｐｎｐ型バイポーラトランジスタＱ１５〜Ｑ１６によって構成されている、ミラー比がＡ：１のカレントミラー回路である。ｐｎｐ型バイポーラトランジスタＱ１５は、ｐｎｐ型バイポーラトランジスタＱ１６のＡ倍のエミッタサイズとされることによって、ｐｎｐ型バイポーラトランジスタＱ１６が出力する第２電流（ＩＮＬ）は、ｐｎｐ型バイポーラトランジスタＱ１５が出力する電流の１／Ａとなる。
他の構成と動作は、図１に示した電圧生成回路と同様であるので、説明を省略する。
これにより、ＭＯＳトランジスタ形成プロセスを含まないバイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、本実施形態の高精度な電圧生成回路を提供することができる。この場合には、バイポーラトランジスタＱ１〜Ｑ３は寄生バイポーラではなく、通常のｎｐｎ型バイポーラトランジスタとして形成されてもよい。
〔実施形態２〕
図４は、実施形態２に係る電圧生成回路の構成例を示す回路図である。
図１に示した実施形態１に係る電圧生成回路と比較すると、抵抗２，３及び４が省略される代わりに、電流電圧変換回路１０が、ダイオード接続されたバイポーラトランジスタＱ４と抵抗６の直列接続と抵抗７とが並列接続されて構成される点で相違する。他の構成は、図１と同様であるので説明を省略する。
このように構成された電圧生成回路も、図１に示した実施形態１に係る電圧生成回路と同様に、バンドギャップ電圧より低い電源電圧で動作することが可能であり、かつ、エラーアンプ（差動増幅器ＡＭＰ１とＡＭＰ２）のオフセット電圧の影響を排除した上でさらに、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧Ｖｏを生成することができる。
図１に示した実施形態１に係る電圧生成回路と同様に、ノードＮ１１〜Ｎ１３の電位はバイポーラトランジスタＱ１とＱ３のベース−エミッタ間電圧に等しいので、バイポーラトランジスタＱ１〜Ｑ３がシリコンで形成されている場合にはノードＮ１１〜Ｎ１３の電位は約０．７Ｖであり、出力電圧Ｖｏも抵抗１と抵抗３抵抗値Ｒ１とＲ３の比を適切に選択することによって、シリコンのバンドギャップ電圧より十分低い電圧（例えば０．７V）とすることが可能であるから、シリコンのバンドギャップ電圧（約1.2V）より低い電源電圧での動作が実現されている。また、図４に示したようにトランスリニアループ（PTAT translinear loop）内にエラーアンプとして機能する差動増幅器ＡＭＰ１を含んでいないので、オフセット電圧の影響は排除されている。
抵抗２，３及び４が省略されるため、カレントミラー回路１１の出力は、バイポーラトランジスタＱ１とＱ２のベース−エミッタ間電圧の差ΔVBE=VBE1−VBE2に比例する電流であり、温度に比例するＰＴＡＴ電流（ＩＰＴＡＴ）である。即ち、バイポーラトランジスタＱ１〜Ｑ３のコレクタ電流を生成する原理は、図６に示した電圧生成回路と同様である。カレントミラー回路１１から出力されるバイポーラトランジスタＱ１〜Ｑ３のコレクタ電流及び第１電流は、温度に比例するＰＴＡＴ電流（ＩＰＴＡＴ）である。さらに、カレントミラー回路１１の出力電流である第１電流（ＩＰＴＡＴ）は、図６に示した電圧生成回路と同様に、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を内包している。
これに対して、カレントミラー回路１２から出力されるバイポーラトランジスタＱ１〜Ｑ３のベース電流（ＩＢ）及び第２電流（ＩＮＬ）は、そのバイポーラトランジスタの温度特性の非線形な項を含む電流値である。回路定数を適切に設計することによって、第１電流（ＩＰＴＡＴ）が内包する温度に非線形な項と、第２電流（ＩＮＬ）が持つ温度特性の非線形な項とが相殺されるように構成することができる。よって、本実施形態２に係る電圧生成回路においても、バイポーラトランジスタの温度特性の非線形な項に起因する精度劣化を抑えた、高精度の出力電圧Ｖｏを生成する電圧生成回路を提供することができる。
また、実施形態１と比較して、抵抗２，３及び４が省略されるため、抵抗を実装するために必要なチップ面積の増加を抑えることができる。
図５は、実施形態２に係る電圧生成回路の他の構成例を示す回路図である。
カレントミラー回路１１及び１２は、バイポーラトランジスタで構成されてもよい。即ち、図５に示す電圧生成回路において、カレントミラー回路１１は、ｐｎｐ型バイポーラトランジスタＱ１１〜Ｑ１４で構成されている。ｐｎｐ型バイポーラトランジスタＱ１１〜Ｑ１４は、同じサイズで構成されることによって、互いに等しい電流ＩＰＴＡＴを出力する。カレントミラー回路１２は、ｐｎｐ型バイポーラトランジスタＱ１５〜Ｑ１６によって構成されている、ミラー比がＡ：１のカレントミラー回路である。ｐｎｐ型バイポーラトランジスタＱ１５は、ｐｎｐ型バイポーラトランジスタＱ１６のＡ倍のエミッタサイズとされることによって、ｐｎｐ型バイポーラトランジスタＱ１６が出力する第２電流（ＩＮＬ）は、ｐｎｐ型バイポーラトランジスタＱ１５が出力する電流の１／Ａとなる。
他の構成と動作は、図４に示した電圧生成回路と同様であるので、説明を省略する。
これにより、ＭＯＳトランジスタ形成プロセスを含まないバイポーラプロセスまたはＢｉ−ＣＭＯＳプロセスによって、本実施形態の高精度な電圧生成回路を提供することができる。この場合には、バイポーラトランジスタＱ１〜Ｑ３は寄生バイポーラではなく、通常のｎｐｎ型バイポーラトランジスタとして形成されてもよい。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、バイポーラトランジスタをｎｐｎ型で構成するか、ｐｎｐ型で構成するか、また、ＭＯＳトランジスタをｐチャネル型で構成するか、ｎチャネル型で構成するかは、適宜変更することができる。また、カレントミラー回路１１のＭ１４またはＱ１４と他のトランジスタとのミラー比は、１：１として説明したが、このミラー比は適宜変更してもよい。カレントミラー回路１１のＭ１４またはＱ１４の出力電流に含まれる非線形項の２次成分と、カレントミラー回路１２のＭ１６またはＱ１６の出力電流に含まれる非線形項の２次成分とが相殺されるように設計される限り、種々の設計パラメータを適宜変更することができる。
Ｑ１〜Ｑ４，Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２３ バイポーラトランジスタ
Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４ ＭＯＳトランジスタ
ＡＭＰ１，ＡＭＰ２，ＡＭＰ２１，ＡＭＰ２２ 差動増幅器
１〜７，２１〜２３ 抵抗
１０ 電流電圧変換回路
１１，１２ カレントミラー回路

Claims (14)

  1. 出力電圧を出力する電圧生成回路であって、
    ベース電極が互いに接続された第１〜第３バイポーラトランジスタと、
    第１及び第２カレントミラー回路と、
    第１及び第２差動増幅器と、
    第１抵抗と、
    電流電圧変換回路とを備え、
    前記第１バイポーラトランジスタと前記第３バイポーラトランジスタは互いに等しいエミッタサイズを有し、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタよりも大きいエミッタサイズを有するように設計されており、
    前記第２バイポーラトランジスタは、前記第１抵抗が直列に接続され、
    前記第１カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいコレクタ電流を供給し、前記コレクタ電流に比例する第１電流を前記電流電圧変換回路に供給するように構成され、
    前記第２カレントミラー回路は、前記第１〜第３バイポーラトランジスタのそれぞれに相互に等しいベース電流を供給し、前記ベース電流に比例する第２電流を前記電流電圧変換回路に供給するように構成され、
    前記第１及び第２差動増幅器は、前記第１〜第３バイポーラトランジスタのコレクタ電極の電位が互いに等しくなるように、前記第１及び第２カレントミラー回路を制御するように構成され、
    前記電流電圧変換回路は、前記第１電流と前記第２電流との和を電圧に変換して前記出力電圧を出力する、
    電圧生成回路。
  2. 請求項１において、前記電圧生成回路には第１電源と第２電源が供給され、
    前記第１バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される第２抵抗と、
    前記第２抵抗と同じ抵抗値に設計され、前記第２バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される、第３抵抗と、
    前記第２抵抗と同じ抵抗値に設計され、前記第３バイポーラトランジスタのコレクタ電極と前記第２電源との間に接続される、第４抵抗とをさらに備え、
    前記電流電圧変換回路は、一方の端子に前記第１電流と前記第２電流が供給され前記出力電圧を出力し、他方の端子が前記第２電源に接続される、第５抵抗によって構成される、
    電圧生成回路。
  3. 請求項２において、
    前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、
    前記第１及び第２カレントミラー回路は、それぞれ複数のＭＯＳトランジスタによって構成され、
    前記第１〜第３バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである、
    電圧生成回路。
  4. 請求項２において、
    前記第１及び第２カレントミラー回路は、それぞれ、前記第１〜第３バイポーラトランジスタとは異なる複数のバイポーラトランジスタによって構成される、
    電圧生成回路。
  5. 請求項１において、前記電圧生成回路には第１電源と第２電源が供給され、
    前記電流電圧変換回路は、第６抵抗、第７抵抗及び第４バイポーラトランジスタを備え、
    前記第１電流と前記第２電流が供給され前記出力電圧を出力するノードと前記第２電源との間に、ダイオード接続された前記第４バイポーラトランジスタと前記第６抵抗は直列接続されて、前記第７抵抗と並列に接続された回路で構成される、
    電圧生成回路。
  6. 請求項５において、
    前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、
    前記第１及び第２カレントミラー回路は、それぞれ複数のＭＯＳトランジスタによって構成され、
    前記第１〜第４バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである、
    電圧生成回路。
  7. 請求項５において、
    前記第１及び第２カレントミラー回路は、それぞれ、前記第１〜第３バイポーラトランジスタとは異なる複数のバイポーラトランジスタによって構成される、
    電圧生成回路。
  8. 第１電源と第２電源が供給され、出力電圧を出力する電圧生成回路であって、
    ベース電極が互いに接続された第１〜第３バイポーラトランジスタと、
    第１カレントミラー回路を構成する第１〜第４トランジスタと、
    第１及び第２差動増幅器と、
    第１抵抗とを備え、
    前記第１バイポーラトランジスタと前記第３バイポーラトランジスタは互いに等しいエミッタサイズを有し、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタのＮ倍（Ｎは１より大きい正の数）のエミッタサイズを有するように設計されており、
    前記第１トランジスタと前記第１バイポーラトランジスタは、前記第１電源と前記第２電源の間の第１ノードで直列接続され、
    互いに直列接続された前記第２バイポーラトランジスタと前記第１抵抗は、前記第１電源と前記第２電源の間の第２ノードで前記第２トランジスタと直列接続され、
    前記第３トランジスタと前記第３バイポーラトランジスタは前記第１電源と前記第２電源との間の第３ノードで直列接続され、
    前記第１差動増幅器は、その差動入力端子が前記第１〜第３ノードのうちの２個のノードに接続されて、前記第１〜第３トランジスタが相互に等しい第１電流をそれぞれ出力するように前記第１カレントミラー回路を制御し、
    前記電圧生成回路は、第２カレントミラー回路を構成する、第５及び第６トランジスタをさらに備え、
    前記第５トランジスタは、前記第６トランジスタのＡ倍（Ａは正の数）のサイズを有し、
    前記第２差動増幅器は、その差動入力端子が前記第１〜第３ノードのうち、前記２個のノードの一方と同じノードと他方と異なるノードとに接続されて、前記第５トランジスタを介して前記第１〜第３バイポーラトランジスタの互いに接続された前記ベース電極に第２電流が出力され、前記第６トランジスタから前記第２電流の１／Ａの第３電流が出力されるように、前記第２カレントミラー回路を制御し、
    前記電圧生成回路は、前記第４トランジスタが出力する第４電流と、前記第３電流の和の電流を電圧に変換した出力電圧を出力する、
    電圧生成回路。
  9. 請求項８において、
    前記第１ノードと前記第２電源との間に接続される第２抵抗と、
    前記第２抵抗と同じ抵抗値に設計され、前記第２ノードと前記第２電源との間に接続される、第３抵抗と、
    前記第２抵抗と同じ抵抗値に設計され、前記第３ノードと前記第２電源との間に接続される、第４抵抗と、
    前記第４トランジスタの出力と前記第２電源との間に接続される第５抵抗とをさらに備える、
    電圧生成回路。
  10. 請求項９において、
    前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、
    前記第１〜第６トランジスタは、ＭＯＳトランジスタであり、
    前記第１〜第３バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである、
    電圧生成回路。
  11. 請求項９において、
    前記第１〜第６トランジスタは、バイポーラトランジスタである、
    電圧生成回路。
  12. 請求項８において、
    前記電圧生成回路は、第６抵抗、第７抵抗及び第４バイポーラトランジスタをさらに備え、
    ダイオード接続された前記第４バイポーラトランジスタと前記第６抵抗は直列接続されて、前記第７抵抗と並列に、
    前記第４トランジスタの出力と前記第２電源との間に接続される、
    電圧生成回路。
  13. 請求項１２において、
    前記電圧生成回路は、ＭＯＳトランジスタ製造プロセスによって、単一の半導体基板上に形成され、
    前記第１〜第６トランジスタは、ＭＯＳトランジスタであり、
    前記第１〜第４バイポーラトランジスタは、前記半導体基板に形成される寄生バイポーラトランジスタである、
    電圧生成回路。
  14. 請求項１２において、
    前記第１〜第６トランジスタは、バイポーラトランジスタである、
    電圧生成回路。
JP2017010039A 2017-01-24 2017-01-24 電圧生成回路 Active JP6836917B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017010039A JP6836917B2 (ja) 2017-01-24 2017-01-24 電圧生成回路
US15/876,503 US11092991B2 (en) 2017-01-24 2018-01-22 System and method for voltage generation
CN201810067507.7A CN108345338B (zh) 2017-01-24 2018-01-24 用于电压生成的***和方法
US17/387,699 US11650615B2 (en) 2017-01-24 2021-07-28 System and method for voltage generation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017010039A JP6836917B2 (ja) 2017-01-24 2017-01-24 電圧生成回路

Publications (2)

Publication Number Publication Date
JP2018120328A JP2018120328A (ja) 2018-08-02
JP6836917B2 true JP6836917B2 (ja) 2021-03-03

Family

ID=62905839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017010039A Active JP6836917B2 (ja) 2017-01-24 2017-01-24 電圧生成回路

Country Status (3)

Country Link
US (2) US11092991B2 (ja)
JP (1) JP6836917B2 (ja)
CN (1) CN108345338B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829609B (zh) * 2018-08-09 2023-03-10 芯洲科技(北京)股份有限公司 无线充电发射装置及其集成电路装置
US10585447B1 (en) * 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
US10795395B2 (en) * 2018-11-16 2020-10-06 Ememory Technology Inc. Bandgap voltage reference circuit capable of correcting voltage distortion
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
US11068011B2 (en) * 2019-10-30 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Signal generating device and method of generating temperature-dependent signal
US11449088B2 (en) * 2021-02-10 2022-09-20 Nxp B.V. Bandgap reference voltage generator with feedback circuitry
TWI783563B (zh) * 2021-07-07 2022-11-11 新唐科技股份有限公司 參考電流/電壓產生器與電路系統

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488289A (en) * 1993-11-18 1996-01-30 National Semiconductor Corp. Voltage to current converter having feedback for providing an exponential current output
FR2727534A1 (fr) * 1994-11-30 1996-05-31 Sgs Thomson Microelectronics Regulateur de tension pour circuit logique en mode couple
US7078958B2 (en) * 2003-02-10 2006-07-18 Exar Corporation CMOS bandgap reference with low voltage operation
US20070052473A1 (en) * 2005-09-02 2007-03-08 Standard Microsystems Corporation Perfectly curvature corrected bandgap reference
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
CN102541145B (zh) * 2010-12-07 2013-12-18 上海华虹Nec电子有限公司 低压可调节带隙基准源的电路
CN102298413B (zh) * 2011-05-04 2014-02-19 四川大学 多管组合曲率补偿低压带隙基准源
CN102981546B (zh) * 2012-11-23 2015-05-06 国民技术股份有限公司 指数补偿带隙基准电压源
JP2016170303A (ja) * 2015-03-13 2016-09-23 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
US9817428B2 (en) * 2015-05-29 2017-11-14 Synaptics Incorporated Current-mode bandgap reference with proportional to absolute temperature current and zero temperature coefficient current generation

Also Published As

Publication number Publication date
CN108345338B (zh) 2021-06-22
CN108345338A (zh) 2018-07-31
US11092991B2 (en) 2021-08-17
US20180210480A1 (en) 2018-07-26
US20210356983A1 (en) 2021-11-18
JP2018120328A (ja) 2018-08-02
US11650615B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
JP6836917B2 (ja) 電圧生成回路
US10289145B2 (en) Voltage generating circuit
JP4817825B2 (ja) 基準電圧発生回路
JP4616281B2 (ja) 低オフセット・バンドギャップ電圧基準
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
JP4463112B2 (ja) 高電源電圧除去比（ｐｓｒｒ）を有し曲線補正されたバンドギャップ型電圧基準回路
JP2682470B2 (ja) 基準電流回路
US6528979B2 (en) Reference current circuit and reference voltage circuit
JP4681983B2 (ja) バンドギャップ回路
JP5085238B2 (ja) 基準電圧回路
US20070176591A1 (en) Voltage reference circuit compensated for non-linearity in temperature characteristic of diode
JP2008108009A (ja) 基準電圧発生回路
JP2014086000A (ja) 基準電圧発生回路
US20160274617A1 (en) Bandgap circuit
JP5970993B2 (ja) バンドギャップ回路およびそれを有する集積回路装置
US20080094050A1 (en) Reference current generator circuit
US20110062937A1 (en) Low Voltage Bandgap Voltage Reference Circuit
JP3414320B2 (ja) 基準電圧回路
JP4445916B2 (ja) バンドギャップ回路
CN117826928A (zh) 用于带隙基准电路的二阶温度补偿电路及带隙基准电路
KR20000012874A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6836917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250