CN103400802A - 阵列基板及其制作方法和显示装置 - Google Patents
阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN103400802A CN103400802A CN2013103260580A CN201310326058A CN103400802A CN 103400802 A CN103400802 A CN 103400802A CN 2013103260580 A CN2013103260580 A CN 2013103260580A CN 201310326058 A CN201310326058 A CN 201310326058A CN 103400802 A CN103400802 A CN 103400802A
- Authority
- CN
- China
- Prior art keywords
- metal
- gate electrode
- grid line
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 112
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 45
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- 239000001301 oxygen Substances 0.000 claims abstract description 34
- 239000007789 gas Substances 0.000 claims abstract description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052749 magnesium Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 238000005204 segregation Methods 0.000 claims description 8
- 229910052791 calcium Inorganic materials 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 77
- 239000010408 film Substances 0.000 description 41
- 239000000463 material Substances 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000002207 thermal evaporation Methods 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法和显示装置,属于显示技术领域。所述阵列基板的栅电极和栅线的外部包覆有金属氧化物薄膜,所述栅电极和栅线为在利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形之后、对栅电极和栅线的图形在含氧气体中进行退火后得到,其中,所述金属氧化物薄膜为所述第二金属与氧气发生反应后形成。通过本发明的技术方案,能够避免栅电极和栅线中的金属原子在阵列基板中发生扩散。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着科技的不断进步,用户对液晶显示设备的需求日益增加,TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。
TFT的性能决定了液晶显示器的显示品质,图1为现有TFT阵列基板的结构示意图,如图1所示,现有TFT阵列基板一般依次包括有衬底基板1、栅电极和栅线11、栅绝缘层5、有源层6、刻蚀阻挡层7、源电极和漏电极8、钝化层9和像素电极10。为了提高栅电极和栅线的导电性能,一般采用Cu来制备栅电极和栅线,但是在采用Cu制备栅电极和栅线之后,栅电极和栅线中的Cu原子容易发生扩散,并且由于栅绝缘层的致密性不是很好,Cu原子会通过栅绝缘层进入到有源层中,增大有源层的导电性,将会严重影响TFT的性能,导致显示器不能正常显示。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法和显示装置,能够避免栅电极和栅线中的金属原子在阵列基板中发生扩散。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种阵列基板,所述阵列基板的栅电极和栅线的外部包覆有金属氧化物薄膜。
进一步地,上述方案中,所述栅电极和栅线为在利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形之后、对栅电极和栅线的图形在含氧气体中进行退火后得到,其中,所述金属氧化物薄膜为所述第二金属与氧气发生反应后形成。
进一步地,上述方案中,所述第一金属为Cu,所述第二金属为Mg、Cr、Hf、Ca、Al中的一种或多种。
进一步地,上述方案中,所述第二金属在所述栅金属层中所占的重量百分比为1-5%。
进一步地,上述方案中,所述阵列基板具体包括:
衬底基板;
所述衬底基板上的外部包覆有金属氧化物薄膜的所述栅电极和所述栅线;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的有源层;
所述有源层上的刻蚀阻挡层;
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线;
所述漏电极、所述源电极和所述数据线上的钝化层,所述钝化层包括有对应所述漏电极的过孔;
所述钝化层上的像素电极,所述像素电极通过所述过孔与所述漏电极电连接。
本发明实施例还提供了一种显示装置,包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法,包括:形成包覆阵列基板的栅电极和栅线的金属氧化物薄膜。
进一步地,上述方案中,所述形成包覆阵列基板的栅电极和栅线的金属氧化物薄膜包括:
利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形,在含氧气体中对所述栅电极和栅线的图形进行退火,使所述第二金属在第一金属中发生偏析与外部的氧气反应,在所述栅电极和栅线外部形成所述金属氧化物薄膜。
进一步地,上述方案中,所述第一金属为Cu,所述第二金属为Mg、Cr、Hf、Ca、Al中的一种或多种。
进一步地,上述方案中,所述在含氧气体中对所述栅电极和栅线的图形进行退火包括:
在200-300°的温度下对所述栅电极和栅线的图形进行退火0.5-2h。
进一步地,上述方案中,所述制作方法具体包括:
提供一衬底基板;
在所述衬底基板上利用栅金属层形成栅电极和栅线的图形,对所述栅电极和栅线的图形在含氧气体中进行退火,得到外部包覆有金属氧化物薄膜的所述栅电极和所述栅线;
在形成有所述栅电极和所述栅线的衬底基板上形成栅绝缘层;
在形成有所述栅绝缘层的衬底基板上形成有源层的图形;
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形;
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形;
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形,所述钝化层的图形包括有对应所述漏电极的过孔;
在形成有所述钝化层的衬底基板上形成像素电极的图形,所述像素电极通过所述过孔与所述漏电极电连接。
本发明的实施例具有以下有益效果:
上述方案中,阵列基板的栅电极和栅线的外部包覆有金属氧化物薄膜,能够有效阻挡栅电极和栅线中的金属原子扩散到阵列基板的其他区域,从而不会影响TFT的性能,保证了显示器的正常显示。
附图说明
图1为现有技术中TFT阵列基板的结构示意图;
图2为本发明实施例在阵列基板上形成栅电极和栅线后的截面示意图;
图3为本发明实施例在阵列基板上对形成栅电极和栅线进行退火后的截面示意图;
图4为本发明实施例在阵列基板上形成栅绝缘层后的截面示意图;
图5为本发明实施例在阵列基板上形成有源层的图形后的截面示意图;
图6为本发明实施例在阵列基板上形成刻蚀阻挡层的图形后的截面示意图;
图7为本发明实施例在阵列基板上形成源漏金属层后的截面示意图;
图8为本发明实施例在阵列基板上形成源电极、漏电极和数据线后的截面示意图;
图9为本发明实施例在阵列基板上形成钝化层的图形后的截面示意图;
图10为本发明实施例在阵列基板上形成像素电极后的截面示意图。
附图标记
1 衬底基板 2 栅金属层 3 金属导电部分
4 金属氧化物薄膜 5 栅绝缘层 6 有源层
7 刻蚀阻挡层 8 源漏金属层 9 钝化层
10 像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中栅电极和栅线中的Cu原子容易发生扩散,通过栅绝缘层进入到有源层中,增大有源层的导电性,严重影响TFT的性能,导致显示器不能正常显示的问题,提供一种阵列基板及其制作方法和显示装置,能够避免栅电极和栅线中的金属原子在阵列基板中发生扩散。
本发明实施例提供了一种阵列基板,所述阵列基板的栅电极和栅线的外部包覆有金属氧化物薄膜。因为金属氧化物薄膜比较致密,因此能够有效阻挡栅电极和栅线中的金属原子扩散到阵列基板的其他区域,从而不会影响TFT的性能,保证了显示器的正常显示。
具体地,所述栅电极和栅线为在利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形之后、对栅电极和栅线的图形在含氧气体中进行退火后得到,其中,所述金属氧化物薄膜为所述第二金属与氧气发生反应后形成。
本发明中,栅金属层为包括有第一金属和第二金属的合金,第一金属是作为栅电极和栅线的主体,一般情况下,第一金属可以选用导电性能比较好的金属,比如Cu;第二金属是为了在栅电极和栅线外部形成金属氧化物薄膜,一般情况下,第二金属可以选用易与氧气发生反应的金属,比如Mg、Cr、Hf、Ca、Al等,第二金属并不局限为一种金属,可以为两种或三种以上的金属。采用包含有第一金属和第二金属的合金形成栅电极和栅线的图形后,对栅电极和栅线在含氧气体中进行退火处理,在退火处理的高温中,第二金属将在第一金属中发生偏析与外部的氧气反应,从而在栅电极和栅线外侧形成一层致密的金属氧化物薄膜,有效阻挡栅电极和栅线中金属原子的扩散。
本发明的技术方案中,第二金属的作用主要是为了形成金属氧化物薄膜,而不是作为栅电极和栅线的主体,因此,栅金属层中第二金属所占的比重不需要太大,一般在1-5%或者更少。
具体地,本发明的阵列基板包括:
衬底基板;
所述衬底基板上的所述栅电极和所述栅线,所述栅电极和栅线的外部包覆有金属氧化物薄膜;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的有源层;
所述有源层上的刻蚀阻挡层;
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线;
所述漏电极、所述源电极和所述数据线上的钝化层,所述钝化层包括有对应所述漏电极的过孔;
所述钝化层上的像素电极,所述像素电极通过所述过孔与所述漏电极电连接。
本发明实施例还提供了一种显示装置,包括如上任一实施例所述的阵列基板。其中,阵列基板的结构同上述实施例,在此不再赘述。另外,显示装置其他部分的结构可以参考现有技术,对此本文不再详细描述。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种阵列基板的制作方法,包括:形成包覆阵列基板的栅电极和栅线的金属氧化物薄膜。因为金属氧化物薄膜比较致密,因此能够有效阻挡栅电极和栅线中的金属原子扩散到阵列基板的其他区域,从而不会影响TFT的性能,保证了显示器的正常显示。
在形成包覆栅电极和栅线的金属氧化物薄膜时,如果采用在形成栅电极和栅线之后,再在栅电极和栅线上沉积金属氧化物薄膜、通过构图工艺得到包覆栅电极和栅线的金属氧化物薄膜的制作方法,对工艺的要求比较高,将会大大增加生产成本。因此,本发明的技术方案中,利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形,之后在含氧气体中对栅电极和栅线的图形进行退火,使第二金属在第一金属中发生偏析与外部的氧气反应,在栅电极和栅线外部形成金属氧化物薄膜。
本发明的阵列基板的制作方法,只需要采用包括有第一金属和第二金属的合金来制备栅电极和栅线,之后再在含氧气体中对栅电极和栅线的图形进行退火,即可得到包覆栅电极和栅线的金属氧化物薄膜,无需增加额外的构图工艺,在不增加生产成本的情况下就能实现阻挡栅电极和栅线中的金属原子扩散到阵列基板的其他区域。
本发明中,栅金属层为包括有第一金属和第二金属的合金,第一金属是作为栅电极和栅线的主体,一般情况下,第一金属可以选用导电性能比较好的金属,比如Cu;第二金属是为了在栅电极和栅线外部形成金属氧化物薄膜,一般情况下,第二金属可以选用易与氧气发生反应的金属,比如Mg、Cr、Hf、Ca、Al等,第二金属并不局限为一种金属,可以为两种或三种以上的金属。采用包含有第一金属和第二金属的合金形成栅电极和栅线的图形后,对栅电极和栅线在含氧气体中进行退火处理,在退火处理的高温中,第二金属将在第一金属中发生偏析与外部的氧气反应,从而在栅电极和栅线外侧形成一层致密的金属氧化物薄膜,有效阻挡栅电极和栅线中金属原子的扩散。
本发明的技术方案中,第二金属的作用主要是为了形成金属氧化物薄膜,而不是作为栅电极和栅线的主体,因此,栅金属层中第二金属所占的比重不需要太大,一般在1-5%或者更少。
优选地,本发明一具体实施例中,第一金属为Cu,第二金属可以为Mg和Al,栅金属层为包含有少量Al、Mg成分的Cu合金,在衬底基板上沉积含有少量Al、Mg成分的Cu合金,经过构图工艺后形成栅电极和栅线的图形,之后对栅电极和栅线的图形在含氧气体中进行退火处理,具体地,可以在纯氧中、200到300°的环境下退火0.5-2h,由于Al、Mg成分在Cu合金中的偏析使其聚集在栅电极和栅线的表面与外部的氧气发生反应生成Al2O3和MgO,而栅电极和栅线的中心部分则几乎完全成为Cu,由于Al2O3和MgO都属于比较致密的金属氧化物,因此可以有效的防止Cu原子的扩散,从而解决了Cu原子在TFT阵列基板中的扩散现象,获得低电阻的Cu栅电极的薄膜晶体管。
具体地,本发明的阵列基板的制作方法可以包括:
提供一衬底基板;
在所述衬底基板上利用栅金属层形成栅电极和栅线的图形,对所述栅电极和栅线的图形在含氧气体中进行退火,得到外部包覆有金属氧化物薄膜的栅电极和栅线;
在形成有所述栅电极和所述栅线的衬底基板上形成栅绝缘层;
在形成有所述栅绝缘层的衬底基板上形成有源层的图形;
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形;
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形;
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形,所述钝化层的图形包括有对应所述漏电极的过孔;
在形成有所述钝化层的衬底基板上形成像素电极的图形,所述像素电极通过所述过孔与所述漏电极电连接。
下面结合具体的工艺流程对本实施例的阵列基板的制作方法进行进一步地介绍:
如图2~图10所示,本发明的阵列基板的制作方法包括以下步骤:
步骤a、提供一衬底基板1,在衬底基板1上形成由栅金属层2组成的栅电极和栅线的图形;
如图2所示,首先通过一次构图工艺在衬底基板1上形成由栅金属层2组成的包括栅电极和与栅电极连接的栅线的图形。其中,衬底基板1可为玻璃基板或石英基板。
具体地,可以采用溅射或热蒸发的方法在衬底基板1上沉积一层栅金属层2。栅金属层为包括有第一金属和第二金属的合金,第一金属是作为栅电极和栅线的主体,一般情况下,第一金属可以选用导电性能比较好的金属,比如Cu;第二金属是为了在栅电极和栅线外部形成金属氧化物薄膜,一般情况下,第二金属可以选用易与氧气发生反应的金属,比如Mg、Cr、Hf、Ca、Al等,第二金属并不局限为一种金属,可以为两种或三种以上的金属。在栅金属层上涂覆一层光刻胶,采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于栅线和栅电极的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜,形成栅线和栅电极的图形;剥离剩余的光刻胶。
步骤b:如图3所示,对栅电极和栅线的图形在含氧气体中进行退火处理,形成外部包覆有金属氧化物薄膜4的栅电极和栅线;
在退火处理的高温中,第二金属将在第一金属中发生偏析与外部的氧气反应,从而在栅电极和栅线外侧形成一层致密的金属氧化物薄膜4,有效阻挡栅电极和栅线中金属原子的扩散。栅电极和栅线的主体部分为金属导电部分3,金属导电部分3主要包括第一金属,还可能包括有少部分未与氧气发生反应的第二金属。
在第一金属选用Cu,第二金属为Al和Mg,栅金属层为包含有少量Al和Mg的Cu合金时,具体地,可以对栅电极和栅线的图形在含氧气体中和200到300°的环境下退火0.5-2h,为了提高金属氧化物薄膜形成的效率,优选地,可以在纯氧环境中进行退火。在退火中,Al、Mg成分在Cu合金中发生偏析使其聚集在栅电极和栅线的表面与外部的氧气发生反应生成Al2O3和MgO,而栅电极和栅线的中心部分则几乎完全成为Cu,由于Al2O3和MgO都属于比较致密的金属氧化物,因此可以有效的防止Cu原子的扩散。
步骤c:如图4所示,在形成有栅电极和栅线的衬底基板1上形成栅绝缘层5;
具体地,可以采用等离子体增强化学气相沉积(PECVD)方法,在经过步骤b的衬底基板1上沉积厚度为的栅绝缘层材料形成栅绝缘层5,其中,栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物,栅绝缘层可以为单层、双层或多层结构。针对于有源层材料的不同,选择不同的栅绝缘层材料。例如,如果有源层采用a-Si,则可以采用SiNx形成栅绝缘层;如果有源层选用IGZO等金属氧化物层,则需要采用SiOx或者SiOx/SiNx或者SiOx/SiON/SiNx等复合层结构来制备栅绝缘层。总之栅绝缘层与之前在栅电极和栅线外部形成的Al2O3和MgO共同作用,防止栅电极及栅线Cu原子的扩散,造成TFT器件的失效。
步骤d:在形成有栅绝缘层5的衬底基板1上形成有源层6的图形;
如图5所示,具体地,可以先在经过步骤c的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层有源层材料,之后在有源层材料上涂覆光刻胶,对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域;之后进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的有源层材料6,形成有源层6的图形;剥离光刻胶保留区域的剩余的光刻胶。其中,有源层材料可以选用a-Si,IGZO或者其他材料。
步骤e:如图6所示,在衬底基板1上形成刻蚀阻挡层7的图形;
具体地,在经过步骤d的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积刻蚀阻挡层材料,其中,刻蚀阻挡层材料可以选用氧化物或者氮化物。在刻蚀阻挡层材料上涂覆一层光刻胶,采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于刻蚀阻挡层7的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的刻蚀阻挡层材料,形成刻蚀阻挡层7的图形;剥离剩余的光刻胶。
步骤f:如图7和图8所示,在衬底基板1上形成由源漏金属层8组成的源电极、漏电极和数据线的图形;
具体地,在经过步骤e的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层8。源漏金属层8的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金,源漏金属层8也可以是由多层金属薄膜组成。在源漏金属层8上涂覆一层光刻胶,采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜,形成源电极、漏电极和数据线的图形;剥离剩余的光刻胶。
步骤g:如图9所示,在衬底基板1上形成钝化层9的图形;
具体地,在经过步骤f的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为的钝化层材料,其中,钝化层材料可以选用氧化物或者氮化物。在钝化层材料上涂敷一层光刻胶;采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于钝化层的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料,形成包括过孔的钝化层9的图形;剥离剩余的光刻胶。
步骤h:如图10所示,在衬底基板1上形成像素电极10的图形,像素电极10通过过孔与漏电极连接。
具体地,在经过步骤g的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为的透明导电层,其中,透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)等材料。在透明导电层上涂敷一层光刻胶;采用掩膜板对光刻胶进行曝光,使光刻胶形成光刻胶未保留区域和光刻胶保留区域,其中,光刻胶保留区域对应于像素电极10的图形所在区域,光刻胶未保留区域对应于上述图形以外的区域;进行显影处理,光刻胶未保留区域的光刻胶被完全去除,光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层,形成像素电极10的图形;剥离剩余的光刻胶。
经过上述步骤a-h即得到如图10所示的本实施例的阵列基板。本实施例的栅电极和栅线外部包覆有金属氧化物薄膜。因为金属氧化物薄膜比较致密,因此能够有效阻挡栅电极和栅线中的金属原子扩散到阵列基板的其他区域,从而不会影响TFT的性能,保证了显示器的正常显示。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种阵列基板,其特征在于,所述阵列基板的栅电极和栅线的外部包覆有金属氧化物薄膜。
2.根据权利要求1所述的阵列基板,其特征在于,所述栅电极和栅线为在利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形之后、对栅电极和栅线的图形在含氧气体中进行退火后得到,其中,所述金属氧化物薄膜为所述第二金属与氧气发生反应后形成。
3.根据权利要求2所述的阵列基板,其特征在于,所述第一金属为Cu,所述第二金属为Mg、Cr、Hf、Ca、Al中的一种或多种。
4.根据权利要求3所述的阵列基板,其特征在于,所述第二金属在所述栅金属层中所占的重量百分比为1-5%。
5.根据权利要求1-4中任一项所述的阵列基板,其特征在于,所述阵列基板具体包括:
衬底基板;
所述衬底基板上的外部包覆有金属氧化物薄膜的所述栅电极和所述栅线;
所述栅电极和所述栅线上的栅绝缘层;
所述栅绝缘层上的有源层;
所述有源层上的刻蚀阻挡层;
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线;
所述漏电极、所述源电极和所述数据线上的钝化层,所述钝化层包括有对应所述漏电极的过孔;
所述钝化层上的像素电极,所述像素电极通过所述过孔与所述漏电极电连接。
6.一种显示装置,其特征在于,包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法,其特征在于,包括:形成包覆阵列基板的栅电极和栅线的金属氧化物薄膜。
8.根据权利要求7所述的阵列基板的制作方法,其特征在于,所述形成包覆阵列基板的栅电极和栅线的金属氧化物薄膜包括:
利用包括有第一金属和第二金属的栅金属层形成栅电极和栅线的图形,在含氧气体中对所述栅电极和栅线的图形进行退火,使所述第二金属在第一金属中发生偏析与外部的氧气反应,在所述栅电极和栅线外部形成所述金属氧化物薄膜。
9.根据权利要求8所述的阵列基板的制作方法,其特征在于,所述第一金属为Cu,所述第二金属为Mg、Cr、Hf、Ca、Al中的一种或多种。
10.根据权利要求9所述的阵列基板的制作方法,其特征在于,所述在含氧气体中对所述栅电极和栅线的图形进行退火包括:
在200-300°的温度下对所述栅电极和栅线的图形进行退火0.5-2h。
11.根据权利要求7-10中任一项所述的阵列基板的制作方法,其特征在于,所述制作方法具体包括:
提供一衬底基板;
在所述衬底基板上利用栅金属层形成栅电极和栅线的图形,对所述栅电极和栅线的图形在含氧气体中进行退火,得到外部包覆有金属氧化物薄膜的所述栅电极和所述栅线;
在形成有所述栅电极和所述栅线的衬底基板上形成栅绝缘层;
在形成有所述栅绝缘层的衬底基板上形成有源层的图形;
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形;
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形;
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形,所述钝化层的图形包括有对应所述漏电极的过孔;
在形成有所述钝化层的衬底基板上形成像素电极的图形,所述像素电极通过所述过孔与所述漏电极电连接。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310326058.0A CN103400802B (zh) | 2013-07-30 | 2013-07-30 | 阵列基板及其制作方法和显示装置 |
US14/367,780 US20150115273A1 (en) | 2013-07-30 | 2013-12-18 | Array substrate, method for manufacturing the same and display device |
PCT/CN2013/089744 WO2015014082A1 (zh) | 2013-07-30 | 2013-12-18 | 阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310326058.0A CN103400802B (zh) | 2013-07-30 | 2013-07-30 | 阵列基板及其制作方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103400802A true CN103400802A (zh) | 2013-11-20 |
CN103400802B CN103400802B (zh) | 2016-04-13 |
Family
ID=49564400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310326058.0A Active CN103400802B (zh) | 2013-07-30 | 2013-07-30 | 阵列基板及其制作方法和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150115273A1 (zh) |
CN (1) | CN103400802B (zh) |
WO (1) | WO2015014082A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015014082A1 (zh) * | 2013-07-30 | 2015-02-05 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN104752474A (zh) * | 2013-12-30 | 2015-07-01 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497636B2 (en) * | 2015-11-20 | 2019-12-03 | AZ Power Inc. | Passivation for silicon carbide (SiC) device and method for fabricating same |
CN110148601B (zh) * | 2019-05-31 | 2022-12-20 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020042167A1 (en) * | 2000-10-10 | 2002-04-11 | Gee-Sung Chae | Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same |
CN1508613A (zh) * | 2002-12-18 | 2004-06-30 | Lg.������Lcd����˾ | 液晶显示设备及其制造方法 |
CN1622300A (zh) * | 2004-12-13 | 2005-06-01 | 友达光电股份有限公司 | 薄膜晶体管元件的制造方法 |
US20060110871A1 (en) * | 2004-11-22 | 2006-05-25 | Au Optronics Corp. | Methods for fabricating thin film transistors |
CN203690307U (zh) * | 2013-07-30 | 2014-07-02 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
CN1909248A (zh) * | 2005-08-02 | 2007-02-07 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
CN101060137A (zh) * | 2006-04-18 | 2007-10-24 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
US7782413B2 (en) * | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
JP4956461B2 (ja) * | 2008-02-20 | 2012-06-20 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
JP5571887B2 (ja) * | 2008-08-19 | 2014-08-13 | アルティアム サービシズ リミテッド エルエルシー | 液晶表示装置及びその製造方法 |
JP5554832B2 (ja) * | 2010-04-06 | 2014-07-23 | 株式会社日立製作所 | 薄膜トランジスタおよびその製造方法 |
CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
KR20140106042A (ko) * | 2013-02-25 | 2014-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
CN103400802B (zh) * | 2013-07-30 | 2016-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
-
2013
- 2013-07-30 CN CN201310326058.0A patent/CN103400802B/zh active Active
- 2013-12-18 US US14/367,780 patent/US20150115273A1/en not_active Abandoned
- 2013-12-18 WO PCT/CN2013/089744 patent/WO2015014082A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020042167A1 (en) * | 2000-10-10 | 2002-04-11 | Gee-Sung Chae | Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same |
CN1508613A (zh) * | 2002-12-18 | 2004-06-30 | Lg.������Lcd����˾ | 液晶显示设备及其制造方法 |
US20060110871A1 (en) * | 2004-11-22 | 2006-05-25 | Au Optronics Corp. | Methods for fabricating thin film transistors |
CN1622300A (zh) * | 2004-12-13 | 2005-06-01 | 友达光电股份有限公司 | 薄膜晶体管元件的制造方法 |
CN203690307U (zh) * | 2013-07-30 | 2014-07-02 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015014082A1 (zh) * | 2013-07-30 | 2015-02-05 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN104752474A (zh) * | 2013-12-30 | 2015-07-01 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
US9755011B2 (en) | 2013-12-30 | 2017-09-05 | Lg Display Co., Ltd. | Organic light emitting display device and manufacturing method thereof |
CN104752474B (zh) * | 2013-12-30 | 2018-04-27 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150115273A1 (en) | 2015-04-30 |
CN103400802B (zh) | 2016-04-13 |
WO2015014082A1 (zh) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101447342B1 (ko) | 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 | |
CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
CN102629577B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
CN102629579B (zh) | 一种柔性tft阵列基板及其制造方法和显示装置 | |
JP2007221137A (ja) | シリコン層の形成方法及びそれを用いた表示基板の製造方法 | |
CN102683422B (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
CN103700665B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
US9947796B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
CN103325841A (zh) | 薄膜晶体管及其制作方法和显示器件 | |
TW201231696A (en) | Method of making oxide thin film transistor array, and device incorporating the same | |
CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN103545319A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN102881598B (zh) | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 | |
CN103972110B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN106887424A (zh) | 导电图案结构及其制备方法、阵列基板和显示装置 | |
CN103700628A (zh) | 阵列基板制作方法、阵列基板及显示装置 | |
CN103400802B (zh) | 阵列基板及其制作方法和显示装置 | |
CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103441129A (zh) | 阵列基板及其制作方法和显示装置 | |
CN103700670A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103820784A (zh) | 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法 | |
CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105097837A (zh) | 阵列基板及其制作方法、显示装置 | |
CN203351574U (zh) | 阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |