CN103383954A - 一种无源超结半导体装置及其制备方法 - Google Patents
一种无源超结半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103383954A CN103383954A CN2012101483274A CN201210148327A CN103383954A CN 103383954 A CN103383954 A CN 103383954A CN 2012101483274 A CN2012101483274 A CN 2012101483274A CN 201210148327 A CN201210148327 A CN 201210148327A CN 103383954 A CN103383954 A CN 103383954A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- conductive semiconductor
- passive
- semiconductor device
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000002210 silicon-based material Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种无源超结半导体装置,通过条状的无源第二导电半导体材料与第一导电半导体材料形成形成超结结构,提高器件的反向击穿电压,或者改善器件的正向导通特性;本发明还提供了一种无源超结半导体装置的制备方法。
Description
技术领域
本发明涉及到一种无源超结半导体装置,本发明还涉及一种无源超结半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上,特别涉及到超结的半导体器件已成为器件发展的重要趋势。
在传统的超结器件中,需要将超结结构和器件表面有源结构进行互联,具有较为复杂的制造工艺;另外有将浮空的半导体材料岛分布在漂移中,但其在反向偏压下的电荷补偿作用不显著。
发明内容
本发明针对上述问题提出,提供一种无源超结半导体装置及其制备方法。
一种无源超结半导体装置,其特征在于:包括:衬底层,为半导体材料构成;漂移层,为第一导电半导体材料,位于衬底层之上;无源第二导电半导体材料区,为条状第二导电半导体材料,位于漂移层中,垂直于衬底层,与第一导电半导体材料交替排列构成,并且无源第二导电半导体材料区上表面临靠绝缘材料或者第一导电半导体材料;有源第二导电半导体材料区,位于漂移层上表面,为第二导电半导体材料,并且与无源第二导电半导体材料区不相连。
一种无源超结半导体装置半导体装置的制备方法,其特征在于:包括如下步骤:在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;在沟槽内形成第二导电半导体材料,进行表面平整化;在半导体材料表面形成第一导电半导体材料层;注入杂质,然后进行退火工艺。
当半导体装置接一定的反向偏压时,第一导电半导体材料与无源第二导电半导体材料区可以形成电荷补偿,形成超结结构,提高器件的反向击穿电压。
因为超级结结构的存在,从而可以提高漂移区的杂质掺杂浓度,也可以降低器件的正向导通电阻,改善器件的正向导通特性。
本发明还提供了一种无源超结半导体装置的制备方法。
附图说明
图1为本发明的一种无源超结半导体装置剖面示意图;
图2为本发明的第二种无源超结半导体装置剖面示意图。
其中,
1、衬底层;
2、二氧化硅
3、第一导电半导体材料;
4、无源第二导电半导体材料;
5、有源第二导电半导体材料;
8、超结结构。
具体实施方式
实施例1
图1为本发明的一种无源超结半导体装置剖面图,下面结合图1详细说明本发明的半导体装置。
一种无源超结半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;无源第二导电半导体材料4,位于第一导电半导体材料3中,为P传导类型的半导体硅材料,硼原子的掺杂浓度为1E16/CM3;有源第二导电半导体材料5,位于第一导电半导体材料3的表面,为半导体硅材料,硼原子的掺杂浓度为1E18/CM3。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层3,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内形成无源第二导电半导体材料4,进行表面平整化工艺;
第四步,淀积一层第一导电半导体材料层3;
第五步,注入硼杂质,然后进行退火工艺,如图1所示。
实施例2
图2为本发明的一种无源超结半导体装置剖面图,下面结合图2详细说明本发明的半导体装置。
一种无源超结半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;无源第二导电半导体材料4,位于第一导电半导体材料3中,为P传导类型的半导体硅材料,硼原子的掺杂浓度为1E16/CM3;二氧化硅2,位于无源第二导电半导体材料4之上;有源第二导电半导体材料5,位于第一导电半导体材料3的表面,为半导体硅材料,硼原子的掺杂浓度为1E18/CM3。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层3,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内形成无源第二导电半导体材料4,进行反刻蚀;
第四步,淀积二氧化硅2,进行反刻蚀;
第五步,注入硼杂质,然后进行退火工艺,如图2所示。
通过上述实例阐述了本发明,同时也可以采用其它实例实现本发明,本发明不局限于上述具体实例,因此本发明由所附权利要求范围限定。
Claims (10)
1.一种无源超结半导体装置,其特征在于:包括:
衬底层,为半导体材料构成;
漂移层,为第一导电半导体材料,位于衬底层之上;
无源第二导电半导体材料区,为条状第二导电半导体材料,位于漂移层中,垂直于衬底层,与第一导电半导体材料交替排列构成,并且无源第二导电半导体材料区上表面临靠绝缘材料或者第一导电半导体材料;
有源第二导电半导体材料区,位于漂移层上表面,为第二导电半导体材料,并且与无源第二导电半导体材料区不相连。
2.如权利要求1所述的半导体装置,其特征在于:所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置,其特征在于:所述的无源第二导电半导体材料区的高度大于等于漂移层厚度的二分之一。
4.如权利要求1所述的半导体装置,其特征在于:所述的无源第二导电半导体材料区与漂移层的第一导电半导体材料在接反向偏压时可以形成电荷补偿。
5.如权利要求1所述的半导体装置,其特征在于:所述的无源第二导电半导体材料区的俯视图可以为多边形结构、蜂窝结构或者条状结构。
6.如权利要求1所述的半导体装置,其特征在于:所述的绝缘材料可以为二氧化硅。
7.如权利要求1所述的半导体装置,其特征在于:所述的绝缘材料可以位于半导体装置表面。
8.如权利要求1所述的半导体装置,其特征在于:所述的有源第二导电半导体材料区为高浓度杂质掺杂区域。
9.如权利要求1所述的半导体装置,其特征在于:所述的有源第二导电半导体材料区与无源第二导电半导体材料区之间通过第一导电半导体材料相连。
10.如权利要求1所述的一种无源超结半导体装置的制备方法,其特征在于:包括如下步骤:
1)在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;
2)进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;
3)在沟槽内形成第二导电半导体材料,进行表面平整化;
4)在半导体材料表面形成第一导电半导体材料层;
5)注入杂质,然后进行退火工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101483274A CN103383954A (zh) | 2012-05-03 | 2012-05-03 | 一种无源超结半导体装置及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101483274A CN103383954A (zh) | 2012-05-03 | 2012-05-03 | 一种无源超结半导体装置及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103383954A true CN103383954A (zh) | 2013-11-06 |
Family
ID=49491705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101483274A Pending CN103383954A (zh) | 2012-05-03 | 2012-05-03 | 一种无源超结半导体装置及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103383954A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
US6479876B1 (en) * | 1997-07-17 | 2002-11-12 | Gerald Deboy | Vertical power MOSFET |
JP2003523087A (ja) * | 2000-02-12 | 2003-07-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 増加する逆阻止電圧のための分圧器を伴う半導体装置 |
-
2012
- 2012-05-03 CN CN2012101483274A patent/CN103383954A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
US6479876B1 (en) * | 1997-07-17 | 2002-11-12 | Gerald Deboy | Vertical power MOSFET |
JP2003523087A (ja) * | 2000-02-12 | 2003-07-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 増加する逆阻止電圧のための分圧器を伴う半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
CN103383954A (zh) | 一种无源超结半导体装置及其制备方法 | |
CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
CN103579336A (zh) | 一种浮空电荷补偿mos半导体装置及其制备方法 | |
CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
CN103579370B (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置 | |
CN103489895B (zh) | 一种沟槽超结半导体装置 | |
CN103367434B (zh) | 一种超级结沟槽mos半导体装置 | |
CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 | |
CN103378173B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
CN103367437B (zh) | 一种沟槽mos半导体装置及其制造方法 | |
CN103390635B (zh) | 一种具有无源金属pn结半导体装置及其制备方法 | |
CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
CN103383953A (zh) | 一种无源超结沟槽mos半导体装置及其制造方法 | |
CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
CN103531628B (zh) | 一种沟槽肖特基mos半导体装置 | |
CN103515449A (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131106 |