CN103377816A - 无基板电子元件 - Google Patents
无基板电子元件 Download PDFInfo
- Publication number
- CN103377816A CN103377816A CN2013101255268A CN201310125526A CN103377816A CN 103377816 A CN103377816 A CN 103377816A CN 2013101255268 A CN2013101255268 A CN 2013101255268A CN 201310125526 A CN201310125526 A CN 201310125526A CN 103377816 A CN103377816 A CN 103377816A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- substrate
- electrode
- insulating barrier
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 83
- 230000004888 barrier function Effects 0.000 claims description 162
- 239000000463 material Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 27
- 230000008878 coupling Effects 0.000 description 69
- 238000010168 coupling process Methods 0.000 description 69
- 238000005859 coupling reaction Methods 0.000 description 69
- 239000000919 ceramic Substances 0.000 description 10
- 239000012528 membrane Substances 0.000 description 9
- 238000005476 soldering Methods 0.000 description 9
- 238000003466 welding Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 210000001161 mammalian embryo Anatomy 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一无基板电子元件。一导电元件配置在多个绝缘层中，其中该多个绝缘层不被基板支撑。通过对基板上多个导电层或绝缘层执行膜工艺(film process)，接着再移除基板，可制造此无基板电子元件。在一个实施例中，一缓冲层可形成在基板上。当工艺完成之后，移除缓冲层用以分离(decouple)基板和在其上的多层。
Description
技术领域
本发明是有关一种电子元件，特别指一种无基板电子元件。
背景技术
低温共烧陶瓷(low temperature co-fired ceramic)技术(之后简称为LTCC)为一常用的工艺：通过网版印刷(screen printing)在一由玻璃陶瓷制成的生胚薄板(green sheet)中形成电路里的内部电极和被电元件(电阻、电感和电容)，该网版印刷使用具有高导电度的金属，例如银、铜等等；以及多个生胚薄板在垂直方向上堆叠且接着共烧(通常小于1000°C)用以制造多芯片模块(MCM,multi-chip)和多芯片封装。
因为陶瓷基板和金属元件一起共烧，低温共烧陶瓷技术可形成在模块内的被电元件(电阻、电感和电容)，以得到一包含众多元件的复杂组态配置且具有元件微小化的优点。
低温共烧陶瓷多层基板的形成是通过在单一陶瓷基板上形成电路图案以及在垂直方向上堆叠多个陶瓷基板。因此，连接至外部的外部电极必须形成在低温共烧陶瓷基板的外表面且电性连接基板内的电路图案。
请参阅图1。传统上，一元件100(例如一电感)包含一基板101、一本体(body)102、一线圈103和一对外部电极104，其中该线圈103通过低温共烧陶瓷技术形成在该本体(body)102中。基板101为一陶瓷基板。包含线圈103的本体(body)102配置在基板101的上表面107。线圈103通常由银制成。电性连接至线圈103的一对外部电极104配置从基板101的上表面107、沿着基板101的侧表面108、到基板101的下表面109。元件100的缺点包含：1.一部分在基板101侧表面108的外部电极104的残余电感(residue inductance)值取决于基板101的厚度，且Q值不易提高；2.由于溅镀工艺形成金属膜不具有较佳的附着性，因此基板101侧表面108的外部电极104的导电率较差；3.本体(body)102中的绝缘层和基板的材料不同，因热效应导致额外的应力而降低产率；d.陶瓷基板101具有高硬度而不易进行切割，难以设计轻薄(slim)元件。因此本发明提出了一个封装结构及其制造方法来克服上述的缺点。
发明内容
本发明的一目的是提供一无基板电子元件，包含：一导电元件；以及多个绝缘层，其中该导电元件配置在该多个绝缘层中，其中该多个绝缘层不被基板支撑。
通过对基板上多个导电层或绝缘层执行膜工艺(film process)(例如黄光工艺、蚀刻工艺或薄膜工艺)，接着再移除基板，可制造此无基板电子元件。相较于形成在基板上的元件，本发明的无基板电子元件厚度较小，且元件具有较佳的电性性能。通过执行膜工艺，电子元件尺寸可制作得更小且更精准。
本发明的另一目的为提供一种电子元件的制造方法，该方法包含了下列步骤：提供一基板；在该基板上形成一导电元件和多个绝缘层，其中该导电元件配置在该多个绝缘层中；以及分离(decouple)基板和该多个绝缘层。
在一个实施例中，一缓冲层可形成在该基板上。缓冲层为一暂时层，用以结合基板和在其上欲工艺或图案化的多层。当工艺完成之后，移除缓冲层用以分离(decouple)基板和该多层。
本发明的另一目的为提供一种无基板封装结构，包含：一导电元件，包含一第一端点；一本体(body)，包含一第一侧表面，其中该第一侧表面具有在其上的至少一第一开口；以及一第一电极，电性连接至该第一端点，其中该第一电极包含一实质上配置在该本体(body)中的第一段，其中至少一部分的第一段经由该第一开口暴露于该第一侧表面。
在一个实施例中，无基板封装结构具有在本体(body)中的一部分的至少一电极。相较于一个形成在基板(作为承载具之用)上的元件，此结构具有较短的导电途径(因为无基板所致)，以及电极具有较小的残余电感(residue inductance)，如此具有较佳的Q值。此外，本发明中关于在本体(body)中的一部分的至少一电极，其具有工艺层数、图案化大小或贯穿孔的弹性和多样化。因为省略了大尺寸基板、封装结构中使用的材料几乎相同，进而大大地降低封装结构中因为不同材料间所产生的热效应或应力效应的影响。
本发明的另一目的为提供一种堆叠结构，包含：一基板,具有一第一侧表面和一相对于该第一侧表面的第二侧表面；以及多个导电层，配置在该基板中，其中该多个导电层其中每两个相邻层在一接触区域互相接触，其中该多个导电层的该多个接触区域沿着该第一侧表面和该第二侧表面交错(interleaved)。
本发明的另一目的为提供一种M2堆叠结构，包含：第一绝缘层，具有一第一贯穿孔；一第一导电层，配置在该第一绝缘层上，其中该第一导电层具有一第一连接部分和一第二连接部分，其中该第一连接部分配置在该第一贯穿孔中；一第二绝缘层，配置在该第一导电层上，其中该第二绝缘层具有一第二贯穿孔，其中该第二贯穿孔位在该第一导电层的该第二连接部分上方；以及一第二导电层，配置在该第二绝缘层上，其中该第二导电层具有一第三连接部分和一第四连接部分，其中该第二导电层的该第三连接部分配置在该第二贯穿孔中且电性连接至该第一导电层的该第二连接部分。此用于相邻导电层电性连接的堆叠结构及其制造方法不需要复杂的工艺。本发明堆叠结构的应用可以类似的方式延伸至一重复的堆叠结构，例如M3堆叠结构或M4堆叠结构。较佳来说，对齐(aligning)一导电元件的堆叠结构为一电极。
在参阅图式及接下来的段落所描述的实施方式之后，该技术领域具有通常知识者便可了解本发明的其它目的，以及本发明的技术手段及实施态样。
附图说明
图1为元件结构(具有基板)的剖面示意图；
图2为无基板电子元件结构的剖面示意图；
图3A为具有至少一电极的封装结构的XY平面剖面示意图；
图3B为具有至少一电极的封装结构的XY平面剖面示意图，其中该至少一电极经由开口暴露于本体(body)的侧表面；
图3C为具有至少一电极的封装结构的YZ平面剖面示意图；
图3D为具有至少一电极的封装结构在一较佳实施例的YZ平面剖面示意图；
图3E为具有至少一电极和至少一垫片的封装结构的XY平面剖面示意图；
图3F为具有至少一电极和至少一垫片的封装结构的XY平面剖面示意图，其中该至少一电极经由开口暴露于本体(body)的侧表面；
图4A为具有一第一电极和一第二电极的封装结构的XY平面剖面示意图；
图4B为具有一第一电极和一第二电极的封装结构的XY平面剖面示意图，其中该第一电极经由第一开口暴露于本体(body)的第一侧表面，以及该第二电极经由第二开口暴露于本体(body)的第二侧表面；
图4C及图4C’为具有一第一电极和一第二电极的封装结构的YZ平面剖面示意图；
图4D及图4D’为具有一第一电极和一第二电极的封装结构在一较佳实施例的YZ平面剖面示意图；
图4E为具有一第一电极、第一垫片、一第二电极和一第二垫片的封装结构的XY平面剖面示意图；
图4F为具有一第一电极、第一垫片、一第二电极和一第二垫片的封装结构的XY平面剖面示意图，其中该第一电极经由第一开口暴露于本体(body)的第一侧表面，以及该第二电极经由第二开口暴露于本体(body)的第二侧表面；
图5为说明本发明相较于先前技术的Q因素(Q factor)vs.频率(frequency)的示意图；
图6A为制造图2A的结构、图3A的结构和图4A的结构的流程示意图；
图6B至图6H为制造图4A结构的流程示意图；
图7A为相邻导电层电性连接结构的剖面示意图，其中在相邻导电层之间具有一个贯穿孔连接(via)层；
图7B至图7E为制造图7A结构的流程示意图；
图7F为用于本发明的电性连接结构的剖面示意图；
图7G至图7I为制造第7F图结构的流程示意图；
图8A为用于相邻导电层电性连接的理想堆叠结构的剖面示意图；
图8B为较佳实施例中用于相邻导电层电性连接的真实堆叠结构的剖面示意图；
图8C为用于相邻导电层电性连接的简化堆叠结构的剖面示意图；
图8D为在另一个实施例中用于相邻导电层电性连接的简化堆叠结构的剖面示意图；
图8E为在更另一个实施例中用于相邻导电层电性连接的简化堆叠结构的剖面示意图；
图8F为用于相邻导电层电性连接的简化堆叠结构的剖面示意图，其中该堆叠结构具有一基板；
图9为本发明第8C图的结构的制造方法的流程示意图；
图10A为图案化在第一绝缘层上的光阻层的剖面示意图；
图10B为第一导电层的剖面示意图，其中该第一导电层形成在光阻层已显影的位置；
图10C为移除光阻层后的结构的剖面示意图；
图11A说明封装结构中所有的布局图案；
图11B为封装结构的XY平面剖面示意图；
图11C为结构的A1A2A3A4及B1B2B3B4平面剖面示意图；
图11D为较佳结构的B1B2B3B4平面剖面示意图。
附图标记说明：
100元件；101基板；102,302,402本体(body)；103一线圈；104一对外部电极；107,310,410上表面；108侧表面；109,312,412下表面；200无基板电子元件结构；202多个绝缘层；203,303,403导电元件；206上绝缘层；207多个中间绝缘层；208下绝缘层；300,400封装结构；307,407第一电极；307A,407A第一段；307B,407B第二段；307C,311X,407C,457C高度；308,408第一垫片；311,411第一侧表面；311Y宽度；313,413第一开口；321,421第一端点；330距离；411X第一高度；411Y第一宽度；430第一距离；457第二电极；457A第三段；457B第四段；458第二垫片；460第二距离；461第二侧表面；461X第二高度；461Y第二宽度；463第二开口；471第二端点；501,502,503,951,952,953,954,955,956步骤；601基板；602缓冲层；603第一导电层；603A第一部分；603B第二部分；604第一绝缘层；605多个第二导电层；606多个第二绝缘层；607第三绝缘层；700封装结构；702本体(body)；703导电元件；703A,703B,703C,703D,703E第一导电层；703Y第一端点；703Z第二端点；707第一电极；707A,707B,707C,707D,707E,707F第二导电层；710上表面；711第一侧表面；711A第一侧；711B第二侧；712下表面；757第二电极；757A,757B,757C,757D,757E,757F第三导电层；761第二侧表面；771,771A,771B,771C,771D,771E第一贯穿孔；772,772A,772B,772C,772D,772E第二贯穿孔；773第三贯穿孔；801,801’第一导电层；802贯穿孔连接(via)层；803,803’第二导电层；804,804’第一绝缘层；805,805’贯穿孔；900A,900B,900C,900D,900E堆叠结构；901第一绝缘层；901A第一贯穿孔；901M第一部分；901N第二部分；902第一导电层；902A第一连接部分；902B第二连接部分；902W光阻层；902X第一方向；902Y,904Y,906Y,908Y水平分量；903第二绝缘层；903A第二贯穿孔；903M第三部分；903N第四部分；904第二导电层；904A第三连接部分；904B第四连接部分；904X第二方向；904Z角度；905第三绝缘层；905A第三贯穿孔；906第三导电层；906A第五连接部分；906B第六连接部分；906X第三方向；907第四绝缘层；907A第四贯穿孔；908第四导电层；908A第七连接部分；908B第八连接部分；908X第四方向；1001基板；1002第一侧表面；1003第二侧表面；1004下表面。
具体实施方式
本发明的详细说明于随后描述，这里所描述的较佳实施例是作为说明和描述的用途，并非用来限定本发明的范围。
本发明揭露一无基板电子元件。通过对基板上多个导电层或绝缘层执行膜工艺(film process)(例如黄光工艺、蚀刻工艺或薄膜工艺)，接着再移除基板，可制造此无基板电子元件。对一个形成在基板(作为承载具之用)上的元件，外部电性连接的途径常沿着基板侧表面或是经由一贯穿孔，因此需要一较长的电性连接途径。相较于形成在基板上的元件，本发明的无基板电子元件厚度较小，因此可避免较长的电性连接途径且具有较佳的电性性能。
图2为无基板电子元件结构200的剖面示意图。此结构200包含一导电元件203和多个绝缘层202。导电元件203配置在该多个绝缘层203中。多个绝缘层不被基板支撑。
多个绝缘层202包含环氧树脂(epoxy)、氧化物、高分子材料或磁性材料其中至少一个，以使膜工艺(film process)(例如黄光工艺、蚀刻工艺或薄膜工艺)可实施在该多个绝缘层202和该导电元件203用以形成图案化层。导电元件203可为一线圈、一电感或任合其它适合的元件。在较佳的实施例中，线圈可由任何适合的材料制成，例如铜、银或任合其它适合的金属材料。线圈可为一多层线圈，以及多层线圈其中每一层为一图案化在绝缘层上的导电层。更详细地，绝缘层为两相邻导电层之间的中间层，以及在该绝缘层具有一贯穿孔用以电性连接两相邻导电层。此外，可控制多层线圈的导电层数目用以增加线圈的电感值。
多个绝缘层202实质上包含一上绝缘层206、多个中间绝缘层207和一下绝缘层208。更详细地，导电元件203实质上配置在多个中间绝缘层207中。上绝缘层206配置在多个中间绝缘层207上用以保护导电元件203避免受到外在机械干扰。较佳来说，上绝缘层206的厚度大于该多个中间绝缘层207其中每一层的厚度。下绝缘层208配置在多个中间绝缘层207下方。导电元件203电极在多个绝缘层202侧表面的配置可由上绝缘层206、多个中间绝缘层207和一下绝缘层208的堆叠方式所决定。
本发明也揭露一无基板封装结构，其具有在本体(body)中的一部分的至少一电极。相较于一个形成在基板(作为承载具之用)上的元件，此结构具有较短的导电途径(因为无基板所致)，以及电极具有较小的残余电感(residue inductance)，如此具有较佳的Q值。此外，本发明中关于在本体(body)中的一部分的至少一电极，其具有工艺层数、图案化大小或贯穿孔的弹性和多样化。因为省略了大尺寸基板、封装结构中使用的材料几乎相同，进而大大地降低封装结构中因为不同材料间所产生的热效应或应力效应的影响。
图3A为具有至少一电极的封装结构300的XY平面剖面示意图。结构300可为一部分任何适合的元件。结构300也可为类似图2结构200的无基板封装结构。在图3A中，结构300仅图示的一部分导电元件303、一部分本体(body)302和一第一电极307。本体(body)302具有一上表面310、一下表面312和一第一侧表面311。第一侧表面311具有一高度311X和一宽度311Y。第一电极307顶部实质上对齐(align)线A-A’，以及本体(body)302底部实质上对齐(align)线B-B’。第一电极307具有一第一段307A和一电性连接至该第一段307A的第二段307B。第一段301A具有一高度307C。相较于图2的结构200，结构300具有实质上配置在本体(body)302中的第一电极307的第一段307A。在一个实施例中，第一电极307第一段307A的一边对齐(align)本体(body)302的第一侧表面311(见图3A)。在另一个实施例中，第一电极307的第一段307A
和本体(body)302的第一侧表面311相隔一距离330(见图3B)。较佳来说，可具有较小的距离330。导电元件303具有一电性连接至第一电极307的第一端点321。较佳来说，第一端点321电性连接至第一电极307顶部。
图3C为具有至少一电极的封装结构300的YZ平面剖面示意图。图3D为具有至少一电极的封装结构300在一较佳实施例的YZ平面剖面示意图。本体(body)302的第一侧表面311包含在其上的至少一第一开口313。第一开口313可通过较佳设计给定由线A-A’至线B-B’的路径分布。至少一部分的第一段307A经由第一开口313暴露于本体(body)302的第一侧表面311。
很多方式可以增进在表面粘着技术(SMT)工艺中第一电极307焊接(soldering)的产率。例如，第一开口313的面积实质上至少为第一段307A投影在第一侧表面311的面积的三分之一。例如，第一开口313的面积实质上至少为第一侧表面311的面积的三分之一。例如，第一段307A的高度307C实质上至少为第一侧表面311的高度311X的三分之一。例如，第一开口313的面积小于第一侧表面311在线A-A’和线B-B’之间的面积。较佳来说，本体(body)302的第一侧表面311包含在其上的至少一第一开口313(见图3D，例如，一小第一开口配置在一大第一开口的延伸部之间用以增加开口密度)。
上述在图2中描述的特征，例如材料或工艺，可适用于图3A中的结构300。
第一开口313可具有任何适合的形状用以增进在表面粘着技术(SMT)工艺中第一电极307焊接(soldering)的产率。第一开口313的形状视设计者设计的布局而定，其将在之后描述。较佳来说，第一开口313具有Z字形(zigzag)的形状。
请参阅图3E和图3F。通过焊接(soldering)的方式，第一电极307经由第一开口313电性连接至第一垫片308。第一电极307可由一第一材料(例如铜)制成，以及第一垫片308可由一第二材料(例如锡)制成。在较佳的实施例中，第一电极307可为一第一L形电极。第一L形电极307具有一第一段307A和一电性连接至该第一段307A的第二段307B。第一电极307的第一段307A实质上配置在本体(body)302中，以及第一电极307的第二段307B实质上配置在本体(body)302的下表面312。第一垫片308可为一第一L形垫片，其用于焊接(soldering)工艺中。
图4A为具有一第一电极和一第二电极的封装结构400的XY平面剖面示意图。结构400可为一部分的任何适合的元件。结构400也可为类似图2结构200的无基板封装结构。在图4A中，结构400包含一导电元件403、一本体(body)402、一第一电极407和一第二电极457。本体(body)302具有一上表面410、一下表面412、一第一侧表面411和一第二侧表面461。
第一侧表面411具有一第一高度411X和一第一宽度411Y，以及第二侧表面461具有一第二高度461X和一第二宽度461Y。第一电极407顶部和第二电极457顶部实质上分别对齐(align)线A-A’和线C-C’，以及本体(body)402底部实质上对齐(align)线D-D’(或线B-B’)。选择性地，第一电极407顶部和第二电极457顶部可不在同一水平面上。第一电极407具有一第一段407A和一电性连接至该第一段407A的第二段407B，以及第二电极457具有一第三段457A和一电性连接至该第三段457A的第四段457B。第一段407A具有一高度407C，以及第二段457A具有一高度457C。相较于图2的结构200，结构400具有实质上配置在本体(body)402中的第一电极407的第一段407A和第二电极457的第三段457A。在一个实施例中，第一电极407第一段407A的一边对齐(align)本体(body)402的第一侧表面411，以及第二电极407第三段457A的一边对齐(align)本体(body)402的第二侧表面461(见图4A)。在另一个实施例中，第一电极407的第一段407A和本体(body)402的第一侧表面411相隔一第一距离430，以及第二电极457的第三段457A和本体(body)402的第二侧表面461相隔一第二距离460(见图4B)。较佳来说，可具有较小的第一距离430和第二距离460。导电元件403具有分别电性连接至第一电极407和第二电极457的第一端点421和第一端点471。较佳来说，第一端点421电性连接至第一电极407顶部，以及第二端点471电性连接至第二电极457底部。在一个实施例中，第一端点421电性连接至第一电极407顶部，以及第二端点471电性连接至第二电极457任何适合的位置。
图4C及图4C’为具有一第一电极和一第二电极的封装结构400的YZ平面剖面示意图。图4D及图4D’为具有一第一电极和一第二电极的封装结构400在一较佳实施例的YZ平面剖面示意图。本体(body)402的第一侧表面411包含在其上的至少一第一开口413，以及本体(body)402的第二侧表面461包含在其上的至少一第二开口463。第一开口413可通过较佳设计给定由线A-A’至线B-B’的路径分布，以及第二开口463可通过较佳设计给定由线C-C’至线D-D’的路径分布。至少一部分的第一段407A经由第一开口413暴露于本体(body)402的第一侧表面411，以及至少一部分的第三段457A经由第二开口463暴露于本体(body)402的第二侧表面461。
很多方式可以增进在表面粘着技术(SMT)工艺中第一电极407和第二电极457焊接(soldering)的产率。例如，第一开口413的面积实质上至少为第一段407A投影在第一侧表面411的面积的三分之一；第二开口463的面积实质上至少为第三段457A投影在第二侧表面461的面积的三分之一。例如，第一开口413的面积实质上至少为第一侧表面411的面积的三分之一；第二开口463的面积实质上至少为第二侧表面461的面积的三分之一。例如，第一段407A的高度407C实质上至少为第一侧表面411的高度411X的三分之一；第三段457A的高度457C实质上至少为第二侧表面461的高度461X的三分之一。例如，第一开口413的面积小于第一侧表面411在线A-A’和线B-B’之间的面积；第二开口463的面积小于第二侧表面461在线C-C’和线D-D’之间的面积。较佳来说，本体(body)402的第一侧表面411包含在其上的至少一第一开口413(见图4D及4D’，例如，一小第一开口配置在一大第一开口的延伸部之间用以增加开口密度)；本体(body)402的第二侧表面461包含在其上的至少一第二开口463(见图4D及4D’，例如，一小第二开口配置在一大第二开口的延伸部之间用以增加开口密度)。
上述在图2中描述的特征，例如材料或工艺，可适用于图4A中的结构400。
第一开口413和第二开口463可具有任何适合的形状用以增进在表面粘着技术(SMT)工艺中第一电极407和第二电极457焊接(soldering)的产率。第一开口413和第二开口463的形状视设计者设计的布局而定，其将在之后描述。较佳来说，第一开口413和第二开口463具有Z字形(zigzag)的形状。
请参阅图4E和图4F。通过焊接(soldering)的方式，第一电极407经由第一开口413电性连接至第一垫片408，以及第二电极457经由第二开口463电性连接至第二垫片458。第一电极407和第二电极457可由一第一材料(例如铜)制成，以及第一垫片408和第二垫片458可由一第二材料(例如锡)制成。在较佳的实施例中，第一电极407可为一第一L形电极，以及第二电极457可为一第二L形电极。第一L形电极407具有一第一段407A和一电性连接至该第一段407A的第二段407B，以及第二L形电极457具有一第三段457A和一电性连接至该第三段457A的第四段457B。第一电极407的第一段407A实质上配置在本体(body)402中，以及第一电极407的第二段407B实质上配置在本体(body)402的下表面412；第二电极457的第三段457A实质上配置在本体(body)402中，以及第二电极457的第四段457B实质上配置在本体(body)402的下表面412。第一垫片408可为一第一L形垫片，以及第二垫片458可为一第二L形垫片，其用于焊接(soldering)工艺中。
图5为说明本发明相较于先前技术的Q因素(Q factor)vs.频率(frequency)的示意图。图5的填满圆圈表示本发明中导电元件(例如线圈或电感)的Q因素(Q factor)vs.频率。图5的填满方块表先前技术中传统导电元件(例如线圈或电感)的Q因素vs.频率。图5说明本发明的Q因素相较于先前技术增进了大约10%。
本发明揭露了一用于制造一无基板电子元件的膜工艺(film process)，例如黄光工艺、蚀刻工艺或薄膜工艺。通过执行膜工艺，电子元件尺寸可制作得更小且更精准。图6A为制造图2A的结构200、图3A的结构300和图4A的结构400的流程示意图。
步骤501：提供一基板。基板具有平坦的表面足以承受后续实施在基板上的工艺。在较佳的实施例中，基板可由玻璃材料制成。在一个实施例中，一缓冲层可形成在基板上。缓冲层为一暂时层，用以结合基板和在其上欲工艺或图案化的多层。当工艺完成之后，移除缓冲层用以分离(decouple)基板和该多层。
步骤502：在该基板上形成一导电元件和多个绝缘层，其中该导电元件配置在该多个绝缘层中。导电元件通过实施一连串的膜工艺在多个导电层上制造而成。通过膜工艺，可制造具有选择性(optional，例如可变的导电层数)厚度的轻薄(slim)电子元件。
步骤503：分离(decouple)该基板和该多个绝缘层。导电元件配置在基板上之后，基板易于和该多个绝缘层分离(decouple)。相较于使用在低温共烧陶瓷(LTCC,low temperature co-fired ceramic)技术中具有高硬度的陶瓷基板，本发明的电子元件为无基板以及其具有较小的厚度，因此易于切割。因为所有的工艺层易于和缓冲层分离，当所有的工艺层形成在基板上之后，基板也易于和所有的工艺层分离(decouple)。在一个实施例中，缓冲层也和多个绝缘层分离(decouple)。
图6B至图6H为制造图4A结构400的流程示意图。制造流程也适用于图2结构200和图3结构300，在此不详细描述(下列描述的第一导电层、第二导电层、第一绝缘层、第二绝缘层和第三绝缘层请参考图6B至图6H)。
如图6B所示，提供一基板601。基板601可为一玻璃基板或任何具有平坦表面的基板。如图6C所示，在该基板601上形成一缓冲层602。缓冲层602的功能已在图6A中的步骤501、步骤502和步骤503描述。
如图6D所示，形成一第一导电层603，其中该第一导电层603具有在该缓冲层602上的一第一部分603A和一第二部分603B。第一导电层603可包含至少两个次导电层(sub conductive layer)。接着，在第一部分603A和第二部分603B之间形成一第一绝缘层604，该第一绝缘层604也配置在缓冲层602上。在一个实施例中，第一部分603A和第二部分603B在缓冲层602相对的边(opposite edge)上。一部分的第一部分603A和一部分的第二部分603B也可配置在超过缓冲层602的边缘。第一部分603A和第二部分603B可分别为一部分的第一电极407和一部分的第二电极457。
如图6E所示，形成多个第二导电层605和多个第二绝缘层606，其中该多个第二导电层605电性连接至该第一部分603A和该第二部分603B。第一导电层603和多个第二导电层605构成包含导电元件403、第一电极407和第二电极457的封装结构400。每个第二绝缘层606配置在两个相邻的第二导电层605之间。
如图6F所示，在该多个第二导电层605和该多个第二绝缘层606上形成一第三绝缘层607。如图6G所示，从封装结构400中移除该基板601。如图6H所示，从封装结构400中移除该该缓冲层602(选择性步骤)。在一个实施例中，在封装结构400的侧表面形成至少一凹洞用以配置电极。
一般来说(见图7A)(下列描述的第一导电层、第二导电层和第一绝缘层请参考图7A至图7I)。对于相邻导电层801、803的电性连接，需要在其之间有一个贯穿孔连接(via)层802(例如由金属制成的贯穿孔连接层)，其中贯穿孔连接层802形成在一介电层804中。实现图7A的结构需要实施一连串的工艺，该多个工艺包含下例步骤：a.形成一第一导电层801(见图7B)；b.形成一第一绝缘层804，其中该第一绝缘层804具有在其内的一贯穿孔805(见图7C)；c.在贯穿孔805中形成一贯穿孔连接(via)层802(见图7D)；d.在该贯穿孔连接(via)层802和该第一绝缘层804上形成一第二导电层803(见图7E)。
一个用于相邻导电层电性连接的堆叠结构(见图7F)及其制造方法可重复地使用在本发明中。相较于制造图7A结构的一连串的工艺，该制造方法省略了一个步骤。该工艺方法包含下例步骤：a.形成一第一导电层801’(见图7G)；b.形成一第一绝缘层804’，其中该第一绝缘层804具有在其内的一贯穿孔805’(见图7H)；c.在该贯穿孔805’和该第一绝缘层804’上形成一第二导电层803’(见图7I)。
第二导电层803’可非水平地形成或非水平地堆叠。在贯穿孔805’中的一部分第二导电层803’的上表面低于在第一绝缘层804’上的一部分第二导电层803’的上表面。第二导电层803’可通过任何适合的工艺形成。较佳来说，贯穿孔805’的直径从贯穿孔805’的底部增加至贯穿孔805’的顶部以便于第二导电层803’可通过膜工艺(film process)在非水平方向上顺利地形成。
下面的实施例仅描述M2堆叠结构、M3堆叠结构和M4堆叠结构。本发明堆叠结构的应用可以类似的方式延伸至一重复的堆叠结构，例如M5堆叠结构或M6堆叠结构，在此不进一步描述。
为了方便解释，对图8C中的M2堆叠结构、图8D中的M3堆叠结构和第8E图中的M4堆叠结构采取简化的图示，但该多个结构其中每一个和图8A或图8B中的结构相同(下列描述的第一导电层、第二导电层、第三导电层、第四导电层、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层请参考图8A至图8F、图9、图10A至图10C)。
M2堆叠结构
图8A为用于相邻导电层电性连接的理想堆叠结构900A的剖面示意图。结构900A包含一第一绝缘层901、一第一导电层902、一第二绝缘层903和一第二导电层904。第一绝缘层901具有一第一贯穿孔901A。第一导电层902配置在第一绝缘层901上，其中第一导电层902具有一第一连接部分902A和一第二连接部分902B，其中第一连接部分902A配置在第一贯穿孔901A中。第二绝缘层903配置在第一导电层902上，其中第二绝缘层903具有一第二贯穿孔903A，其中第二贯穿孔903A位在第一导电层902的第二连接部分902B上方。第二导电层904配置在第二绝缘层903上，其中第二导电层904具有一第三连接部分904A和一第四连接部分904B，其中第二导电层904的第三连接部分904A配置在第二贯穿孔903A中且电性连接至第一导电层902的第二连接部分902B。在一个实施例中，第一导电层902和第二导电层904其中每一层可为一类条带状(strip-like)图案。在一个实施例中，一第三绝缘层(未示的)配置在第二导电层904上。
图8B为较佳实施例中用于相邻导电层电性连接的真实堆叠结构900B的剖面示意图。相较于图8A的堆叠结构900A，第一绝缘层901具有分别邻接(abut)第一贯穿孔901A两侧的一第一部分901M和一第二部分901N，以及第一导电层902配置在该第一绝缘层901的该第一部分901M和该第二部分901N上；第三绝缘层903具有分别邻接(abut)第二贯穿孔903A两侧的一第三部分903M和一第四部分903N，以及第二导电层904配置在该第二绝缘层903的该第三部分903M和该第四部分903N上。堆叠结构900B可通过设计布局进一步改善工艺。例如，如果堆叠结构900B的截面暴露出来，可增加开口(其内填充导电材料)密度用以增进表面粘着技术(SMT)工艺的良率(之前于图3C中已描述)。
第一绝缘层901、第二绝缘层903和第三绝缘层(未示的)其中每一层可包含环氧树脂(epoxy)、氧化物、高分子材料或磁性材料其中至少一个。第一导电层902和第二导电层904其中每一层可包含铜、银或任何其它适合的金属材料其中至少一个。
图8C为用于相邻导电层电性连接的简化堆叠结构900C的剖面示意图。相较于图8A的理想堆叠结构900A，相邻层(例如第二绝缘层903和第二导电层904)的边界M-M’和水平线N-N’交叉形成一角度904Z。换句话说，导电层(例如第二导电层904)实质上沿一非水平方向延伸。此外，第一贯穿孔901A和第二贯穿孔903A其中每一个的直径并非一致，较佳来说，直径从贯穿孔的底部增加至贯穿孔的顶部。在较佳实施例中，第一导电层902沿一第一方向902X延伸，以及第二导电层904沿一第二方向904X延伸，其中该第一方向902X和该第二方向904X实质上共平面(类似数学上共平面的两向量，之后详细描述)。换句话说，第一导电层902和第二导电层904实质上在垂直方向上对齐(vertically aligned)。在一个实施例中，第一方向902X的水平分量902Y实质上相反于第二方向904X的水平分量904Y。在一个实施例中，第一导电层902的第一连接部分902A和第二连接部分902B分别为第一导电层902的第一连接末端和第二连接末端；第二导电层904的第三连接部分904A和第四连接部分904B分别为第二导电层902的第三连接末端和第四连接末端。
M3堆叠结构
图8D为在另一个实施例中用于相邻导电层电性连接的简化堆叠结构900D的剖面示意图。相较于图8C的真实堆叠结构900C，差异列举如下：一第三绝缘层905配置在第二导电层904上，其中该第三绝缘层905具有一第三贯穿孔905A，其中第三贯穿孔905A位在第二导电层904的第四连接部分904B上方；一第三导电层906配置在第三绝缘层905上，其中第三导电层906具有一第五连接部分906A和一第六连接部分906B，其中第三导电层906的第五连接部分906A配置在第三贯穿孔905A中且电性连接至第二导电层904的第四连接部分904B。在一个实施例中，第一导电层902、第二导电层904和第三导电层906其中每一层可为一类条带状(strip-like)图案。在一个实施例中，一第四绝缘层(未示的)配置在第三导电层906上。
第一绝缘层901、第二绝缘层903、第三绝缘层905和第四绝缘层(未示的)其中每一层可包含环氧树脂(epoxy)、氧化物、高分子材料或磁性材料其中至少一个。第一导电层902、第二导电层904和第三导电层906其中每一层可包含铜、银或任何其它适合的金属材料其中至少一个。
相邻层(例如第三绝缘层905和第三导电层906)的边界M-M’和水平线N-N’交叉形成一角度904Z。换句话说，导电层(例如第三导电层906)实质上沿一非水平方向延伸。此外，第一贯穿孔901A、第二贯穿孔903A和第三贯穿孔905A其中每一个的直径并非一致，较佳来说，直径从贯穿孔的底部增加至贯穿孔的顶部。在较佳实施例中，第一导电层902沿一第一方向902X延伸，第二导电层904沿一第二方向904X延伸，以及第三导电层906沿一第三方向906X延伸，其中该第一方向902X、该第二方向904X和该第三方向906X实质上共平面(类似数学上共平面的三向量，之后详细描述)。换句话说，第一导电层902、第二导电层904和第三导电层906实质上在垂直方向上对齐(vertically aligned)。在一个实施例中，第一方向902X的水平分量902Y实质上相反于第二方向904X的水平分量904Y，以及第二方向904X的水平分量904Y实质上相反于第三方向906X的水平分量906Y。在一个实施例中，第一导电层902的第一连接部分902A和第二连接部分902B分别为第一导电层902的第一连接末端和第二连接末端；第二导电层904的第三连接部分904A和第四连接部分904B分别为第二导电层902的第三连接末端和第三连接末端；第三导电层906的第五连接部分906A和第六连接部分906B分别为第三导电层906的第五连接末端和第六连接末端。
在一个较佳的实施例中，第一导电层902的第一连接部分902A、第二导电层904的第四连接部分904B和第三导电层906的第五连接部分906A实质上共线，较佳来说为垂直方向上共线(之后详细描述)；第一导电层902的第二连接部分902B、第二导电层904的第三连接部分904A和第三导电层906的第六连接部分906B实质上共线，较佳来说为垂直方向上共线(之后详细描述)。
M4堆叠结构
图8E为在更另一个实施例中用于相邻导电层电性连接的简化堆叠结构900E的剖面示意图。相较于图8D的真实堆叠结构900D，差异列举如下：一第四绝缘层907配置在第三导电层906上，其中该第四绝缘层907具有一第四贯穿孔907A，其中第四贯穿孔907A位在第三导电层906的第六连接部分906B上方；一第四导电层908配置在第四绝缘层907上，其中第四导电层908具有一第七连接部分908A和一第八连接部分908B，其中第四导电层908的第七连接部分908A配置在第四贯穿孔907A中且电性连接至第三导电层906的第六连接部分906B。在一个实施例中，第一导电层902、第二导电层904、第三导电层906和第四导电层908其中每一层可为一类条带状(strip-like)图案。在一个实施例中，一第五绝缘层(未示的)配置在第四导电层908上。
第一绝缘层901、第二绝缘层903、第三绝缘层905、第四绝缘层907和第五绝缘层(未示的)其中每一层可包含环氧树脂(epoxy)、氧化物、高分子材料或磁性材料其中至少一个。第一导电层902、第二导电层904、第三导电层906和第四导电层908其中每一层可包含铜、银或任何其它适合的金属材料其中至少一个。
相邻层(例如第四绝缘层907和第四导电层908)的边界M-M’和水平线N-N’交叉形成一角度904Z。换句话说，导电层(例如第四导电层908)实质上沿一非水平方向延伸。此外，第一贯穿孔901A、第二贯穿孔903A、第三贯穿孔905A和第四贯穿孔907A其中每一个的直径并非一致，较佳来说，直径从贯穿孔的底部增加至贯穿孔的顶部。在较佳实施例中，第一导电层902沿一第一方向902X延伸，第二导电层904沿一第二方向904X延伸，第三导电层906沿一第三方向906X延伸，以及第四导电层908沿一第四方向908X延伸，其中该第一方向902X、该第二方向904X、该第三方向906X和该第四方向908X实质上共平面(类似数学上共平面的四向量，之后详细描述)。换句话说，第一导电层902、第二导电层904、第三导电层906和第四导电层908实质上在垂直方向上对齐(verticallyaligned)。在一个实施例中，第一方向902X的水平分量902Y实质上相反于第二方向904X的水平分量904Y，第二方向904X的水平分量904Y实质上相反于第三方向906X的水平分量906Y，以及第三方向906X的水平分量906Y实质上相反于第四方向908X的水平分量908Y。在一个实施例中，第一导电层902的第一连接部分902A和第二连接部分902B分别为第一导电层902的第一连接末端和第二连接末端；第二导电层904的第三连接部分904A和第四连接部分904B分别为第二导电层902的第三连接末端和第四连接末端；第三导电层906的第五连接部分906A和第六连接部分906B分别为第三导电层906的第五连接末端和第六连接末端；第四导电层908的第七连接部分908A和第八连接部分908B分别为第四导电层908的第七连接末端和第八连接末端。
在一个较佳的实施例中，第一导电层902的第一连接部分902A、第二导电层904的第四连接部分904B、第三导电层906的第五连接部分906A和第四导电层908的第八连接部分908B实质上共线，较佳来说为垂直方向上共线(之后详细描述)；第一导电层902的第二连接部分902B、第二导电层904的第三连接部分904A、第三导电层906的第六连接部分906B和第四导电层906的第七连接部分908A实质上共线，较佳来说为垂直方向上共线(之后详细描述)。
图8C的M2堆叠结构、图8D的M3堆叠结构和图8E的M4堆叠结构或其延伸的结构可使用在本发明的封装结构中。举图8E的M4堆叠结构为例且参阅图8F。一堆叠结构包含一基板1001和多个导电层902、904、906、908。基板1001具有一第一侧表面1002和一相对于该第一侧表面1002的第二侧表面1003。基板1001(例如印刷电路板,PCB)可由多个绝缘层制成。多个导电层配置在基板1001中，其中该多个导电层其中每两个相邻导电层在一接触区域互相接触，其中该多个导电层的该多个接触区域沿着第一侧表面1002和第二侧表面1003交错(interleaved)。例如，第一导电层902和第二导电层904在一第一接触区域902B、904A互相接触；第二导电层904和第三导电层906在一第二接触区域904B、906A互相接触；第三导电层906和第四导电层908在一第三接触区域906B、908A互相接触。第一接触区域902B、904A和第三接触区域906B、908A接近第一侧表面1002，以及第二接触区域904B、906A接近第二侧表面1003。第一接触区域902B、904A、第二接触区域904B、906A和第三接触区域906B、908A配置在一实质上垂直于基板1001下表面1004的第一平面(例如第11A图的A1A2A3A4平面)。第一导电层902和第三导电层906实质上沿一第一非水平方向902X、906X延伸；第二导电层904和第四导电层908实质上沿一第二非水平方向904X、908X延伸。
图9为本发明第8C图的结构900C的制造方法的流程示意图。在一个实施例中，导电层或绝缘层可通过任何适合的工艺在非水平的方向上图案化或堆叠。
在步骤951中，提供一第一绝缘层901。在步骤952中，在该第一绝缘层901中形成一第一贯穿孔901A。第一贯穿孔901A的直径并非一致，较佳来说，直径从贯穿孔的底部增加至贯穿孔的顶部。在步骤953中，在该第一绝缘层901上形成一第一导电层902，其中该第一导电层902具有一第一连接部分902A和一第二连接部分902B，其中该第一连接部分902A配置在该第一贯穿孔901A中。较佳来说，因为第一贯穿孔901A的直径并非一致，可沿着之前在图8C中描述的第一方向902X形成第一导电层902。第一导电层902可通过任何适合的工艺图案化。例如(但不局限于此例)，在第一绝缘层901中形成第一贯穿孔901A后，在一部分的第一绝缘层901上图案化一光阻层902W以暴露第一绝缘层901中的第一贯穿孔901A(见图10A)。选择性地，在第一绝缘层901上形成一薄导电层(未示的)以便于后续第一导电层902的沉积。接着，第一导电层902可通过任何适合的工艺(例如电镀铜)沉积在第一绝缘层901未被光阻层902W覆盖而暴露的部分(见图10B)。最后，移除该部分第一绝缘层901上的光阻层902W(见图10C)。第一导电层902的顶部高于第一绝缘层901的顶部。
在步骤954中，在该第一导电层902上形成一第二绝缘层903。第二绝缘层903可形成在第一导电层902上，其中第二绝缘层903的顶部位于同一水平面上。选择性地，第二绝缘层903可形成在第一导电层902上，其中第二绝缘层903的顶部不位于同一水平面上(例如保形的(conformal)第二绝缘层903)。在步骤955中，在一第二绝缘层903中形成一第二贯穿孔903A，其中该第二贯穿孔903A位在该第一导电层902的第二连接部分902B上方。换句话说，第一导电层902的第二连接部分902B暴露出来。在步骤956中，在该第二绝缘层903上形成一第二导电层904，其中该第二导电层904具有一第三连接部分904A和一第四连接部分904B，其中该第三连接部分904A配置在该第二贯穿孔903A中且电性连接至该第一导电层902的第二连接部分902B。第二导电层904可通过任何适合的工艺图案化，例如之前步骤953中描述的工艺。在一个实施例中，一第三绝缘层905形成在第二导电层904上。
图8D的结构900D和图8E的结构900E的制造方法流程类似于图8C的结构900C，在此不进一步描述。
本发明的较佳实施例揭露对齐(align)一导电元件的一堆叠结构900A、900B、900C、900B、900E。对齐(align)该导电元件的结构具有非复杂工艺、低成本、较佳电性性能等的优点，例如。通过重复图7G至图7I的工艺，用于本发明堆叠结构的工艺层数可大大地降低。较佳来说，对齐(align)该导电元件的堆叠结构900A、900B、900C、900B、900E为一电极。
图11A说明封装结构700所有的布局图案。图11B为封装结构700的XY平面剖面示意图(下列描述的第一导电层、第二导电层、第三导电层和第一绝缘层请参考图11A至图11D)。封装结构700包含一导电元件703、一本体(body)702、一第一电极707和一第二电极757。本体(body)702具有一上表面710、一下表面712、一第一侧表面711和一第二侧表面761。导电元件703配置在本体(body)702中。导电元件703具有一第一端点703Y和一第二端点703Z。导电元件703包含多个第一导电层。第一电极707电性连接至导电元件703的第一端点703Y，其中该第一电极707包含多个第二导电层。第二电极757电性连接至导电元件703的第二端点703Z，其中该第二电极757包含多个第三导电层。本体(body)702包含多个第一绝缘层。第一绝缘层配置在导电元件703相邻的第一导电层之间。相邻的第一导电层经由第一绝缘层中的第一贯穿孔(例如771)互相电性连接。在一个实施例中，第一绝缘层配置在第一电极707相邻的第二导电层之间。相邻的第二导电层经由第一绝缘层中的第二贯穿孔(例如772)互相电性连接。在一个实施例中，第一绝缘层配置在第二电极757相邻的第三导电层之间。相邻的第三导电层经由第一绝缘层中的第三贯穿孔(例如773)互相电性连接。
图11C为结构700的A1A2A3A4平面剖面示意图和B1B2B3B4平面剖面示意图。较佳结构700的B1B2B3B4平面剖面示意图图示于图11D(类似图8B)，以及结构700可通过设计布局进一步改善工艺。例如，增加开口(其内填充导电材料)密度用以增进表面粘着技术(SMT)工艺的良率(之前于第图3C中已描述)。
在图11C中，因为第一电极707的配置组态类似第二电极757的配置组态，仅图示对齐(aligning)导电元件703的第一电极707的配置组态。在较佳的实施例中，导电元件703的多个第一导电层其中一层从本体(body)702底部至本体(body)702顶部(一对一地)对应第一电极707的多个第二导电层其中一个。例如，相邻第一导电层703A、703B经由第一贯穿孔771A互相电性连接，相邻第一导电层703B、703C经由第一贯穿孔771B互相电性连接，以及在第一贯穿孔771A、771B之间的第一导电层703B(例如螺线状图案层)对应第二导电层707B；相邻第一导电层703C、703D经由第一贯穿孔771C互相电性连接，以及在第一贯穿孔771B、771C之间的第一导电层703C(例如螺线状图案层)对应第二导电层707C。在一个实施例中，第二贯穿孔772A、772C、772E实质上配置在一第一线(772A-772C-772E)上，以及第二贯穿孔772B、772D实质上配置在一第二线(772B-772D)上。在一个实施例中(下列描述的第一导电层和第二导电层请参考图8C)，第一导电层707C和第二导电层707B其中每一层可为一类条带状(strip-like)图案。第一导电层707C和第二导电层707B其中每一层实质上沿一非水平方向延伸。第一导电层707C沿一第一方向延伸，以及第二导电层707B沿一第二方向延伸，其中该第一方向和该第二方向实质上共平面(例如A1A2A3A4平面)。换句话说，第一导电层707C和第二导电层707B实质上在垂直方向上对齐(vertically aligned)。在一个实施例中(见图8C至图8E)，第一方向的水平分量实质上相反于第二方向的水平分量。(下列描述的第一导电层和第二导电层请参考图11A至图11D)便于导电元件703第一端点703Y和第一电极707之间的电性连接，导电元件703的第一导电层层数可实质上相等于第一电极707的第二导电层层数。然而，假如可以达成导电元件703第一端点703Y和第一电极707的电性连接，导电元件703的第一导电层层数可不等于第一电极707的第二导电层层数。
简而言的，本发明的较佳实施例揭露对齐(aligning)一导电元件703的一堆叠结构707。(下列描述的第一导电层、第二导电层、第一导电图案、第二导电图案、第一绝缘层和第二绝缘层请参考图8C)该堆叠结构707包含一第一绝缘层、一第一导电图案707C、一第二绝缘层和一第二导电图案707B。导电元件703包含一第一导电层703C和一配置在该第一导电层703C上的第二导电层703B。第一绝缘层具有一第一贯穿孔772C。第一导电图案707C配置在第一绝缘层上，其中该第一导电图案707C具有一第一连接部分和一第二连接部分，其中该第一连接部分配置在该第一贯穿孔772C中，其中该第一导电图案707C对应该第一导电层703C。第二绝缘层配置在第一导电图案707C上，其中第二绝缘层具有一第二贯穿孔772B，其中该第二贯穿孔772B位在该第一导电图案707C的该第二连接部分上方。第二导电图案707B配置在第二绝缘层上，其中该第二导电图案707B具有一第三连接部分和一第四连接部分，其中该第二导电图案707B的该第三连接部分配置在该第二贯穿孔772B中且电性连接至该第一导电图案707C的该第二连接部分，其中该第二导电图案707B对应该第二导电层703B。
很多方式可以配置第一贯穿孔772C和第一贯穿孔772B。第一贯穿孔772C可形成在第一绝缘层内，以及第二贯穿孔772B可形成在第二绝缘层内。较佳来说，第一贯穿孔772C具有一边和第一绝缘层的一边对齐，以及第二贯穿孔772B具有一边和第二绝缘层的一边对齐。第一贯穿孔772C可具有两边和第一绝缘层两边对齐，以及第二贯穿孔772B可具有两边和第二绝缘层两边对齐。
请复参阅图11C(下列描述的第二导电层请参考图11A至图11D)。在一个实施例中，第一电极707的多个第二导电层其中每三个相邻导电层具有一第一连接处和一第二连接处，其中该第一连接处接近第一侧表面711的第一侧711A，以及该第二连接处接近第一侧表面711的第二侧711B。例如，三个相邻导电层707B、707C、707D具有一第一连接处772B和一第二连接处772C，其中该第一连接处772B接近第一侧表面711的第一侧711A，以及该第二连接处772C接近第一侧表面711的第二侧711B。
在一个实施例中，第一电极707的形状实质上具有Z字形(zigzag)的形状。第一电极707可通过设计者的较佳设计而可具有任何适合的形状。通过使用在图8A至图8F中对齐(aligning)导电元件703的堆叠结构(例如一电极)，不需要复杂的工艺。使用的导电层层数越多，节省的工艺数目也越多。不仅可大大节省工艺成本，也可以增进第一电极707和导电元件703第一端点703A之间的电性连接性能。此外，具有Z字形(zigzag)形状的第一电极707也可增进表面粘着技术(SMT)工艺中第一电极707焊接(soldering)的产率。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准。
Claims (20)
1.一种电子元件，其特征在于，包含：
一导电元件；以及
多个绝缘层，其中该导电元件配置在该多个绝缘层中，其中该多个绝缘层不被基板支撑。
2.根据权利要求1所述的电子元件，其特征在于，该多个绝缘层至少包含一个下列的材料:环氧树脂、氧化物、高分子材料以及磁性材料。
3.根据权利要求1所述的电子元件，其特征在于，该导电元件为一线圈或一电感。
4.根据权利要求1所述的电子元件，其特征在于，该多个绝缘层包含一上绝缘层、多个中间绝缘层和一下绝缘层，其中该导电元件配置在该多个中间绝缘层中。
5.根据权利要求4所述的电子元件，其特征在于，该上绝缘层的厚度大于该多个中间绝缘层其中每一个的厚度。
6.一种电子元件的制造方法，其特征在于，该方法包含了下列步骤：
步骤1.提供一基板；
步骤2.在该基板上形成一导电元件和多个绝缘层，其中该导电元件配置在该多个绝缘层中；以及
步骤3.分离该基板和该多个绝缘层。
7.根据权利要求6所述的方法，其特征在于，该基板为一玻璃基板。
8.根据权利要求6所述的方法，其特征在于，步骤1进一步包含在该基板上形成一缓冲层。
9.根据权利要求8所述的方法，其特征在于，步骤3进一步包含在分离该基板和该多个绝缘层之前，分离该缓冲层和该多个绝缘层。
10.一种封装结构，其特征在于，包含：
一导电元件，包含一第一端点；
一本体，包含一第一侧表面，其中该第一侧表面具有至少一第一开口；以及
一第一电极，电性连接至该第一端点，该第一电极包含一配置在该本体中的第一段，其中至少一部分的该第一段经由该第一开口暴露于该第一侧表面。
11.根据权利要求10所述的封装结构，其特征在于，该第一开口的面积至少为该第一段投影在该第一侧表面的面积的三分之一。
12.根据权利要求10所述的封装结构，其特征在于，该第一开口的面积至少为该第一侧表面的面积的三分之一。
13.根据权利要求10所述的封装结构，其特征在于，该第一段的高度至少为该第一侧表面的高度的三分之一。
14.根据权利要求10所述的封装结构，其特征在于，该第一段和该第一侧表面相隔一第一距离。
15.一种堆叠结构，其特征在于，包含：
一基板，具有一第一侧表面和一相对于该第一侧表面的第二侧表面；以及
多个导电层，配置在该基板中，其中该多个导电层其中每两个相邻层在一接触区域互相接触，其中该多个导电层的该多个接触区域沿着该第一侧表面和该第二侧表面相互交错。
16.根据权利要求15所述的封装结构，其特征在于，该多个导电层的每一个为一类条带状图案。
17.根据权利要求15所述的封装结构，其特征在于，该多个接触区域配置在一垂直于该基板下表面的第一平面。
18.根据权利要求15所述的封装结构，其特征在于，该多个接触区域包含：
至少一第一接触区域，沿着该第一侧表面配置且沿一第一线配置；以及
至少一第二接触区域，沿着该第二侧表面配置且沿一第二线配置，其中该第一线和该第二线垂直于该基板的下表面。
19.根据权利要求15所述的封装结构，其特征在于，该多个导电层包含：
至少一第一导电层，沿一第一非水平方向延伸；以及
至少一第二导电层，沿一第二非水平方向延伸。
20.根据权利要求15所述的封装结构，其特征在于，该基板为一印刷电路板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261623075P | 2012-04-12 | 2012-04-12 | |
| US61/623,075 | 2012-04-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103377816A true CN103377816A (zh) | 2013-10-30 |
Family
ID=49324561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013101255268A Pending CN103377816A (zh) | 2012-04-12 | 2013-04-11 | 无基板电子元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130271251A1 (zh) |
| CN (1) | CN103377816A (zh) |
| TW (1) | TW201343016A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609267A (zh) * | 2014-11-14 | 2016-05-25 | 乾坤科技股份有限公司 | 无基板电子组件及其制造方法 |
| CN105825993A (zh) * | 2015-01-27 | 2016-08-03 | 三星电机株式会社 | 电感器及其制造方法 |
| CN106169352A (zh) * | 2015-05-19 | 2016-11-30 | 新光电气工业株式会社 | 电感器以及电感器的制造方法 |
| CN114743756A (zh) * | 2016-12-09 | 2022-07-12 | 乾坤科技股份有限公司 | 电子模块 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102064068B1 (ko) * | 2018-04-25 | 2020-01-08 | 삼성전기주식회사 | 코일 전자부품 |
| JP7099482B2 (ja) * | 2020-01-07 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11144965A (ja) * | 1997-11-12 | 1999-05-28 | Tokin Corp | 電子部品の製造方法 |
| JPH11340041A (ja) * | 1998-05-22 | 1999-12-10 | Tokin Corp | 電子部品とその製造方法 |
| CN1393892A (zh) * | 2001-06-27 | 2003-01-29 | 株式会社村田制作所 | 多层电感器 |
| CN1674276A (zh) * | 2004-03-26 | 2005-09-28 | 乾坤科技股份有限公司 | 多层基板堆栈封装结构 |
| TW200606961A (en) * | 2004-04-08 | 2006-02-16 | Murata Manufacturing Co | Ceramic electronic parts and method for manufacturing ceramic electronic parts |
| CN1971877A (zh) * | 2005-11-25 | 2007-05-30 | 富士通株式会社 | 电子元件的制造方法以及电子元件 |
| CN101061556A (zh) * | 2004-11-25 | 2007-10-24 | 株式会社村田制作所 | 线圈部件 |
| CN101361146A (zh) * | 2006-01-16 | 2009-02-04 | 株式会社村田制作所 | 电感器的制造方法 |
| CN101390176A (zh) * | 2006-01-31 | 2009-03-18 | 日立金属株式会社 | 层叠部件及使用此部件的模块 |
| TW201108391A (en) * | 2009-08-20 | 2011-03-01 | Xintec Inc | Electronic device and fabrication method thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163269A (ja) * | 1992-11-20 | 1994-06-10 | Tdk Corp | チップコイル |
| JP3601619B2 (ja) * | 1995-01-23 | 2004-12-15 | 株式会社村田製作所 | コモンモードチョークコイル |
| US5821846A (en) * | 1995-05-22 | 1998-10-13 | Steward, Inc. | High current ferrite electromagnetic interference suppressor and associated method |
| JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
| JP2001244123A (ja) * | 2000-02-28 | 2001-09-07 | Kawatetsu Mining Co Ltd | 表面実装型平面磁気素子及びその製造方法 |
| JP3724405B2 (ja) * | 2001-10-23 | 2005-12-07 | 株式会社村田製作所 | コモンモードチョークコイル |
| JP4214700B2 (ja) * | 2002-01-22 | 2009-01-28 | 株式会社村田製作所 | コモンモードチョークコイルアレイ |
| JP4191506B2 (ja) * | 2003-02-21 | 2008-12-03 | Ｔｄｋ株式会社 | 高密度インダクタおよびその製造方法 |
| WO2005031764A1 (ja) * | 2003-09-29 | 2005-04-07 | Tamura Corporation | 積層型磁性部品及びその製造方法 |
| JP2005109097A (ja) * | 2003-09-30 | 2005-04-21 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| JP2007134555A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 電子部品及びその製造方法 |
| JP4674590B2 (ja) * | 2007-02-15 | 2011-04-20 | ソニー株式会社 | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
| US7579937B2 (en) * | 2007-11-07 | 2009-08-25 | Tdk Corporation | Laminated inductor and method of manufacture of same |
| CN102057452A (zh) * | 2008-06-12 | 2011-05-11 | 株式会社村田制作所 | 电子元器件 |
| CN106935360B (zh) * | 2008-07-15 | 2020-04-14 | 株式会社村田制作所 | 电子元器件 |
| JP5195904B2 (ja) * | 2008-09-24 | 2013-05-15 | 株式会社村田製作所 | 積層コイル部品 |
| KR101219003B1 (ko) * | 2011-04-29 | 2013-01-04 | 삼성전기주식회사 | 칩형 코일 부품 |
-
2012
- 2012-08-10 US US13/571,381 patent/US20130271251A1/en not_active Abandoned
-
2013
- 2013-04-11 TW TW102112785A patent/TW201343016A/zh unknown
- 2013-04-11 CN CN2013101255268A patent/CN103377816A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11144965A (ja) * | 1997-11-12 | 1999-05-28 | Tokin Corp | 電子部品の製造方法 |
| JPH11340041A (ja) * | 1998-05-22 | 1999-12-10 | Tokin Corp | 電子部品とその製造方法 |
| CN1393892A (zh) * | 2001-06-27 | 2003-01-29 | 株式会社村田制作所 | 多层电感器 |
| CN1674276A (zh) * | 2004-03-26 | 2005-09-28 | 乾坤科技股份有限公司 | 多层基板堆栈封装结构 |
| TW200606961A (en) * | 2004-04-08 | 2006-02-16 | Murata Manufacturing Co | Ceramic electronic parts and method for manufacturing ceramic electronic parts |
| CN101061556A (zh) * | 2004-11-25 | 2007-10-24 | 株式会社村田制作所 | 线圈部件 |
| CN1971877A (zh) * | 2005-11-25 | 2007-05-30 | 富士通株式会社 | 电子元件的制造方法以及电子元件 |
| CN101361146A (zh) * | 2006-01-16 | 2009-02-04 | 株式会社村田制作所 | 电感器的制造方法 |
| CN101390176A (zh) * | 2006-01-31 | 2009-03-18 | 日立金属株式会社 | 层叠部件及使用此部件的模块 |
| TW201108391A (en) * | 2009-08-20 | 2011-03-01 | Xintec Inc | Electronic device and fabrication method thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609267A (zh) * | 2014-11-14 | 2016-05-25 | 乾坤科技股份有限公司 | 无基板电子组件及其制造方法 |
| CN108878117A (zh) * | 2014-11-14 | 2018-11-23 | 乾坤科技股份有限公司 | 无基板电子组件及其制造方法 |
| CN105825993A (zh) * | 2015-01-27 | 2016-08-03 | 三星电机株式会社 | 电感器及其制造方法 |
| CN106169352A (zh) * | 2015-05-19 | 2016-11-30 | 新光电气工业株式会社 | 电感器以及电感器的制造方法 |
| US10395810B2 (en) | 2015-05-19 | 2019-08-27 | Shinko Electric Industries Co., Ltd. | Inductor |
| CN114743756A (zh) * | 2016-12-09 | 2022-07-12 | 乾坤科技股份有限公司 | 电子模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201343016A (zh) | 2013-10-16 |
| US20130271251A1 (en) | 2013-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103377816A (zh) | 无基板电子元件 | |
| TWI566653B (zh) | 無基板電子元件及其製造方法 | |
| US7843303B2 (en) | Multilayer inductor | |
| US7508292B2 (en) | Coil component | |
| KR101219006B1 (ko) | 칩형 코일 부품 | |
| CN104112727B (zh) | 与包括半导体管芯的改进封装件相关的方法和装置 | |
| JP2017539084A (ja) | 基板及び製造方法 | |
| CN108022732A (zh) | 电感器、主体及制造电感器的方法 | |
| CN104517728A (zh) | 嵌入式多层陶瓷电子组件以及具有其的印刷电路板 | |
| US10748711B2 (en) | Capacitor assembly | |
| JP2002367833A (ja) | 積層チップインダクタ | |
| CN103377818A (zh) | 一种具有贯穿孔电感的高频元件及其制造方法 | |
| US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
| US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
| CN102254885B (zh) | 无源器件、无源器件埋入式电路板及其制造方法 | |
| KR101396649B1 (ko) | 칩 인덕터 및 이의 제조방법 | |
| AU2018266314B2 (en) | Integrated circuit interface and method of making the same | |
| CN201888020U (zh) | 陶瓷印刷电路板结构 | |
| CN112151487A (zh) | 布线结构及其制造方法 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| US11923284B2 (en) | Wiring substrate and electronic module | |
| TWI802590B (zh) | 電感器及其製造方法 | |
| JP3322665B2 (ja) | 高周波モジュール | |
| CN114864819A (zh) | 电容集成结构、电容单元及其制造方法 | |
| JP2003243253A (ja) | 複合ネットワーク電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |