CN103368502A - 用于驱动大电容性负载的放大器的补偿电路和方法 - Google Patents

用于驱动大电容性负载的放大器的补偿电路和方法 Download PDF

Info

Publication number
CN103368502A
CN103368502A CN2013101052259A CN201310105225A CN103368502A CN 103368502 A CN103368502 A CN 103368502A CN 2013101052259 A CN2013101052259 A CN 2013101052259A CN 201310105225 A CN201310105225 A CN 201310105225A CN 103368502 A CN103368502 A CN 103368502A
Authority
CN
China
Prior art keywords
coupled
impedance node
coupling
transistor
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101052259A
Other languages
English (en)
Other versions
CN103368502B (zh
Inventor
史蒂文·G·布兰特利
瓦迪姆·V·伊万诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103368502A publication Critical patent/CN103368502A/zh
Application granted granted Critical
Publication of CN103368502B publication Critical patent/CN103368502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种用于驱动大电容性负载的放大器的补偿电路和方法。一种运算放大器(10)能够驱动电容性负载(CLOAD)和/或电阻性负载(RLOAD)，所述运算放大器包括：第一增益级(2)，其输出端耦合到高阻抗节点(3)；和第二增益级(5)，其输入端耦合到第一高阻抗节点。增益降低电阻器(RD)和AC耦合电容器(CD)串联耦合在所述高阻抗节点与参考电压之间。米勒反馈电容器(CM)耦合在所述第二增益级的输出端导体(7)与所述高阻抗节点之间。所述第二增益级的所述输出端可以通过串联晶体管(MCASCODE)耦合到所述高阻抗节点。

Description

用于驱动大电容性负载的放大器的补偿电路和方法
相关申请案的交叉参考
本申请案主张斯蒂芬·格拉姆·布兰特礼(Steven Graham Brantley)和瓦迪姆·瓦尔锐维奇(Vadim Valerievich Ivanov)于2012年3月28日申请的标题为“具有大电容性负载的放大器的补偿方法(Compensation Approach for Amplifiers with Large Capacitive Loads)”的先前申请的共同待决的第61/616,579号美国临时申请案的权益，所述申请案以引用的方式并入本文中。
技术领域
本发明涉及用于驱动大电容性负载的放大器的补偿电路和方法。
背景技术
本发明大体上涉及运算放大器，且更明确地说涉及在能够驱动大负载电容和小负载电容两者并且还能够驱动电阻性负载的通用运算放大器中减少功率消耗同时还提供高动态范围的改进。传统上，提高米勒补偿放大器的电容性负载驱动的主要方法是提高输出级的功率消耗。在文献中描述了许多种放大器补偿方法，试图用比米勒补偿放大器需要的少的功率来实现高电容性负载驱动。这些方法通常有折中，这会以某种方式有损于所得放大器的性能。瑞恩，R·J(Reay，R.J)和克瓦克斯，G·T·A(Kovacs，G.T.A)的文章“无条件稳定的二级CMOS放大器(An Unconditionally Stable Two-Stage CMOSAmplifier)”(IEEE固态电路期刊(IEEE Journal of Solid-State Circuits)，1995年5月，第30卷，第5期，第591-594页)中描述了二增益级米勒补偿放大器的一种变化形式，其在第一级的增益足够低的情况下可以稳定地驱动任何负载电容。这种方法对于某些应用来说很管用，但是这种方法在驱动电阻性负载时开放环路增益较低，并且其在存在DC负载电流的情况下驱动小负载电容时还有稳定性问题。
胡晶晶(Jingjing Hu)、惠意欣，J·H(Huijsing，J.H.)和马金瓦，K·A·A(Makinwa，K.A.A)的“具有用于所有电容性负载的淬火多路径频率补偿的三级放大器(Three-StageAmplifier with Quenched Multipath Frequency Compensation for All CapacitiveLoads)”(IEEE国际电路和***论坛，路易斯安那州，新奥尔良市，2007年5月27-30日，第225-228页)中介绍了一种增益高于瑞恩二级方法的三增益级方法。这份参考文献中揭示的三级放大器技术对于驱动高电容性负载很管用，但是在小电容性负载和高DC负载电流下有稳定性问题，原因在于第二增益级添加的相移。高DC负载电流会提高第三级的带宽，并且在驱动小负载电容时会在米勒环路中产生过大带宽。
梁(Leung)等人的文章“具有阻尼因子控制频率补偿的三级大电容性负载放大器(Three-Stage Large Capacitive Load Amplifier with Damping-Factor-Control FrequencyCompensation)”(IEEE固态电路期刊(IEEE transactions on solid-state circuits)，第35卷，第2期，2000年2月，第221-230页)中揭示了另一种用于驱动大负载电容的三增益级方法。这种方法使用第二增益级来提高米勒反馈环路的前向增益，并且还使用有源阻尼网络来控制从第二级的相移。第二增益级提供的额外增益通过提高米勒反馈环路的单位增益带宽改进了电容性负载驱动。
现有技术图1A示出了普通二级运算放大器1A，其包括第一增益级2，第一增益级2的输出端通过高阻抗节点3连接到第二增益级5的输入端。增益级5的输出端通过输出端导体7连接以产生Vout，Vout借助于米勒反馈电容器CM被反馈到高阻抗节点3。
类似地，现有技术图1B示出了二级运算放大器1B，其包括第一跨导级2，所述第一跨导级2具有跨导G1。第一增益级2可配置为反转级，其中其(+)输入端接收输入信号Vin+，并且其(-)输入端接收输入信号Vin-。第一级2的输出端子通过导体3连接到具有跨导G2的反转第二跨导级5的输入端。导体3(被称作高阻抗节点)连接到增益降低(阻尼)电阻器RD(其类似于瑞恩论文中的电阻器R1)的一个端子，电阻器RD的另一端子连接到接地。高阻抗节点3还连接到P沟道串联晶体管MCASCODE的漏极。寄生电容C1耦合到高阻抗节点3。MCASCODE的栅极耦合到合适的偏压电压，并且其源极通过导体6耦合到米勒反馈电容器CM的一个端子，米勒反馈电容器CM的另一端子通过导体7连接到第二级5的输出端。导体6被称作“串联点”。输出电压Vout产生于导体7上，并且被施加到负载电容CLOAD。
图1B的架构对于只驱动电容性负载(即，不汲取大量DC输出电流并且不呈现负载电阻的负载)的运算放大器很管用。如果第一级2的增益因为第一级2的输出端处的阻尼(即，增益降低)电阻RD的降低而降低，那么通过阻尼电阻器RD和寄生电容C1引起的所述点上的RC极点可以在充分高的频率下出现，使得其相移将不会在归因于输出级的极点开始使得总放大器响应变为不稳定时导致运算放大器1B不稳定。借助于增益降低电阻器RD降低第一级的增益会将前述RC极点移动到更高的频率。
此外，米勒反馈电容器CM连接到串联点6以防CM在第二放大器级5的输入端处使高阻抗节点3过度负载。这允许使用阻尼电阻器RD的电阻的较高值。
第一增益级2的增益降低意味着现有技术图1B的运算放大器1B必须主要依赖于第二放大器级5来实现所需的总放大器增益。令人遗憾的是，这使得运算放大器1B在驱动电阻性负载时具有较低的DC增益。此外，米勒电容器CM连接到串联点6，会在米勒反馈环路中产生第二极点，并且如果利用运算放大器1B来驱动低值的负载电容CLOAD，所述第二极点通常会产生稳定性问题，除非跨导G2的值是相对众所周知的量。因为G2的值通常随DC负载电流变化，所以运算放大器1B难以在DC负载电流有较大变化的情况下保持稳定在小负载电容下。
如果运算放大器1B驱动电阻性负载，那么通过借助于阻尼电阻器RD降低增益和通过依赖于第二级5获得大多数总放大器增益而在运算放大器1B中实现的高增益就会丢失，因为电阻性负载会急剧地降低第二级增益。
图1B的现有架构的一个问题是，其不能够驱动电阻性负载，并且尽管如此对于许多应用具有充分高的增益，因为第一级的增益已经较低，并且任何电阻性负载会将第二级的增益(并且因此将整个放大器的增益)大概降低到200。但是，通常需要100,000或更大的增益。换言之，电阻性负载情况下的运算放大器增益可能会在30到50DB的范围内，而期望的是100DB的增益。
因而，如现有技术图1B中所示的具有串联米勒补偿的增益降低的二级放大器主要适合于驱动电容性负载，但是在驱动电阻性负载时会遇到低DC增益，并且因此在存在大幅变化的DC负载电流的情况下驱动低电容性负载时还会遇到稳定性问题。令人遗憾的是，现有的提高第二级5的增益的主要方式是提高其功率消耗。但是，如果能够在不会大幅提高功率消耗的情况下提高第二级增益，将会非常有利。
因而，有一个需要未得到满足，即需要一种通用运算放大器，其能够驱动高负载电容和广泛范围的电流和电阻性负载同时维持高增益和精确度但耗散的功率实质性低于现有的通用运算放大器。
还有一个需要未得到满足，即需要一种不是从其第二级获得基本上其所有增益的二级运算放大器。
还有一个需要未得到满足，即需要一种在运算放大器在驱动电阻性负载时不会丢失大量增益的运算放大器。
还有一个需要未得到满足，即需要一种在驱动电阻性负载时不会丢失大量增益并且消耗的功率量相对低的运算放大器。
还有一个需要未得到满足，即需要一种在驱动低或高电容性负载和/或电阻性负载时实现充分增益的通用运算放大器。
发明内容
本发明的一个目的是提供一种用于通用运算放大器的补偿技术，所述通用运算放大器能够驱动高负载电容和广泛范围的电流和电阻性负载，同时维持高增益和精确度但是耗散的功率实质性少于现有的通用运算放大器。
本发明的另一目的是提供一种不是从其第二级实现基本上其所有增益的二级运算放大器。
本发明的另一目的是提供一种在运算放大器在驱动电阻性负载时不会丢失大量增益的运算放大器。
本发明的另一目的是提供一种在驱动电阻性负载时不会丢失大量增益并且消耗的功率量相对低的运算放大器。
本发明的另一目的是提供在驱动低或高电容性负载和/或电阻性负载时实现充分增益的通用运算放大器。
简而言之，并且根据一个实施例，本发明提供一种运算放大器(10)，其能够驱动电容性负载(CLOAD)和/或电阻性负载(RLOAD)，并且包括：第一增益级(2)，其输出端耦合到高阻抗节点(3)；和第二增益级(5)，其输入端耦合到第一高阻抗节点。增益降低电阻器(RD)和AC耦合电容器(CD)串联耦合在高阻抗节点与接地电压之间。米勒反馈电容器(CM)耦合在第二增益级的输出端导体(7)与高阻抗节点之间。第二增益级的输出端可以通过串联晶体管(MCASCODE)耦合到高阻抗节点。
在一个实施例中，本发明提供放大器电路(10)，其包括：第一增益级(2)，其输出端耦合到第一高阻抗节点(3、3-1、3-2)；第一增益降低电阻器(RD、RD1、RD2)和第一AC耦合电容器(CD、CD1、CD2)，其串联耦合在第一高阻抗节点(3、3-1、3-2)与第一参考电压(GND)之间；第二增益级(5)，其输入端耦合到第一高阻抗节点(3、3-1、3-2)；以及第一米勒反馈电容器(CM、CM1、CM2)，其耦合在所述第二增益级(5)的输出端导体(7)与所述第一高阻抗节点(3、3-1、3-2)之间。在一个实施例中，所述第一增益级(2)的所述输出端借助于第一串联晶体管(MCASCODE、MNCASCODE、MPCASCODE)耦合到所述第一高阻抗节点(3、3-1、3-2)。
在一个实施例中，第二米勒反馈电容器(CM2)耦合在所述输出端导体(7)与第二串联晶体管(MPCASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第二电极(即，漏极)耦合到所述第一高阻抗节点(3、3-1、3-2)。
在另一实施例中，第二米勒反馈电容器(CM2)耦合在所述输出端导体(7)与第二串联晶体管(MPCASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第二电极(即，漏极)耦合到第二高阻抗节点(3-2)。第二增益降低电阻器(RD1)和第二AC耦合电容器(CD1)串联耦合在所述第二高阻抗节点(3-2)与第二参考电压(VDD)之间。
在一个实施例中，所述第二增益级(5)包括：下拉晶体管(MN1)，其第一电极(即，源极)耦合到所述第一参考电压(GND)，第二电极(即，漏极)耦合到所述输出端导体(7)，并且控制电极(即，栅极)耦合到所述第一高阻抗节点(3-1)；和上拉晶体管(MP1)，其第一电极(即，源极)耦合到所述第二参考电压(VDD)，第二电极(即，漏极)耦合到所述输出端导体(7)，并且控制电极(即，栅极)耦合到所述第二高阻抗节点(3-2)。在所描述的实施例中，所述第二增益级(5)包括AB类偏压级，其耦合在所述第一(3-1)与第二(3-2)高阻抗节点之间。
在一个实施例中，第三米勒反馈电容器(CM4)耦合在所述输出端导体(7)与所述第一高阻抗节点(3-1)之间，并且第四米勒反馈电容器(CM3)耦合在所述输出端导体(7)与所述第二高阻抗节点(3-2)之间。
在一个实施例中，升压晶体管(MP2)的第一端子(即，源极)耦合到所述第二参考电压(VDD)，第二端子(即，漏极)耦合到所述输出端导体(7)，且控制端子(即，栅极)通过隔离电阻器(R3)耦合到所述第一(3-1)和第二(3-2)高阻抗节点中的一者。在一个实施例中，与打开上拉晶体管(MP1)需要的电压相比，在所述第二高阻抗节点(3-2)上需要更高量值的电压以便打开升压晶体管(MP2)。
在一个实施例中，所述第一增益级(2)包括：第一(M1)和第二(M2)输入端晶体管，其控制电极(例如，栅极)经耦合以分别接收第一(Vin+)和(Vin-)输入信号，第一电极(例如，源极)耦合到尾电流源(I2)，并且第二电极(例如，漏极)分别耦合到折叠串联电路(MNCASCODE、MPCASCODE、M3、4、9、10)的第一(11)和第二(11A)输入端，所述折叠串联电路的第一(3-1)和第二(3-2)输出端分别耦合到所述下拉晶体管(MN1)和上拉晶体管(MP1)的控制电极。
在一个实施例中，本发明提供一种用于借助于放大器(10)驱动耦合到输出端导体(7)的电容性负载(CLOAD)和/或电阻性负载(RLOAD)的方法，所述放大器(10)包括：第一增益级(2)，其输出端耦合到第一高阻抗节点(3)；第二增益级(5)，其输入端耦合到所述第一高阻抗节点(3、3-1、3-2)，且其输出端耦合到所述输出端导体(7)，所述方法包括将第一增益降低电阻器(RD)和第一AC耦合电容器(CD)串联耦合在所述第一高阻抗节点(3)与第一参考电压(GND或VDD)之间；以及将第一米勒反馈电容器(CM)耦合在所述输出端导体(7)与所述第一高阻抗节点(3)之间。
在一个实施例中，所述方法包括借助于所述第一米勒反馈电容器(CM)和借助于第一串联晶体管(MCASCODE、MNCASCODE、MPCASCODE)将所述第一增益级(2)的输出端耦合到所述第一高阻抗节点(3、3-1、3-2)。
在一个实施例中，所述方法包括将第二米勒反馈电容器(CM1)耦合在所述输出端导体(7)与第二串联晶体管(MPCASCODE)的第一电极(即，源极)之间，所述第二串联晶体管的第二电极(即，漏极)耦合到所述第一高阻抗节点(3、3-1、3-2)。
在一个实施例中，所述方法包括将第三米勒反馈电容器(CM4)耦合在所述输出端导体(7)与所述第一高阻抗节点(3-1)之间，和将第四米勒反馈电容器(CM3)耦合在所述输出端导体(7)与所述第二高阻抗节点(3-2)之间。
在一个实施例中，所述方法包括将升压晶体管(MP2)耦合在第二参考电压(VDD)与所述输出端导体(7)之间，和借助于隔离装置(R3、MP3)将升压晶体管(MP2)的控制端子(即，栅极)耦合到所述第一(3-1)和第二(3-2)高阻抗节点中的一者。
在一个实施例中，本发明提供用于借助于放大器(10、20)驱动电容性负载(CLOAD)和/或电阻性负载(RLOAD)的电路，所述放大器(10、20)包括：第一增益级(2)，其输出端耦合到第一高阻抗节点(3)，和第二增益级(5)，其输入端耦合到所述第一高阻抗节点(3、3-1、3-2)，所述电路包括用于将第一增益降低电阻器(RD)AC耦合在所述第一高阻抗节点(3)与第一参考电压(GND或VDD)之间的装置(CD)；以及用于将第一米勒反馈电容器(CM)耦合在所述第二增益级(5)的输出端导体(7)与所述第一高阻抗节点(3)之间的装置(3或MCASCODE)。
附图说明
图1A是具有常规米勒反馈补偿的常规二级运算放大器的框图。
图1B是现有技术二级运算放大器的框图，其类似于图1A中所示的运算放大器，但是进一步包括一个耦合在米勒反馈电容器与高阻抗节点之间的串联晶体管和一个耦合在高阻抗节点与接地之间的增益降低电阻器。
图2是改进的二级运算放大器的框图。
图3A是图2的运算放大器的示意图，其进一步包括输出电流升高电路。
图3B是可以用于图2的运算放大器的替代输出电流升高电路的示意图。
图4示出了图3的运算放大器的相位容限与负载电容曲线与使用现有技术图1A中指示的米勒补偿的以其它方式可比的常规运算放大器的相位容限与负载电容曲线的比较。
具体实施方式
运算放大器包括第一增益级，所述第一增益级的输出端耦合到高阻抗节点，所述高阻抗节点耦合到第二增益级的输入端。增益降低或阻尼电阻器和AC耦合电容器串联耦合在高阻抗节点与参考电压之间。在一个实施例中，米勒反馈电容器耦合在第二增益级的输出端与“串联点”之间，所述“串联点”借助于串联晶体管耦合到所述高阻抗节点。米勒反馈电容的一部分可以被“***”并且直接反馈给高阻抗节点。运算放大器能够在驱动高电容性负载、低电容性负载或电阻性负载的同时维持高总增益。驱动电流升高电路可以与第二增益级的输出晶体管有效并联耦合。
参看图2，二级运算放大器10包括第一跨导增益级2，其具有跨导G1并且可配置为反转级。第一增益级2的(+)输入端接收输入信号Vin+，并且其(-)输入端接收输入信号Vin-。第一增益级2的输出端子通过导体11连接到N沟道串联晶体管MNCASCODE的源极，所述N沟道串联晶体管MNCASCODE的漏极通过高阻抗导体或节点3耦合到具有跨导G2的反转第二跨导增益级5的输入端。高阻抗节点3连接到阻尼(增益降低)电阻器RD的一个端子。阻尼电阻RD的另一端子借助于AC耦合(阻尼)电容器CD耦合到接地，所述AC耦合(阻尼)电容器CD在10MHZ实施方案的一个实例中可以具有大概10pF(微微法)的电容，并且阻尼电阻器RD可以具有大概8千欧的电阻。(当然，电阻器RD和电容器CD的位置可以颠倒，因为其仅需要串联连接。)
寄生电容C1耦合到高阻抗节点3，并且可以具有大概2pF的电容。MNCASCODE的栅极耦合到合适的偏压电压。MNCASCODE的源极通过“串联点”11耦合到米勒反馈电容器CM2的一个端子，其另一端子通过导体7连接到第二增益级5的输出端。除CM2之外，总“下部”米勒反馈电容还可包括耦合在输出端导体7与高阻抗节点3之间的“***部分”CM4。在一个实例中，CM2可以具有2.65pF的值，并且***部分CM4可以具有0.33pF的值。输出电压Vout产生于输出端导体7上，并且被施加到负载电容CLOAD。作为负载电容CLOAD的替代或补充，负载电阻RLOAD可以耦合在输出端导体7与接地之间。
类似地，二级运算放大器10还包括P沟道串联晶体管MPCASCODE，其漏极通过高阻抗节点3耦合到第二跨导增益级5的输入端。MPCASCODE的栅极耦合到合适的偏压电压。MPCASCODE的源极通过另一“串联点”14耦合到另一米勒反馈电容器CM1的一个端子，所述电容器的另一端子通过输出端导体7连接到第二增益级5的输出端。除了CM1之外，总“上部”米勒反勒电容还可包括耦合在输出端导体7与高阻抗节点3之间的“***部分”CM3。在一个实例中，CM1可以具有2.65pF的值，并且***部分CM3可以具有0.33pF的值。(应注意，***米勒电容部分CM3和CM4并不总是必要的，但在大多数情况下其将改进运算放大器10的轻负载电容稳定性。此外应注意，使用两个串联晶体管不是必要的。图2的运算放大器10也可实施为仅具有单个串联晶体管和单个米勒反馈电容器。使用两个串联晶体管通常很管用但并不总是必要的，因为当米勒反馈电容器在驱动相对低的负载电容时，将米勒反馈电容器直接从输出端导体7旁路耦合到高阻抗节点3可以有助于放大器稳定性。)
将增益降低电阻器RD直接耦合在高阻抗节点3与接地之间，会减少第一增益级2的增益。但是，运算放大器10中的增益降低电阻器RD的借助于AC耦合电容器CD的AC耦合有效地将增益降低电阻器RD与第一增益级2的输出端隔离开来，因为对于DC和低频率操作来说，第一增益级2的增益等于其将在增益降低电阻器RD被移除的情况下的增益。增益降低电阻器RD的AC耦合还在驱动小电容性负载时改进了运算放大器10的稳定性，因为RD和CD在每一米勒反馈环路内产生了零点，这有助于抵消对应串联米勒电容器和对应串联晶体管的跨导所产生的内部环路极点。
除了提供增益降低电阻器RD与接地(或其它固定参考)的上述AC耦合之外，还需要将总米勒反馈电容的大部分移动到串联点，因为这会减少高阻抗节点3上的总电容，并且这允许使用较大阻尼电阻器RD，且因此使用较小阻尼电容器CD。可能需要“***”米勒电容器CM3和CM4将放大器在小电容性负载下保持稳定，尤其是在跨导G2因DC负载电流而较高的情况下。(“低电容性负载”可以被认为是大概与总米勒电容CM相同值的电容，并且“高电容性负载”可以被认为是大概总米勒电容值的100倍。)因为RD和CD在内部米勒反馈环路内提供零点，从而部分抵消了归因于内部米勒环路内的米勒电容器(CM1和CM2)的极点和串联晶体管的跨导(Gm)，所以高百分比的总米勒电容可连接到串联点11和14，并且可使用用于***部分CM3和CM4的相对较小值。
在此实例中，2.65pF米勒反馈电容器CM2耦合在输出端导体7与到串联晶体管MNCASCODE的源极的下部串联点11之间，并且向包括第二增益级5、串联晶体管MNCASCODE和其相关联的米勒反馈补偿的环路的传送特性添加极点，因为MNCASCODE的跨导的作用。现有技术部分图1B中的运算放大器的先前描述的问题，即因为包括第二增益级5的反馈环路需要稳定所以不能够驱动低电容性负载，这个问题通过增益降低电阻器RD借助于阻尼电容器CD与接地的AC耦合而得到解决，因为包括增益降低电阻器RD和阻尼电容器CD的阻尼网络向包括第二增益级5、串联晶体管MNCASCODE和其相关联的米勒反馈补偿的环路添加了传送特性零点。所述“添加的”零点可抵消与串联晶体管MNCASCODE相关联的极点和其相关联的米勒反馈补偿。这允许米勒反馈环路的带宽在高电容性负载的情况下下降，其中阻尼网络用于控制从第一增益级2的相移。除了控制从第一增益级2的相移之外，本发明中的阻尼网络还向米勒反馈网络的传送特性添加零点，以补偿串联晶体管的跨导引起的极点(在米勒反馈环路内)。这与先前提到的梁等人的文章中描述的方法有很大不同。
因而，运算放大器10中的电路“恢复”了第一增益级2的因RD被直接连接到接地而丢失的增益量且允许运算放大器10实际上驱动低电容性负载，方法是通过添加零点以抵消每一串联反馈环路中的极点。
应注意，从输出端导体7向两个串联点11和14的总米勒反馈的***或分离提供了串联晶体管的较高有效跨导，这允许较高百分比的总米勒电容被耦合到串联点而不是高阻抗节点3，并且因此减少高阻抗节点3上的电容性负载的量。这允许使用较少量的阻尼电容CD。
图2的运算放大器10中所示的补偿技术通过将第一级增益降低(阻尼)电阻器AC耦合到接地而不是将其直接连接到接地，解决了现有技术图1B中所示的二级放大器特有的二级DC增益问题。此外，包括RD和CD的RC阻尼网络改进了内部米勒反馈环路的稳定性。这使得较大百分比的总米勒电容被移动到串联点(或如图2和3A中所示的两个串联点)，并且使高阻抗节点3上的电容保持较低，因此AC耦合电容器(阻尼电容器)值也可保持足够低，使其不会对放大器的其它性能方面造成不利影响。图2中的所得二级运算放大器10是低功率通用运算放大器，其能够驱动广泛范围的负载电容和电阻，并且不具有主要经设计以驱动高负载电容的现有架构的性能局限性和高功率消耗。
如果阻尼电容器CD变得大于米勒补偿电容器，则米勒环路周围的增益将低于标准米勒补偿提供的增益。这在图2的放大器10在驱动较小值电阻性负载时将产生带宽损失。阻尼电容器CD还产生极点/零点对，其使放大器稳定时间稍微降级(在一个实例中大约降级20％)。
图3A示出了运算放大器20的示意图，其包括图2中指示的所有电路，并且进一步包括电流升高电路，所述电流升高电路提供额外驱动电流，并且不会提高高阻抗节点3-2处的电容。图3A中的第一增益级2A对应于图2中的第一增益级2，并且包括一对差分耦合的P沟道输入晶体管M1和M2，其源极连接到尾电流源I2。输入晶体管M1的栅极耦合到Vin+，并且其漏极通过导体11连接到N沟道晶体管M4的漏极，N沟道晶体管M4的源极连接到VSS。类似地，输入晶体管M2的栅极耦合到Vin-，并且其漏极通过导体11A连接到N沟道晶体管M3的漏极，N沟道晶体管M3的源极连接到VSS。导体11(即，串联点11)还连接到N沟道串联晶体管MNCASCODE的源极，N沟道串联晶体管MNCASCODE的漏极连接到高阻抗导体或节点3-1。串联晶体管M5和MNCASCODE的栅极连接到偏压电压VBIAS。导体11A还连接到N沟道串联晶体管M5的源极，N沟道串联晶体管M5的漏极连接到导体23。导体23还连接到晶体管M3和M4的栅极。差分输入级的晶体管M3和M4因而分别充当电流反射镜输入晶体管和电流反射镜输出晶体管。
导体23还连接到P沟道串联晶体管M8的漏极，P沟道串联晶体管M8的源极连接到P沟道串联晶体管M10的漏级，P沟道串联晶体管M10的源极连接到VDD，并且其栅极通过导体25连接到P沟道电流反射镜输入晶体管M11的栅极和漏极，P沟道电流反射镜输入晶体管M11的源极连接到VDD。导体25还连接到电流源I1，电流源I1参考到接地。导体25还连接到P沟道晶体管M9的栅极，P沟道晶体管M9的源极连接到VDD并且其漏极连接到串联点14和P沟道串联晶体管MPCASCODE的源极，P沟道串联晶体管MPCASCODE的栅极连接到电压源VB3，并且其漏极连接到高阻抗导体或节点3-2。
图3A中的第二增益级5A对应于图2中的第二增益级5，并且包括N沟道输出端下拉晶体管MN1，下拉晶体管MN1的源极连接到VSS，并且其栅极连接到高阻抗节点3-1。增益降低电阻器RD2耦合在高阻抗节点3-1与被参考到VSS的AC耦合电容CD2的一个端子之间。另一增益降低电阻器RD1耦合在高阻抗节点3-2与参考到VDD的AC耦合电容CD1的一个端子之间。“下侧”米勒反馈电容器CM2连接在输出端导体7与串联点11之间，并且“上侧”米勒反馈电容器CM1连接在输出端导体7与串联点14之间。米勒反馈电容的下侧***部分CM4耦合在输出端导体7与高阻抗节点3-1之间。类似地，米勒反馈电容的上侧***部分CM3耦合在输出端导体7与高阻抗节点3-2之间。
第二增益级5A进一步包括标准AB类偏压级(还被称为蒙蒂塞利(Monticelli)电路)，其包括P沟道晶体管M7，所述P沟道晶体管M7的源极连接到高阻抗节点3-2，其栅极连接到偏压电压源VB1，并且其漏极连接到高阻抗节点3-1。所述AB类偏压级还包括N沟道晶体管M6，其源极连接到高阻抗节点3-1，其漏极连接到高阻抗节点3-2，并且其栅极连接到偏压电压源VB2。
图3A中的运算放大器20进一步包括电流升高器电路，其包括P沟道升压晶体管MP2，在此实例中，P沟道升压晶体管MP2的阈值电压量值高于上拉晶体管MP1。升压晶体管MP2的源极连接到VDD，并且其漏极连接到输出端导体7。升压晶体管MP2的栅极通过隔离电阻器R3耦合到输出晶体管MP1的栅极，即，耦合到高阻抗节点3-2。因此，升压晶体管MP2基本上不会向高阻抗节点3-2添加电容，并且因此基本上不会导致米勒反馈补偿的降级。因为电流升高晶体管MP2的阈值电压量值高于上拉晶体管MP1，并且因为其栅极在普通低负载操作期间通过隔离电阻器R3与高阻抗节点3-1隔离开来，所以在普通低负载操作期间升压晶体管MP2被关闭，并且不会消耗操作电力，并且仅当运算放大器20在驱动极大负载电流时才会打开。
上拉晶体管MP1的大小足够大，可以提供所有所需的高频率输出电流。升压晶体管MP2允许上拉晶体管MP1的大小减小，这使得高阻抗节点3-2上的电容降低，并且因此允许使用较大值的RD和较小值的CD。增益降低电阻RD和AC耦合电容器CD被***成2个网络(RD1/CD1和RD2/CD2)以便实现对称性。包括升压晶体管MP2和隔离电阻器R3的输出电流升高器电路基本上不会产生Vout稳定时间的降级，因为升压晶体管MP2仅在米勒环路带宽极高时才会在高输出电流下打开。(应注意，前文的电流升高电路可结合任何类型的补偿使用以提供改进的性能。其对于图2和3中所示的新补偿方案特别管用，因为所述新补偿方案比某些其它方法对于高阻抗节点处的电容更加敏感。电流升高电路提供高输出驱动电流，并且不会提高高阻抗节点处的电容。)
如果隔离电阻器R3的大小设计成使得包括RD1和CD1的阻尼网络的时间常数与R3的时间常数和MP2的栅极电容相同，那么R3和MP2的栅极电容作为阻尼网络的一部分操作。但是，所述电路可以承受这两个时间常数的较大程度上的失配。
电流升高器晶体管MP2和隔离电阻器R3的益处是在不提高高阻抗节点3-2处的电容的情况下实现高输出电流驱动。此电流升高器电路在不会因米勒反馈补偿发生降级的情况下增加运算放大器20的输出驱动。在上述实施方案中，利用电容耦合阻尼电阻器仍然有非常轻微的轻负载电容问题。解决所述问题是使米勒电容的0.33pF部分与高阻抗节点***的原因。这往往会使高频率围绕串联晶体管旁路。
图3B说明图2的运算放大器中可以使用的替代输出电流升高电路。在图3B中，P沟道上拉晶体管MP1和P沟道升压晶体管MP2与图3A中一样连接。但是，升压晶体管MP2的阈值电压量值不需要比上拉MP1高才能在低负载电流状况下保持升压晶体管MP2关闭。实际上，P沟道晶体管MP3的源极连接到升压晶体管MP2的栅极，并且连接到被参考到VDD的电流源I0。晶体管MP3的栅极连接到高阻抗节点3-2，并且其漏极连接到VSS。晶体管MP1、MP2和MP3全部可以是相同类型的装置，具有相等的阈值电压。将升压晶体管MP2的栅极电容与高阻抗节点3-2隔离开来的晶体管MP3的沟道宽度与沟道长度比可以远远小于升压晶体管MP2的沟道宽度与沟道长度比。
图4包括模拟曲线，其展示放大器中的图2、3A和3B的新补偿技术与现有技术图1A中所示的常规米勒补偿的比较。具体地说，已利用图3A的补偿方法设计了运算放大器，并且将其与除了用标准米勒补偿加以补偿之外相同的放大器比较。图4中比较的运算放大器基本上相同，但是所利用的补偿技术除外，因为两个运算放大器使用相同CMOS制造工艺，并且两者具有类似噪声、操作电压范围和静止电源电流值。图3A中所示的补偿电路提供与现有技术图1中所示的经过补偿的放大器相比25到35度的额外相位容限。图3A中的补偿电路使有用的电容性负载驱动范围大概扩展到10倍。在另一放大器实施方案中，发现总体上如图3中所示的经过补偿的运算放大器的带宽大概是总体上如现有技术图1A中指示的经过补偿的现存放大器的带宽的大概3倍且电容性负载驱动能力是其三倍，并且在驱动低电容性负载时没有显著的稳定性问题。
可使用本发明的技术来提供通用运算放大器，其能够驱动极宽范围的电容性负载，并且还能够驱动电阻性负载，而没有常规地补偿的放大器的低DC增益和大功率消耗。
虽然已参看本发明的若干具体实施例描述了本发明，但是所属领域的技术人员在不脱离本发明的真正精神和范围的情况下将能够对所描述的本发明的实施例进行各种修改。期望与权利要求书中陈述的元件或步骤没有实质性区别但分别用实质性相同的方式执行实质性相同功能以实现与所主张的相同的结果的所有元件或步骤在本发明的范围内。举例来说，所述RC阻尼网络还可实施有有源电路(例如电容乘法器电路)，并且有各种类似但稍微不同的方式来实施所述电流升高器。

Claims (21)

1.一种放大器电路，其包含：
(a)第一增益级，其输出端耦合到第一高阻抗节点；
(b)第一增益降低电阻器和第一AC耦合电容器，其串联耦合在所述第一高阻抗节点与第一参考电压之间；
(c)第二增益级，其输入端耦合到所述第一高阻抗节点；以及
(d)第一米勒反馈电容器，其耦合在所述第二增益级的输出端导体与所述第一高阻抗节点之间。
2.根据权利要求1所述的放大器电路，其中所述第一增益级的所述输出端借助于第一串联晶体管耦合到所述第一高阻抗节点。
3.根据权利要求2所述的放大器电路，其包括第二米勒反馈电容器，所述第二米勒反馈电容器耦合在所述输出端导体与第二串联晶体管的第一电极之间，所述第二串联晶体管的第二电极耦合到所述第一高阻抗节点。
4.根据权利要求2所述的放大器电路，其包括第二米勒反馈电容器，所述第二米勒反馈电容器耦合在所述输出端导体与第二串联晶体管的第一电极之间，所述第二串联晶体管的第二电极耦合到第二高阻抗节点。
5.根据权利要求4所述的放大器电路，其包括第二增益降低电阻器和第二AC耦合电容器，所述第二增益降低电阻器和第二AC耦合电容器串联耦合在所述第二高阻抗节点与第二参考电压之间。
6.根据权利要求5所述的放大器电路，其中所述第二增益级包括：下拉晶体管，所述下拉晶体管的第一电极耦合到所述第一参考电压，第二电极耦合到所述输出端导体，并且控制电极耦合到所述第一高阻抗节点；和上拉晶体管，所述上拉晶体管的第一电极耦合到所述第二参考电压，第二电极耦合到所述输出端导体，且控制电极耦合到所述第二高阻抗节点。
7.根据权利要求4所述的放大器电路，其包括：第三米勒反馈电容器，所述第三米勒反馈电容器耦合在所述输出端导体与所述第一高阻抗节点之间；和第四米勒反馈电容器，所述第四米勒反馈电容器耦合在所述输出端导体与所述第二高阻抗节点之间。
8.根据权利要求5所述的放大器电路，其包括升压晶体管，所述升压晶体管的第一电极耦合到所述第二参考电压，第二电极耦合到所述输出端导体，且控制电极通过隔离装置耦合到所述第二高阻抗节点。
9.根据权利要求6所述的放大器电路，其中所述第二增益级包括AB类偏压级，所述AB类偏压级耦合在所述第一与第二高阻抗节点之间。
10.根据权利要求6所述的放大器电路，其中所述第一增益级包括第一和第二输入端晶体管，其控制电极经耦合以分别接收第一和第二输入信号，第一电极耦合到尾电流源，并且第二电极分别耦合到折叠串联电路的第一和第二输入端，所述折叠串联电路的第一和第二输出端分别耦合到所述下拉晶体管和上拉晶体管的所述控制电极。
11.根据权利要求1所述的放大器电路，其中所述第一增益降低电阻器的第一端子连接到所述第一高阻抗节点，并且第二端子连接到所述第一AC耦合电容器的第一端子，所述第一AC耦合电容器的第二端子耦合到所述第一参考电压。
12.根据权利要求1所述的放大器电路，其包括电阻性负载，所述电阻性负载耦合到所述输出端导体。
13.根据权利要求1所述的放大器电路，其包括低电容负载，所述低电容负载耦合到所述输出端导体。
14.根据权利要求1所述的放大器电路，其包括高电容负载，所述高电容负载耦合到所述输出端导体。
15.根据权利要求8所述的放大器电路，其中所述隔离装置包括隔离电阻器，并且其中所述升压晶体管具有量值大于所述上拉晶体管的阈值电压。
16.一种用于借助于放大器来驱动耦合到输出端导体的电容性负载和/或电阻性负载的方法，所述放大器包括输出端耦合到第一高阻抗节点的第一增益级和输入端耦合到所述第一高阻抗节点且输出端耦合到所述输出端导体的第二增益级，所述方法包含：
(a)将第一增益降低电阻器和第一AC耦合电容器串联耦合在所述第一高阻抗节点与第一参考电压之间；以及
(b)将第一米勒反馈电容器耦合在所述输出端导体与所述第一高阻抗节点之间。
17.根据权利要求16所述的方法，其包括借助于第一串联晶体管将所述第一增益级的所述输出端耦合到所述第一高阻抗节点。
18.根据权利要求17所述的方法，其包括将第二米勒反馈电容器耦合在所述输出端导体与第二串联晶体管的第一电极之间，所述第二串联晶体管的第二电极耦合到所述第一高阻抗节点。
19.根据权利要求18所述的方法，其包括将第三米勒反馈电容器耦合在所述输出端导体与所述第一高阻抗节点之间，和将第四米勒反馈电容器耦合在所述输出端导体与第二高阻抗节点之间。
20.根据权利要求17所述的方法，其包括将升压晶体管耦合在第二参考电压与所述输出端导体之间，和借助于隔离装置将所述升压晶体管的控制端子耦合到所述第二高阻抗节点。
21.一种用于借助于放大器来驱动电容性负载和/或电阻性负载的电路，所述放大器包括输出端耦合到第一高阻抗节点的第一增益级和输入端耦合到所述第一高阻抗节点的第二增益级，所述电路包含：
(a)用于将第一增益降低电阻器AC耦合在所述第一高阻抗节点与第一参考电压之间的构件；以及
(b)用于将第一米勒反馈电容器耦合在所述第二增益级的输出端导体与所述第一高阻抗节点之间的构件。
CN201310105225.9A 2012-03-28 2013-03-28 用于驱动大电容性负载的放大器的补偿电路和方法 Active CN103368502B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261616579P 2012-03-28 2012-03-28
US61/616,579 2012-03-28
US13/761,357 US8890610B2 (en) 2012-03-28 2013-02-07 Compensation circuitry and method for amplifiers driving large capacitive loads
US13/761,357 2013-02-07

Publications (2)

Publication Number Publication Date
CN103368502A true CN103368502A (zh) 2013-10-23
CN103368502B CN103368502B (zh) 2017-09-08

Family

ID=49369184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310105225.9A Active CN103368502B (zh) 2012-03-28 2013-03-28 用于驱动大电容性负载的放大器的补偿电路和方法

Country Status (2)

Country Link
US (1) US8890610B2 (zh)
CN (1) CN103368502B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406826A (zh) * 2015-08-06 2016-03-16 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种适合宽容性负载范围的三级运算放大器
CN106464219A (zh) * 2014-05-01 2017-02-22 德克萨斯仪器股份有限公司 放大器***中的电流限制
CN107733383A (zh) * 2017-09-22 2018-02-23 烽火通信科技股份有限公司 一种跨阻放大电路及其设计方法
CN110710105A (zh) * 2017-05-30 2020-01-17 ams国际有限公司 放大器装置和具有这种放大器装置的传感器装置
CN113708755A (zh) * 2020-05-21 2021-11-26 爱思开海力士有限公司 加重电路及包含其的发送器
US20220383823A1 (en) * 2021-05-31 2022-12-01 Samsung Electronics Co., Ltd. Buffer circuit including offset blocking circuit and display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11095216B2 (en) * 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators
US9479159B2 (en) 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9350342B2 (en) 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage
US9559683B2 (en) * 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
DE102014226168B4 (de) * 2014-12-17 2018-04-19 Dialog Semiconductor (Uk) Limited Spannungsregler mit Senke/Quelle-Ausgangsstufe mit Betriebspunkt-Stromsteuerschaltung für schnelle transiente Lasten und entsprechendes Verfahren
US10574193B2 (en) * 2017-01-25 2020-02-25 Mediatek Inc. Class AB amplifier having cascode stage with filter for improving linearity
CN110808721B (zh) * 2018-08-06 2023-07-14 锐迪科创微电子（北京）有限公司 一种抗饱和的电流模控制射频功率放大器
US10756676B2 (en) 2018-10-17 2020-08-25 Analog Devices Global Unlimited Company Amplifier systems for driving a wide range of loads
US11196396B2 (en) * 2020-02-12 2021-12-07 Himax Technologies Limited Operational amplifier
CN111953315B (zh) * 2020-09-08 2024-02-20 深圳市汇顶科技股份有限公司 晶体振荡器、芯片和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2935229Y (zh) * 2005-05-08 2007-08-15 凹凸科技（中国）有限公司 一种低压降稳压器
US20080272844A1 (en) * 2006-07-27 2008-11-06 Linear Technology Corporation Class ab folded-cascode amplifier having cascode compensation
CN101963820A (zh) * 2009-07-21 2011-02-02 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2935229Y (zh) * 2005-05-08 2007-08-15 凹凸科技（中国）有限公司 一种低压降稳压器
US20080272844A1 (en) * 2006-07-27 2008-11-06 Linear Technology Corporation Class ab folded-cascode amplifier having cascode compensation
CN101963820A (zh) * 2009-07-21 2011-02-02 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464219A (zh) * 2014-05-01 2017-02-22 德克萨斯仪器股份有限公司 放大器***中的电流限制
CN106464219B (zh) * 2014-05-01 2019-07-02 德克萨斯仪器股份有限公司 放大器***中的电流限制
CN105406826A (zh) * 2015-08-06 2016-03-16 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种适合宽容性负载范围的三级运算放大器
CN110710105A (zh) * 2017-05-30 2020-01-17 ams国际有限公司 放大器装置和具有这种放大器装置的传感器装置
CN110710105B (zh) * 2017-05-30 2023-03-14 ams国际有限公司 放大器装置和具有这种放大器装置的传感器装置
CN107733383A (zh) * 2017-09-22 2018-02-23 烽火通信科技股份有限公司 一种跨阻放大电路及其设计方法
CN107733383B (zh) * 2017-09-22 2020-10-30 烽火通信科技股份有限公司 一种跨阻放大电路及其设计方法
CN113708755A (zh) * 2020-05-21 2021-11-26 爱思开海力士有限公司 加重电路及包含其的发送器
CN113708755B (zh) * 2020-05-21 2024-03-29 爱思开海力士有限公司 加重电路及包含其的发送器
US20220383823A1 (en) * 2021-05-31 2022-12-01 Samsung Electronics Co., Ltd. Buffer circuit including offset blocking circuit and display device including the same
US11955090B2 (en) * 2021-05-31 2024-04-09 Samsung Electronics Co., Ltd. Buffer circuit including offset blocking circuit and display device including the same

Also Published As

Publication number Publication date
US20140218112A1 (en) 2014-08-07
CN103368502B (zh) 2017-09-08
US8890610B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
CN103368502A (zh) 用于驱动大电容性负载的放大器的补偿电路和方法
CN101373956B (zh) 两级放大器的共模反馈电路频率补偿方法
CN101917169B (zh) 高带宽低功耗频率补偿三级运算放大器
Kulej 0.5‐V bulk‐driven OTA and its applications
AU2007219317B2 (en) Differential Amplifier with Current Source Controlled through Differential Feedback
US8258867B2 (en) Front-end equalizer and amplifier circuit
CN104393846A (zh) 运算放大器
CN104158497A (zh) 低噪声放大器
Centurelli et al. Comparative performance analysis and complementary triode based CMFB circuits for fully differential class AB symmetrical OTAs with low power consumption
Veldandi et al. An ultra-low-voltage bulk-driven analog voltage buffer with rail-to-rail input/output range
US9203364B2 (en) DC offset canceller
Ghorbanzadeh et al. Design and analysis of a two stage class AB operational trans-conductance amplifier in 180–nm technology
CN210745089U (zh) 射频超宽带驱动放大器芯片
US5406220A (en) Pole/zero compensation in cascode amplifiers
CN110798162A (zh) 射频超宽带驱动放大器芯片
JP3751812B2 (ja) カスコードトランジスタを出力段に有する電子回路装置
US8035450B2 (en) Operational transconductance amplifier having two amplification stages
US7688145B2 (en) Variable gain amplifying device
US6624704B1 (en) High speed high current gain operational amplifier
CN105720935A (zh) 一种衬底输入结构的跨导放大器
CN201204568Y (zh) 音频功率放大电路
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
Huijsing et al. Low-voltage low-power amplifiers
CN111865243A (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
JP4559908B2 (ja) 演算増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant