CN103346874B - 一种基于dds的数字通信时钟同步*** - Google Patents
一种基于dds的数字通信时钟同步*** Download PDFInfo
- Publication number
- CN103346874B CN103346874B CN201310246147.4A CN201310246147A CN103346874B CN 103346874 B CN103346874 B CN 103346874B CN 201310246147 A CN201310246147 A CN 201310246147A CN 103346874 B CN103346874 B CN 103346874B
- Authority
- CN
- China
- Prior art keywords
- module
- control word
- frequency control
- frequency
- dds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 19
- 238000011045 prefiltration Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 238000001914 filtration Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000000205 computational method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种基于DDS的数字通信时钟同步***，包括波形预处理器，鉴相器，前置滤波器，***数据处理模块，DDS波形产生模块；波形预处理器连接鉴相器的一个输入端，鉴相器输出端连接前置滤波器的输入端，前置滤波器输出端连接***数据处理模块的输入端，***数据处理模块输出端连接DDS波形产生模块的频率控制字输入端，DDS波形产生模块输出端连接鉴相器的另一个输入端，同时输出同步时钟信号。本发明通过带有频率最高、最低门限值的控制算法来控制DDS的输出，充分利用DDS覆盖频率范围宽，输出频率控制灵活，分辨率高的特性，实现了没有可调元件、调试难度低、设置工作频率容易，适于多速率工作的数字通信时钟同步***。
Description
技术领域
本发明涉及数据传输***中的时钟同步技术领域，具体涉及一种基于DDS的数字通信时钟同步***。
背景技术
当前通信***正朝着多体制、多模式的方向发展，对于兼容多体制的通信***，其信息传输速率多种多样，接收端实现时钟恢复的时钟同步***就要适应多种多样的速率。当前通信***中时钟同步技术主要有利用模拟锁相环的时钟同步技术、利用加扣脉冲、变模分频等方法实现的全数字锁相环时钟同步技术，这些技术要在多种通信传输速率下实现时钟同步都有相应的难度。
模拟锁相环（PLL）时钟同步提取电路使用到压控振荡器(VCO)，图1为PLL电路实现时钟同步提取的原理框图。锁相环路控制VCO的频率和相位变化，使VCO输出的时钟与到接收数据的码元速率同步。但是VCO的中心频率、频率范围受元件参数影响很大，受温度、湿度等环境因素的影响也较大，调试难度较大。VCO也较难做到宽范围的频率覆盖，模拟锁相环时钟同步电路难以适应多种传输速率时钟同步的任务。
全数字锁相环时钟同步提取电路使用到数控振荡器，图2为全数字锁相环实现时钟同步提取的原理图框图。数控振荡器常用的方式有高频时钟加扣脉冲式数控振荡器、或者是高频时钟变模分频式数控振荡器。鉴相器在每一个周期内得到输入信号的相位与本地信号相位超前或滞后的信息，进行加扣脉冲控制，或者进行变模分频控制，改变输出的时钟相位状态，使本地时钟与接收的数据同步。由于用到高频时钟进行分频，要产生多种不同频率的高频时钟有一定的复杂度；同样，要让时钟同步电路输出的时钟满足多种传输速率的需求，要进行分数比例分频、灵活地控制分频系数才能实现，所以此方法也有较大的复杂度。
发明内容
针对现有技术的不足，本发明提供一种利用直接数字式频率合成器（DDS）模块实现时钟同步锁相环路的***。将DDS作为可控频率源，并通过带有频率最高、最低门限值的控制算法来控制DDS的输出，充分利用DDS覆盖频率范围宽，输出频率控制灵活，分辨率高的特性，实现了没有可调元件、调试难度低、设置工作频率容易，适于多速率工作的数字通信时钟同步***。
本发明通过下述技术方案实现：
一种基于DDS的数字通信时钟同步***，包括波形预处理器，鉴相器，DDS波形产生模块；波形预处理器输出端连接鉴相器的一个输入端，鉴相器输出端连接DDS波形产生模块的频率控制字输入端，DDS波形产生模块输出端连接鉴相器的另一个输入端，同时输出同步时钟信号。
为有利于数据处理，在鉴相器和DDS波形产生模块之间插接了前置滤波器；鉴相器输出端连接前置滤波器的输入端，前置滤波器输出端连接DDS波形产生模块的频率控制字输入端。
为了得到更好的技术效果，在前置滤波器输出端和DDS波形产生模块输入端之间插接了***数据处理模块；前置滤波器输出端连接***数据处理模块的输入端，***数据处理模块输出端连接DDS波形产生模块的频率控制字输入端。
所述***数据处理模块包括取值模块、差值计算模块、环路滤波模块、频率调整量计算模块、频率控制字计算模块、频率超限判决模块和频率控制字设置模块，上述各模块依顺序连接。数据处理模块的数据处理过程包括如下步骤：
（1）DDS初始化模块连接到频率超限判断模块、频率控制字设置模块，向频率超限判断模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值对应的频率控制字；
（2）由取值模块获得前置滤波器电压输出值，将其与基准数值在差值计算模块中进行差值运算；其中的基准数值为前置滤波器输出的最高、最低电压值的算术平均值；
（3）差值数据送入环路滤波模块进行积分运算，其运算结果送入频率调整量计算模块；
（4）频率调整量计算模块将结果数据乘以压控系数，计算得到DDS输出信号频率需要的变量，然后送人频率控制字计算模块；
（5）频率控制字计算模块进行频率控制字的计算，计算后输出的频率控制字送入频率超限判决模块进行高低门限的判决；
（6）当频率控制字没有超过预置的最高、最低门限值时，频率超限判决模块将输入频率控制字直接送到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整；
（7）当频率控制字超过了预置的最高、最低门限值时，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。
其中，步骤（5）中所述的频率控制字计算模块的计算方法可以选用以下两种之一：
（1）；
（2）。
附图说明
图1为模拟锁相环位同步提取电路结构框图。
图2为数字锁相环位同步提取电路结构框图。
图3为基于DDS的数字通信时钟同步***电路结构框图。
图4为图3中的***数据处理模块流程框图。
图5为用单片机做控制的基于DDS的数字通信时钟同步***电路结构框图。
图6为图5中的单片机数据处理流程框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
实施例1：
参照图3，基带信号输入到信号预处理模块，信号预处理模块进行信号的整形、非线性变换处理，整形、处理后的信号输入到鉴相器的一个输入端，鉴相器比较输入的整形、处理后的基带信号与从DDS波形产生模块反馈回来信号它们两者之间的相位差别，鉴相器的输出信号大小对应于这两个输入信号相位差。前置滤波器的作用是将鉴相器输出信号中的高频分量滤掉，有利于之后的数据处理。前置滤波器输出的信号经过数据处理模块处理后,生成DDS的频率控制字对DDS波形产生模块进行控制, DDS波形产生器的输出信号又反馈到鉴相器的另一个输入端，实现闭环的反馈控制，不断调整DDS波形产生模块输出信号的频率，使得输出信号的频率和相位与输入的基带信号同步，恢复出同步的时钟信号并输出。
通过外接键盘或者I/O装置可以设置DDS初始值，以及预置频率控制字的最高、最低门限值（及最高、最低门限值均决定于DDS模块参数），使得***能够非常方便的工作于不同的通信数据率，完成多种传输速率下的时钟同步任务。
图4是***数据处理模块的框图。初始化模块连接到频率超限判断模块、频率控制字设置模块，向频率超限判断模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值，让DDS模块输出频率与***数据传输速率的标称值相同。初始化后***进入正常工作模式。由取值模块获得前置滤波器的输出值，并输入到差值计算模块，差值计算模块将前置滤波器的输出值与基准数值相减，得到它们的差值。差值计算模块的输出信号送入环路滤波模块，进行积分运算。环路滤波器输出经过积分处理的信号，此信号再送入到频率调整量计算模块。频率调整量计算模块将输入信号乘以压控系数K，计算得到DDS输出信号频率需要变化的数值，压控系数K即为等效的压控增益。频率调整量计算模块的输出信号送入频率控制字计算模块，选用下述计算式进行频率控制字的计算：
。
频率控制字计算模块输出的频率控制字送入频率超限判决模块进行高低门限的判决,当频率控制字没有超过预置的最高、最低门限值的时候，频率超限判决模块将输入频率控制字直接送到DDS频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整，当频率控制字超过了预置的最高、最低门限值，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到到DDS频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。
实施例2：
图5、图6是使用了带模数转换器的单片机做控制的基于DDS的数字通信时钟同步***电路结构框图和数据处理流程框图。与实施例1实现的***对比，其区别在于环路滤波模块用电路实现，同样完成积分的功能，而且鉴相器输出端连接环路滤波模块的输入端，环路滤波模块输出端连接单片机的模数转换器输入端，该模数转换器作为取值模块完成取值。
单片机的数据处理过程包括如下步骤：
（1）DDS初始化模块连接到频率超限判断模块、频率控制字设置模块，向频率超限判断模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值对应的频率控制字；
（2）模数转换器取出环路滤波模块的电压输出值，将其与基准数值在差值计算模块中进行差值运算，其运算结果送人频率调整量计算模块；其中的基准数值为环路滤波器输出的最高、最低电压值的算术平均值；
（3）频率调整量计算模块将结果数据乘以压控系数，计算得到DDS输出信号频率需要的变量，然后送人频率控制字计算模块；
（4）频率控制字计算模块进行频率控制字的计算，计算式为：
，
计算后输出的频率控制字送入频率超限判决模块进行高低门限的判决；
（5）当频率控制字没有超过预置的最高、最低门限值时，频率超限判决模块将输入频率控制字直接送到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整；
（6）当频率控制字超过了预置的最高、最低门限值时，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。
Claims (4)
1.一种基于DDS的数字通信时钟同步***，包括波形预处理器，鉴相器，DDS波形产生模块；波形预处理器输出端连接鉴相器的一个输入端，鉴相器输出端连接DDS波形产生模块的频率控制字输入端，DDS波形产生模块输出端连接鉴相器的另一个输入端，同时输出同步时钟信号；在鉴相器和DDS波形产生模块之间插接了前置滤波器，鉴相器输出端连接前置滤波器的输入端，前置滤波器输出端连接DDS波形产生模块的频率控制字输入端；在前置滤波器和DDS波形产生模块之间插接了***数据处理模块，前置滤波器输出端连接***数据处理模块的输入端，***数据处理模块输出端连接DDS波形产生模块的频率控制字输入端；
其特征在于：所述的***数据处理模块依连接顺序包括取值模块、差值计算模块、环路滤波模块、频率调整量计算模块、频率控制字计算模块、频率超限判决模块和频率控制字设置模块；***数据处理模块的数据处理过程包括如下步骤：
(1)DDS初始化模块连接到频率超限判决模块、频率控制字设置模块，向频率超限判决模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值f0对应的频率控制字；
(2)由取值模块获得前置滤波器电压输出值，将其与基准数值在差值计算模块中进行差值运算；其中的基准数值为前置滤波器输出的最高、最低电压值的算术平均值；
(3)差值数据送入环路滤波模块进行积分运算，其运算结果送入频率调整量计算模块；
(4)频率调整量计算模块将结果数据乘以压控系数k，计算得到DDS输出信号频率需要的变量，然后送入频率控制字计算模块；
(5)频率控制字计算模块进行频率控制字的计算，计算后输出的频率控制字送入频率超限判决模块进行高低门限的判决；
(6)当频率控制字没有超过预置的最高、最低门限值时，频率超限判决模块将输入频率控制字直接送到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整；
(7)当频率控制字超过了预置的最高、最低门限值时，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。
2.根据权利要求1所述的时钟同步***，其特征在于步骤(5)中所述的频率控制字计算模块的计算方法为以下两种之一：
(1)
(2)
3.一种基于DDS的数字通信时钟同步***，包括波形预处理器，鉴相器，DDS波形产生模块；波形预处理器输出端连接鉴相器的一个输入端，鉴相器输出端连接DDS波形产生模块的频率控制字输入端，DDS波形产生模块输出端连接鉴相器的另一个输入端，同时输出同步时钟信号；在鉴相器和DDS波形产生模块之间插接了环路滤波模块和自带模数转换器的单片机；鉴相器输出端连接环路滤波模块的输入端，环路滤波模块输出端连接单片机的模数转换器输入端，单片机输出端连接DDS波形产生模块的频率控制字输入端，其特征在于：所述单片机的数据处理过程包括如下步骤：
(1)DDS初始化模块连接到频率超限判决模块、频率控制字设置模块，向频率超限判决模块送入预置频率控制字的最高、最低门限值，向频率控制字设置模块送入频率初始值f0对应的频率控制字；
(2)模数转换器取出环路滤波器的电压输出值，将其与基准数值在差值计算模块中进行差值运算，其运算结果送入频率调整量计算模块；其中的基准数值为环路滤波器输出的最高、最低电压值的算术平均值；
(3)频率调整量计算模块将结果数据乘以压控系数k，计算得到DDS输出信号频率需要的变量，然后送入频率控制字计算模块；
(4)频率控制字计算模块进行频率控制字的计算，计算后输出的频率控制字送入频率超限判决模块进行高低门限的判决；
(5)当频率控制字没有超过预置的最高、最低门限值时，频率超限判决模块将输入频率控制字直接送到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整；
(6)当频率控制字超过了预置的最高、最低门限值时，将频率控制字只取相应的最高、最低门限值，去掉超出部分，输出到频率控制字设置模块，对DDS波形产生器的输出信号频率进行调整。
4.根据权利要求3所述的时钟同步***，其特征在于步骤(4)中所述的频率控制字计算模块的计算方法为以下两种之一：
(1)
(2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310246147.4A CN103346874B (zh) | 2013-06-20 | 2013-06-20 | 一种基于dds的数字通信时钟同步*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310246147.4A CN103346874B (zh) | 2013-06-20 | 2013-06-20 | 一种基于dds的数字通信时钟同步*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103346874A CN103346874A (zh) | 2013-10-09 |
| CN103346874B true CN103346874B (zh) | 2017-04-19 |
Family
ID=49281650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310246147.4A Expired - Fee Related CN103346874B (zh) | 2013-06-20 | 2013-06-20 | 一种基于dds的数字通信时钟同步*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103346874B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104811139B (zh) * | 2015-04-20 | 2018-06-05 | 浙江科技学院 | 基于dds杂散频率应用的矢量网络分析方法 |
| CN106301658B (zh) * | 2016-09-26 | 2018-11-09 | 湖南基石通信技术有限公司 | 一种位同步信号提取方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847992A (zh) * | 2009-12-31 | 2010-09-29 | 南京国睿安泰信科技股份有限公司 | 提高直接数字式频率合成器频谱纯度的频率合成*** |
| CN102201819A (zh) * | 2011-03-07 | 2011-09-28 | 武汉理工大学 | 采用cpld设计的dds短波发射机用频率合成源 |
| CN203340091U (zh) * | 2013-06-20 | 2013-12-11 | 桂林电子科技大学 | 一种基于dds的数字通信时钟同步*** |
-
2013
- 2013-06-20 CN CN201310246147.4A patent/CN103346874B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847992A (zh) * | 2009-12-31 | 2010-09-29 | 南京国睿安泰信科技股份有限公司 | 提高直接数字式频率合成器频谱纯度的频率合成*** |
| CN102201819A (zh) * | 2011-03-07 | 2011-09-28 | 武汉理工大学 | 采用cpld设计的dds短波发射机用频率合成源 |
| CN203340091U (zh) * | 2013-06-20 | 2013-12-11 | 桂林电子科技大学 | 一种基于dds的数字通信时钟同步*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103346874A (zh) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104539285B (zh) | 数据时钟恢复电路 | |
| CN101170399B (zh) | 一种分布式基站中的时钟同步方法及分布式基站 | |
| CN100563222C (zh) | 一种时钟数据恢复的方法及电路 | |
| CN105680851A (zh) | 时钟数据恢复*** | |
| CN104521175B (zh) | 用于多通道的时钟恢复、接收器以及通信*** | |
| CN101420294B (zh) | 一种时钟锁相环控制方法及装置 | |
| CN103346874B (zh) | 一种基于dds的数字通信时钟同步*** | |
| CN103414464A (zh) | 一种基于相位选择插值型的半速率时钟数据恢复电路 | |
| CN207650568U (zh) | 时间数字转换装置及数字锁相环 | |
| CN104460826B (zh) | 基于fpga实现mipi模组dsi时钟重配的方法 | |
| CN203340091U (zh) | 一种基于dds的数字通信时钟同步*** | |
| CN211606514U (zh) | 一种高速串行时钟数据恢复电路 | |
| CN109714046B (zh) | 可变相位累加器电路结构的全数字锁相环及锁相控制方法 | |
| CN101114179A (zh) | 一种相位调整的方法及装置 | |
| CN104065360B (zh) | 一种宽温应用且频率稳定可控的近正弦载波发生器 | |
| CN104410409B (zh) | 一种自适应的多时钟产生装置及方法 | |
| CN103825611B (zh) | 频率校正电路及方法 | |
| CN207884576U (zh) | 一种数字倍频器 | |
| CN205407759U (zh) | 时钟占空比调整装置 | |
| CN106716292A (zh) | 高速率正弦曲线序列的生成 | |
| WO2022077987A1 (zh) | 时钟同步电路、控制方法、印刷电路板及通讯设备 | |
| CN104467832B (zh) | 一种无线通信设备频率综合器 | |
| CN108055006A (zh) | 一种数字倍频器 | |
| CN209313820U (zh) | 应用于fpga的双环路锁相环模拟核心电路及锁相环 | |
| CN208986921U (zh) | 一种应用于多通道高速数模转换器的同步*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170419 |