CN103338014A - 运算放大器电路 - Google Patents

运算放大器电路 Download PDF

Info

Publication number
CN103338014A
CN103338014A CN2013100167560A CN201310016756A CN103338014A CN 103338014 A CN103338014 A CN 103338014A CN 2013100167560 A CN2013100167560 A CN 2013100167560A CN 201310016756 A CN201310016756 A CN 201310016756A CN 103338014 A CN103338014 A CN 103338014A
Authority
CN
China
Prior art keywords
coupled
amplifier circuit
feed
circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100167560A
Other languages
English (en)
Other versions
CN103338014B (zh
Inventor
蔡鸿杰
罗启伦
何丞谚
林育信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103338014A publication Critical patent/CN103338014A/zh
Application granted granted Critical
Publication of CN103338014B publication Critical patent/CN103338014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45222—Indexing scheme relating to differential amplifiers the differential amplifier output being directly controlled by a feedback or feedforward circuit coupled at the output of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种运算放大器电路，包括第一级放大器电路、第二级放大器电路以及第一前馈电路。第一级放大器电路耦接至第一输入节点，用以接收第一输入信号并且放大第一输入信号，以产生第一放大信号。第二级放大器电路，耦接至第一级放大器电路，用以接收第一放大信号，并且放大第一放大信号，用以于第一输出节点产生第一输出信号。第一前馈电路耦接于第一输入节点与第二级放大器电路之间，用以将第一输入信号前馈至第二级放大器电路。

Description

运算放大器电路
技术领域
本发明关于一种高速运算放大器，特别关于一种具有高线性度与设计自由度的高速运算放大器电路。
背景技术
高速运算放大器具有使用为高频(例如，数个GHz)应用领域之趋势。当设计高速运算放大器时，可于运算放大器电路中使用一个或多个跨导(transconductance)，用以扩展运算放大器的操作带宽。然而，由于寄生的极点可能造成运算放大器变得不稳定，致使需要更大的电流来稳定运算放大器，因此对于比数个GHz还宽的宽带应用是相当耗电的。
有鉴于此，需要一种全新的高速运算放大器电路，比传统电路更稳定、功耗更低，并且具有高线性度以及高设计自由度等特性。
发明内容
有鉴于此，有必要提供一种运算放大器电路，以解决所述技术问题。
根据本发明之一实施例，一种运算放大器电路，包括第一级放大器电路、第二级放大器电路以及第一前馈电路。第一级放大器电路耦接至第一输入节点，用以接收第一输入信号并且放大第一输入信号，以产生第一放大信号。第二级放大器电路，耦接至第一级放大器电路，用以接收第一放大信号，并且放大第一放大信号，用以于第一输出节点产生第一输出信号。第一前馈电路耦接于第一输入节点与第二级放大器电路之间，用以将第一输入信号前馈至第二级放大器电路。
根据本发明之另一实施例，一种运算放大器电路，包括第一级放大器电路、第二级放大器电路、第一前馈电路以及第二前馈电路。第一级放大器电路耦接至第一输入节点与第二输入节点，用以接收第一输入信号与第二输入信号、放大第一输入信号以产生第一放大信号、并且放大第二输入信号以产生第二放大信号。第二级放大器电路耦接至第一级放大器电路，用以接收第一放大信号与第二放大信号，并且放大第一放大信号与第二放大信号，用以于第一输出节点产生第一输出信号以及于第二输出节点产生第二输出信号。第二级放大器电路包括耦接于一操作电压与所述第一输出节点之间之第一晶体管、耦接于第一输出节点与接地点之间之第二晶体管、耦接于所述操作电压与所述第二输出节点之间之第三晶体管、以及耦接于所述第二输出节点与所述接地点之间之第四晶体管。第一前馈电路耦接于第一输入节点与第二晶体管之一栅极之间，用以将第一输入信号前馈至第二晶体管之栅极。第二前馈电路耦接于第二输入节点与第四晶体管之一栅极之间，用以将第二输入信号前馈至第四晶体管之栅极。
与传统两级运算放大器相比，由于前馈电路提供了交流(AC)耦和路径，运算放大器电路之相位容限具有显着的改善，尤其是在高频区。因此，本发明所提出之运算放大器电路可成为高频应用中较佳的选择，以期能达到如上所述的高线性度以及设计自由度之功效。
附图说明
第1图显示根据本发明之一实施例所述的运算放大器电路方块图。
第2图显示根据本发明之一实施例所述的运算放大器范例电路图。
第3图显示根据本发明之另一实施例所述的运算放大器范例电路图。
第4图显示根据本发明之一实施例所述的具有本发明所提出之前馈路径以及无本发明所提出之前馈路径之运算放大器电路之相位容限模拟结果对照图。
具体实施方式
为使本发明之所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
第1图显示根据本发明之一实施例之运算放大器电路200的方块图。根据本发明之一实施例，运算放大器电路200可包括至少两级放大器电路以及频率补偿电路。第一级放大器电路210可耦接于运算放大器电路200的一对差动输入节点，用以接收一对差动输入信号Vin与Vip，并且放大所述差动输入信号Vin与Vip，用以分别于节点N1与N2产生放大过的信号V1与V2。第二级放大器电路可包含两个电路子单元220-1与220-2，其分别与第一级放大器电路210耦接于节点N1与N2，用以自第一级放大器电路210接收放大过的信号V1与V2，并且进一步放大所述放大过的信号V1与V2，以分别于运算放大器电路200的输出节点产生输出信号Vop与Von，其中输出信号Vop与Von可为一对差动输出信号。频率补偿电路230与240用以对运算放大器电路200的频率响应执行米勒补偿(miller compensation)。
根据本发明之一实施例，运算放大器电路200可更包括两前馈电路250与260，其分别耦接于运算放大器电路200的一输入节点与第二级放大器电路之间，用以于输入节点与第二级放大器电路之间提供一前馈路径。通过前馈电路250与260，差动输入信号Vin与Vip可直接被馈入至第二级放大器电路。于此实施例中，第二级放大器电路为耦接至运算放大器电路200的输出节点的最后一级放大器电路。根据本发明之一实施例，将输入信号馈入至输出端可在运算放大器电路200的整体转换函数(transfer function)中产生一或多个额外的零点(zero)。额外的零点可用以消除运算放大器电路200的整体转换函数的极点(pole)。因此，产生额外的零点可用以减少运算放大器电路200的等效级数(equivalent stage)。等效级数减少有助于稳定运算放大器电路200，并且可进一步扩展运算放大器电路200的操作带宽。于此实施例中，运算放大器电路200于高频之级数(order)最终可降低至1，显示出此运算放大器电路200具有适用于高频应用的强大结构(因为其稳定度可轻易地被控制)。根据本发明之实施例，具有前馈电路的运算放大器电路200可被设计为A类放大器或AB类放大器。以下段落将针对本发明所提出之运算放大器电路200的多个范例电路图作详细的介绍与讨论。
第2图显示根据本发明之一实施例所述的运算放大器范例电路图。根据本发明之一实施例，运算放大器电路300可包括至少第一级放大器电路310以及第二级放大器电路320-1与320-2、频率补偿电路330与340以及前馈电路350与360。第一级放大器电路310耦接于运算放大器电路300的一对差动输入节点，用以接收一对差动输入信号Vin与Vip，并且放大所述差动输入信号Vin与Vip，用以分别于节点N1与N2产生放大过的信号。第一级放大器电路310可包括多个晶体管M0～M8。晶体管M0可耦接至偏压电压Vb1。晶体管对M1-与M2可耦接至运算放大器电路300的输入节点，用以接收所述输入信号Vin与Vip。晶体管对M3-与M4可耦接至偏压电压Vcasn。晶体管对M5-与M6可耦接至偏压电压Vcasp。晶体管对M7-与M8可耦接至偏压电压VCMFB，用以设定输出信号Von与Vop的输出共模电压(output common modevoltage)。
第二级放大器电路可包含两个电路子单元320-1与320-2，其分别与第一级放大器电路310耦接于节点N1与N2，用以自第一级放大器电路310接收放大过的信号V1与V2，并且进一步放大所述放大过的信号，用以分别于运算放大器电路300的输出节点产生输出信号Vop与Von。第二级放大器电路的电路子单元320-1可包括晶体管M9与M11，而第二级放大器电路的电路子单元320-2可包括晶体管M10与M12。晶体管M11可耦接于操作电压VDD与第一输出节点(即信号Vop的输出处)之间，用以输出输出信号Vop。晶体管M9可耦接于第一输出节点与接地点之间。晶体管M12可耦接于操作电压VDD与第二输出节点(即信号Von的输出处)之间，用以输出输出信号Von。晶体管M10可耦接于第二输出节点与接地点之间。根据本发明之一实施例，输出信号Vop与Von可为一对差动输出信号。
频率补偿电路330可包括电容CC1与电阻RC1，所述电容CC1与电阻RC1串联耦接于节点N1与运算放大器电路300的第一输出节点之间，用以执行米勒补偿。频率补偿电路340可包括电容CC2与电阻RC2，所述电容CC2与电阻RC2串联耦接于节点N2与运算放大器电路300的第二输出节点之间，用以执行米勒补偿。
前馈电路350可包括前馈电容Cf1，其具有耦接至第二输入节点并用以接收输入信号Vin的第一端以及耦接至晶体管M9的栅极的第二端。根据本发明之一实施例，输入信号Vin通过前馈电容Cf1被馈入晶体管M9的栅极。前馈电路360可包括前馈电容Cf2，其具有耦接至第一输入节点并用以接收输入信号Vip的第一端以及耦接至晶体管M10的栅极的第二端。根据本发明之一实施例，输入信号Vip通过前馈电容Cf2被馈入晶体管M10的栅极。根据本发明之一实施例，晶体管M9与M10的栅极可更耦接至一偏压电压Vbnh，而位于晶体管M9与M10栅极端的电容Cp1-与Cp2为寄生电容。
如上述，将输入信号馈入至输出端可在运算放大器电路300的整体转换函数(transfer function)中产生一个或多个额外的零点(zero)。额外的零点可用以消除运算放大器电路300的整体转换函数的极点(pole)。因此，产生额外的零点可用以减少运算放大器电路300的等效级数。等效级数的减少有助于稳定运算放大器电路300，并且可进一步扩展运算放大器电路300的操作带宽。此外，于此实施例中，由于第二级放大器电路中仅包含四个晶体管，其中接收前馈输入信号Vin与Vip的晶体管M9与M10直接耦接至接地点，因此电压摆幅将不会受限于耦接至晶体管M9与M10的源极的晶体管的电压限度(headroom)。换言之，于第2图中所示之运算放大器电路300中，并没有传统技术中为了提供适当的共模电压至输出节点Vop与Von而使用的额外晶体管耦接至晶体管M9与M10的源极。取而代之，共模电压由晶体管M7与M8通过偏压电压VCMFB的的调整机制而决定。如此一来，由于仅有一个装置耦接于输出节点与操作电压VDD或输出节点与接地点之间，第2图中所示之运算放大器电路300的线性度可被大幅提升。
此外，运算放大器电路300的操作带宽可通过以下三种方式进一步被扩大，所述三种方式包括：1)降低频率补偿电路中电容CC1以及/或CC2的电容值，2)增加流经第二级放大器电路的晶体管M9～M12的电流，以及3)增加流经第一级放大器电路310的晶体管M0、M1与M2的电流。由于电路设计者可有弹性地选择电容值以及/或电流之一或多者作调整以扩展操作带宽，与传统运算放大器相比，带宽控制的设计自由度也可大幅提升。
第3图显示根据本发明之另一实施例所述的运算放大器范例电路图。根据本发明之实施例，运算放大器电路400可包括至少第一级放大器电路410以及第二级放大器电路420-1与420-2、频率补偿电路430与440以及前馈电路450与460。第一级放大器电路410耦接于运算放大器电路400的一对差动输入节点，用以接收一对差动输入信号Vin与Vip，并且放大所述差动输入信号Vin与Vip，用以分别于节点N1与N2产生放大过的信号。第一级放大器电路410可包括多个晶体管Mc0～Mc8。晶体管Mc0可耦接至偏压电压Vb1。晶体管对Mc1-与Mc2可耦接至运算放大器电路400的输入节点，用以分别接收输入信号Vin与Vip。晶体管对Mc3-与Mc4可耦接至偏压电压Vcasn。晶体管对Mc5-与Mc6可耦接至偏压电压Vcasp。晶体管对Mc7与Mc8可耦接至偏压电压VCMFB。
第二级放大器电路可包含两个电路子单元420-1与420-2，其分别与第一级放大器电路410耦接于节点N1与N2，用以自第一级放大器电路410接收放大过的信号，并且进一步放大所述放大过的信号，用以分别于运算放大器电路400的输出节点产生输出信号Vop与Von。第二级放大器电路的电路子单元420-1可包括晶体管Ma1与Ma2，而第二级放大器电路的电路子单元420-2可包括晶体管Mb1与Mb2。晶体管Ma2可耦接于操作电压VDD与用以输出输出信号Vop的第一输出节点之间。晶体管Ma1可耦接于第一输出节点与接地点之间。晶体管Mb2可耦接于操作电压VDD与用以输出输出信号Von的第二输出节点之间。晶体管Mb1可耦接于第二输出节点与接地点之间。根据本发明之一实施例，输出信号Vop与Von可为一对差动输出信号。
补偿电路430可耦接于第一级放大器电路410与第一输出节点之间，并且包括电容Cc1与Cc2以及电阻Rc1，用以执行米勒补偿。频率补偿电路440可耦接于第一级放大器电路410与第二输出节点之间，并且包括电容Cc3与Cc4以及电阻Rc2，用以执行米勒补偿。
前馈电路450可包括两前馈电容Cfa1与Cfa2。前馈电路460可包括两前馈电容Cfb1与Cfb2。根据本发明之一实施例，运算放大器电路400可更包括两AB类控制电路470与480，控制电路470包括静态偏压晶体管Ma3、Ma4、以及动态偏压晶体管Ma5、Ma6。控制电路480包括Mb3与Mb4以及动态偏压晶体管Mb5与Mb6。为了将输入信号前馈至第二级放大器电路，动态偏压晶体管Ma5、Ma6、Mb5与Mb6也可作为源级追随器输入，其适用于高频应用，并且不会造成显着的稳定度折损。于此实施例中，作为源极追随器之控制电路470可包括由晶体管Ma3与Ma5所组成的一P型源极追随器以及由晶体管Ma4与Ma6所组成的一N型源极追随器。此外，于此实施例中，作为源极追随器的控制电路480可包括由晶体管Mb3与Mb5所组成之一P型源极追随器以及由晶体管Mb4与Mb6所组成的一N型源极追随器。
根据本发明之一实施例，前馈电容Cfa1的第一端可耦接至运算放大器电路400的第二输入节点，用以接收输入信号Vin，而前馈电容Cfa1的第二端可耦接至由晶体管Ma3与Ma5所组成的P型源极追随器的输入晶体管Ma5的栅极。由晶体管Ma3与Ma5所组成的P型源极追随器的输出端可与第二级放大器电路的晶体管Ma2的栅极耦接于节点N1。此外，前馈电容Cfa2的第一端可耦接至运算放大器电路400的第二输入节点，用以接收输入信号Vin，而前馈电容Cfa2的第二端可耦接至由晶体管Ma4与Ma6所组成的N型源极追随器的输入晶体管Ma6的栅极。由晶体管Ma4与Ma6所组成的N型源极追随器的输出端可与第二级放大器电路的晶体管Ma1的栅极耦接于节点N3。
同样地，前馈电容Cfb1的第一端可耦接至运算放大器电路400的第一输入节点，用以接收输入信号Vip，而前馈电容Cfb1的第二端可耦接至由晶体管Mb3与Mb5所组成的P型源极追随器的输入晶体管Mb5的栅极。由晶体管Mb3与Mb5所组成的P型源极追随器的输出端可与第二级放大器电路的晶体管Mb2的栅极耦接于节点N2。此外，前馈电容Cfb2的第一端可耦接至运算放大器电路400的第一输入节点，用以接收输入信号Vip，而前馈电容Cfb2的第二端可耦接至由晶体管Mb4与Mb6所组成的N型源极追随器的输入晶体管Mb6的栅极。由晶体管Mb4与Mb6所组成的N型源极追随器的输出端可与第二级放大器电路的晶体管Mb1的栅极耦接于节点N4。
根据本发明之一实施例，由于由晶体管Ma3与Ma5所组成的P型源极追随器的输入端耦接至前馈电容Cfa1，用以接收输入信号Vin，并且P型源极追随器的输出端与晶体管Ma2的栅极耦接于节点N1，输入信号Vin可通过前馈电容Cfa1与P型源极追随器被馈入至晶体管Ma2的栅极。此外，由于由晶体管Ma4与Ma6所组成的N型源极追随器的输入端耦接至前馈电容Cfa2，用以接收输入信号Vin，并且N型源极追随器的输出端与晶体管Ma1的栅极耦接于节点N3，输入信号Vin也可通过前馈电容Cfa2与N型源极追随器被馈入至晶体管Ma1的栅极。
同样地，根据本发明之一实施例，由于由晶体管Mb3与Mb5所组成的P型源极追随器的输入端耦接至前馈电容Cfb1，用以接收输入信号V-ip，并且P型源极追随器的输出端与晶体管Mb2的栅极耦接于节点N2，输入信号V-ip可通过前馈电容Cfb1与P型源极追随器被馈入至晶体管Mb2的栅极。此外，由于由晶体管Mb4与Mb6所组成的N型源极追随器的输入端耦接至前馈电容Cfb2，用以接收输入信号V-ip，并且N型源极追随器的输出端与晶体管Mb1的栅极耦接于节点N4，输入信号V-ip也可通过前馈电容Cfb2与N型源极追随器被馈入至晶体管Mb1的栅极。
根据本发明一实施例，晶体管Ma5的栅极以及晶体管Mb5的栅极可更耦接至偏压电压Vbp，并且晶体管Ma6的栅极以及晶体管Mb6的栅极可更耦接至偏压电压Vbn。此外，晶体管Ma4的栅极以及晶体管Mb4的栅极可耦接至偏压电压Vb1，并且晶体管Ma3的栅极以及晶体管Mb3的栅极可耦接至偏压电压Vb2。值得注意的是，根据本发明之一些实施例，源极追随器电路(例如，AB类控制电路470与480)可被整合于第一级放大器电路410内，作为第一级放大器电路410的一部份，而本发明并不限于任一种实施方式。
如上述，将输入信号馈入输出端可为运算放大器电路400的整体转换函数(transfer function)产生一或多个额外的零点(zero)。额外的零点可用以消除运算放大器电路400的整体转换函数的极点(pole)。因此，产生额外的零点可用以减少运算放大器电路400的等效级数。等效级数的减少有助于稳定运算放大器电路400，并且可进一步扩展运算放大器电路400的操作带宽。此外，于此实施例中，由于第二级放大器电路中仅包含四个晶体管，其中接收前馈输入信号Vin与Vip之晶体管Ma1与Mb1直接耦接至接地点，因此电压摆幅将不会受限于耦接至晶体管Ma1与Mb1的源极的晶体管的电压限度(headroom)。换言之，于第3图中所示的运算放大器电路中，并没有传统技术中为了提供适当的共模电压至输出节点Vop与Von而使用的额外晶体管耦接至晶体管Ma1与Mb1的源极。取而代之，共模电压由晶体管Mc7与Mc8通过偏压电压VCMFB的调整机制而决定。如此一来，由于仅有一个装置耦接于输出节点与操作电压VDD或输出节点与接地点之间，第3图中所示的运算放大器电路400的线性度可被大幅提升。
此外，运算放大器电路400的操作带宽可通过以下三种方式进一步被扩大，所述的三种方式包括：1)降低频率补偿电路中电容CC1、CC2、CC3以及/或CC4之电容值，2)增加流经第二级放大器电路之晶体管Ma1、Ma2、Mb1以及/或Mb2之电流，以及3)增加流经第一级放大器电路之晶体管Mc0、Mc1与Mc2之电流。由于电路设计者可有弹性地选择电容值以及/或电流之一或多者作调整以扩展操作带宽，与传统运算放大器相比，带宽控制之设计自由度也可大幅提升。
第4图显示根据本发明之一实施例所述的具有本发明所提出的前馈路径以及无本发明所提出的前馈路径的运算放大器电路的相位容限(phase margin)模拟结果对照图。如第4图所示，与传统两级运算放大器相比，由于前馈电路提供了交流(AC)耦和路径，具有本发明所提出的前馈路径的运算放大器电路的相位容限具有显着的改善，尤其是在高频区。因此，本发明所提出的运算放大器电路可成为高频应用中较佳的选择，以期能达到如上所述的高线性度以及设计自由度的功效。
在前面详细的描述中，通过参考本发明描述的特定实施例，本领域技术人员可以理解的是，在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应所述理解为是为了清楚的阐述发明，而不是作为本发明的限制。

Claims (19)

1.一种运算放大器电路，包括：
一第一级放大器电路，耦接至一第一输入节点，用以接收一第一输入信号并且放大所述第一输入信号，以产生一第一放大信号；
一第二级放大器电路，耦接至所述第一级放大器电路，用以接收所述第一放大信号，并且放大所述第一放大信号，用以于一第一输出节点产生一第一输出信号；以及
一第一前馈电路，耦接于所述第一输入节点与所述第二级放大器电路之间，用以将所述第一输入信号前馈至所述第二级放大器电路。
2.如权利要求1所述的运算放大器电路，其特征在于，所述第一级放大器电路更耦接至一第二输入节点，用以接收一第二输入信号并且放大所述第二输入信号，以产生一第二放大信号，所述第二级放大器电路更接收所述第二放大信号，并且放大所述第二放大信号，用以于一第二输出节点产生一第二输出信号，并且其中所述第一输入信号与所述第二输入信号为一对差动输入信号，以及所述第一输出信号与所述第二输出信号为一对差动输出信号。
3.如权利要求2所述的运算放大器电路，更包括一第二前馈电路，耦接于所述第二输入节点与所述第二级放大器电路之间，用以将所述第二输入信号前馈至所述第二级放大器电路。
4.如权利要求3所述的运算放大器电路，其特征在于，所述第二级放大器电路包括一第一电路子单元，用以接收所述第一放大信号并且放大所述第一放大信号，所述第一电路子单元包括：
一第一晶体管，耦接于一操作电压与所述第一输出节点之间；以及
一第二晶体管，耦接于所述第一输出节点与一接地点之间，其中所述第一输入信号被馈入至所述第一晶体管与所述第二晶体管的至少一者的一栅极。
5.如权利要求4所述的运算放大器电路，其特征在于，所述第二级放大器电路包括一第二电路子单元，用以接收所述第二放大信号并且放大所述第二放大信号，所述第二电路子单元包括：
一第三晶体管，耦接于一操作电压与所述第二输出节点之间；以及
一第四晶体管，耦接于所述第二输出节点与一接地点之间，所述第二输入信号被馈入至所述第三晶体管与所述第四晶体管至少其中之一者的一栅极。
6.如权利要求4所述的运算放大器电路，其特征在于，所述第一前馈电路包括一第一前馈电容，所述第一前馈电容包括第一端以及第二端，所述第一前馈电容的第一端耦接至所述第一输入节点，所述第一前馈电容的第二端耦接至所述第二晶体管的所述栅极。
7.如权利要求5所述的运算放大器电路，其特征在于，所述第二前馈电路更包括一第二前馈电容，所述第二前馈电容包括第一端与第二端，所述第二前馈电容的第一端耦接至所述第二输入节点，所述第二前馈电容的第二端耦接至所述第四晶体管的所述栅极。
8.如权利要求4所述的运算放大器电路，更包括一第一控制电路，其特征在于，所述第一控制电路包括：
一第一源极跟随器，包括第一端与第二端，所述第一源极跟随器的第一端耦接至所述第一前馈电路并用以自所述第一前馈电路接收所述第一输入信号，以及所述第一源极跟随器的第二端耦接至所述第一晶体管与所述第二晶体管的其中一者的所述栅极；以及
一第二源极跟随器，包括第一端与第二端，所述第二源极跟随器的第一端耦接至所述第一前馈电路并用以自所述第一前馈电路接收所述第一输入信号，以及所述第二源极跟随器的第二端耦接至所述第一晶体管与所述第二晶体管的另一者的所述栅极，
其中所述第一输入信号通过所述第一源极跟随器与所述第二源极跟随器被馈入至所述第一晶体管的栅极与所述第二晶体管的栅极。
9.如权利要求8所述的运算放大器电路，其特征在于，所述第一前馈电路包括一第一前馈电容以及一第二前馈电容，所述第一前馈电容包括耦接至所述第一输入节点的一第一端，以及耦接至所述第一源极跟随器的一输入晶体管的一栅极的一第二端，所述第二前馈电容包括耦接至所述第一输入节点的一第一端，以及耦接至所述第二源极跟随器的一输入晶体管的一栅极的一第二端。
10.如权利要求8所述的运算放大器电路，其特征在于，所述第一控制电路包含于所述第一级放大器电路内。
11.如权利要求5所述的运算放大器电路，更包括一第二控制电路，其特征在于，所述第二控制电路包括：
一第三源极跟随器，包括第一端和第二端，所述第三源极跟随器的第一端耦接至所述第二前馈电路并用以自所述第二前馈电路接收所述第二输入信号，以及所述第三源极跟随器的第二端耦接至所述第三晶体管与所述第四晶体管的其中一者的所述栅极；以及
一第四源极跟随器，包括第一端和第二端，所述第四源极跟随器的第一端耦接至所述第二前馈电路并用以自所述第二前馈电路接收所述第二输入信号，以及所述第四源极跟随器的第二端耦接至所述第三晶体管与所述第四晶体管的另一者的所述栅极，
其中所述第二输入信号通过所述第三源极跟随器与所述第四源极跟随器被馈入至所述第三晶体管的栅极与所述第四晶体管的栅极。
12.如权利要求11所述的运算放大器电路，其特征在于，所述第二前馈电路包括一第三前馈电容以及一第四前馈电容，所述第三前馈电容包括耦接至所述第二输入节点的一第一端，以及耦接至所述第三源极跟随器的一输入晶体管的一栅极的一第二端，所述第四前馈电容包括耦接至所述第二输入节点的一第一端，以及耦接至所述第四源极跟随器的一输入晶体管的一栅极的一第二端。
13.如权利要求11所述的运算放大器电路，其特征在于，所述第二控制电路包含于所述第一级放大器电路内。
14.一种运算放大器电路，包括：
一第一级放大器电路，耦接至一第一输入节点与一第二输入节点，用以接收一第一输入信号与一第二输入信号、放大所述第一输入信号以产生一第一放大信号、并且放大所述第二输入信号以产生一第二放大信号；
一第二级放大器电路，耦接至所述第一级放大器电路，用以接收所述第一放大信号与所述第二放大信号，并且放大所述第一放大信号与所述第二放大信号，用以于一第一输出节点产生一第一输出信号以及于一第二输出节点产生一第二输出信号，所述第二级放大器电路包括：
一第一晶体管，耦接于一操作电压与所述第一输出节点之间；
一第二晶体管，耦接于所述第一输出节点与一接地点之间；
一第三晶体管，耦接于所述操作电压与所述第二输出节点之间；以及
一第四晶体管，耦接于所述第二输出节点与所述接地点之间；
一第一前馈电路，耦接于所述第一输入节点与所述第二晶体管的一栅极之间，用以将所述第一输入信号前馈至所述第二晶体管的栅极；以及
一第二前馈电路，耦接于所述第二输入节点与所述第四晶体管的一栅极之间，用以将所述第二输入信号前馈至所述第四晶体管的栅极。
15.如权利要求14所述的运算放大器电路，其特征在于，所述第一输入信号与所述第二输入信号为一对差动输入信号，并且所述第一输出信号与所述第二输出信号为一对差动输出信号。
16.如权利要求14所述的运算放大器电路，其特征在于，所述第一前馈电路包括一第一前馈电容，所述第一前馈电容具有耦接至所述第一输入节点的一第一端以及耦接至所述第二晶体管之所述栅极的一第二端，并且所述第二前馈电路包括一第二前馈电容，所述第二前馈电容具有耦接至所述第二输入节点的一第一端以及耦接至所述第四晶体管的所述栅极的一第二端。
17.如权利要求14所述的运算放大器电路，更包括：
一第一控制电路，包括一第一N型源极跟随器以及一第一P型源极跟随器；以及
所述第一前馈电路包括：
一第一前馈电容，具有耦接至所述第一输入节点的一第一端，以及耦接至所述第一N型源极跟随器的一输入晶体管的一栅极的一第二端；以及
一第二前馈电容，具有耦接至所述第一输入节点的一第一端，以及耦接至所述第一P型源极跟随器的一输入晶体管的一栅极的一第二端；以及
所述第一输入信号分别通过所述第一N型源极跟随器以及所述第一P型源极跟随器被馈入所述第二晶体管的栅极以及所述第一晶体管的栅极。
18.如权利要求17所述的运算放大器电路，更包括：
一第二控制电路，包括一第二N型源极跟随器以及一第二P型源极跟随器；以及
所述第二前馈电路包括：
一第三前馈电容，具有耦接至所述第二输入节点的一第一端，以及耦接至所述第二N型源极跟随器的一输入晶体管的一栅极的一第二端；以及
一第四前馈电容，具有耦接至所述第二输入节点的一第一端，以及耦接至所述第二P型源极跟随器的一输入晶体管的一栅极的一第二端；并且
所述第二输入信号分别通过所述第二N型源极跟随器以及所述第二P型源极跟随器被馈入所述第四晶体管的栅极以及所述第三晶体管的栅极。
19.如权利要求14所述的运算放大器电路，更包括：
一第一频率补偿电路，耦接于所述第一级放大器电路与所述第一输出节点之间，用以执行米勒补偿；以及
一第二频率补偿电路，耦接于所述第一级放大器电路与所述第二输出节点之间，用以执行米勒补偿。
CN201310016756.0A 2012-02-08 2013-01-17 运算放大器电路 Active CN103338014B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261596356P 2012-02-08 2012-02-08
US61/596,356 2012-02-08
US13/612,784 2012-09-12
US13/612,784 US8890611B2 (en) 2012-02-08 2012-09-12 Operational amplifier circuits

Publications (2)

Publication Number Publication Date
CN103338014A true CN103338014A (zh) 2013-10-02
CN103338014B CN103338014B (zh) 2016-04-06

Family

ID=48902372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310016756.0A Active CN103338014B (zh) 2012-02-08 2013-01-17 运算放大器电路

Country Status (2)

Country Link
US (2) US8890611B2 (zh)
CN (1) CN103338014B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283519A (zh) * 2014-10-24 2015-01-14 中国电子科技集团公司第十三研究所 电流复用型前馈补偿全差分运算放大器
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
CN105099382A (zh) * 2014-05-20 2015-11-25 富士通株式会社 差分放大电路
CN105099451A (zh) * 2015-07-31 2015-11-25 华为技术有限公司 差分放大电路及使用该差分放大电路的流水线模数转换器
CN114967826A (zh) * 2021-02-26 2022-08-30 瑞昱半导体股份有限公司 低压差稳压器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890611B2 (en) * 2012-02-08 2014-11-18 Mediatek Inc. Operational amplifier circuits
US10187024B2 (en) 2016-05-09 2019-01-22 Mediatek Inc. Input feed-forward technique for class AB amplifier
US10574193B2 (en) * 2017-01-25 2020-02-25 Mediatek Inc. Class AB amplifier having cascode stage with filter for improving linearity
CN107196616A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种用于运算放大器的密勒补偿电路及运算放大器
KR102558000B1 (ko) 2018-03-27 2023-07-20 삼성전자주식회사 밀러 보상 회로를 포함하는 증폭 회로
KR20210041360A (ko) 2019-10-07 2021-04-15 삼성전자주식회사 피드포워드 경로를 포함하는 완전 차동 증폭기
KR102449479B1 (ko) * 2020-02-11 2022-09-30 숭실대학교산학협력단 전력 증폭기
CN113395048B (zh) * 2020-03-11 2023-03-14 中国电子科技集团公司第二十四研究所 一种混合补偿的三级运算放大器
KR20210120506A (ko) * 2020-03-27 2021-10-07 에스케이하이닉스 주식회사 차동 증폭 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216380A (en) * 1990-10-05 1993-06-01 Texas Instruments Incorporated Performance operational amplifier and method of amplification
CN1262811A (zh) * 1997-07-08 2000-08-09 艾利森电话股份有限公司 高速和高增益运算放大器
CN1578124A (zh) * 2003-07-25 2005-02-09 松下电器产业株式会社 差分放大器
CN1767379A (zh) * 2004-09-24 2006-05-03 三星电子株式会社 用于提高差动放大器转换速率的电路和方法
CN101443997A (zh) * 2006-11-30 2009-05-27 松下电器产业株式会社 运算放大器
CN101635560A (zh) * 2009-08-26 2010-01-27 余浩 高速两级运算放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
US7504886B2 (en) * 2006-09-11 2009-03-17 Lecroy Corporation Thermal tail compensation
US8890611B2 (en) * 2012-02-08 2014-11-18 Mediatek Inc. Operational amplifier circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216380A (en) * 1990-10-05 1993-06-01 Texas Instruments Incorporated Performance operational amplifier and method of amplification
CN1262811A (zh) * 1997-07-08 2000-08-09 艾利森电话股份有限公司 高速和高增益运算放大器
CN1578124A (zh) * 2003-07-25 2005-02-09 松下电器产业株式会社 差分放大器
CN1767379A (zh) * 2004-09-24 2006-05-03 三星电子株式会社 用于提高差动放大器转换速率的电路和方法
CN101443997A (zh) * 2006-11-30 2009-05-27 松下电器产业株式会社 运算放大器
CN101635560A (zh) * 2009-08-26 2010-01-27 余浩 高速两级运算放大器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099382A (zh) * 2014-05-20 2015-11-25 富士通株式会社 差分放大电路
CN105099382B (zh) * 2014-05-20 2017-09-26 富士通株式会社 差分放大电路
CN104283519A (zh) * 2014-10-24 2015-01-14 中国电子科技集团公司第十三研究所 电流复用型前馈补偿全差分运算放大器
CN104283519B (zh) * 2014-10-24 2017-06-09 中国电子科技集团公司第十三研究所 电流复用型前馈补偿全差分运算放大器
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
CN104393846B (zh) * 2014-11-17 2018-02-06 上海华虹宏力半导体制造有限公司 运算放大器
CN105099451A (zh) * 2015-07-31 2015-11-25 华为技术有限公司 差分放大电路及使用该差分放大电路的流水线模数转换器
CN105099451B (zh) * 2015-07-31 2018-06-15 华为技术有限公司 差分放大电路及使用该差分放大电路的流水线模数转换器
CN114967826A (zh) * 2021-02-26 2022-08-30 瑞昱半导体股份有限公司 低压差稳压器
CN114967826B (zh) * 2021-02-26 2024-04-16 瑞昱半导体股份有限公司 低压差稳压器

Also Published As

Publication number Publication date
US9628035B2 (en) 2017-04-18
US20150028951A1 (en) 2015-01-29
CN103338014B (zh) 2016-04-06
US8890611B2 (en) 2014-11-18
US20130200953A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
CN103338014A (zh) 运算放大器电路
CN102882481B (zh) 用于电容信号源放大器的***和方法
CN106788434B (zh) 一种源极跟随器缓冲电路
CN113726298B (zh) 一种全差分二级运算放大器电路
US9407221B2 (en) Differential amplifier circuit
US7358810B2 (en) Buffer amplifier
CN108599731B (zh) 一种低功耗宽带跨导误差放大器
US8576007B2 (en) High speed amplifier
TWI504139B (zh) 運算放大器電路
US9071205B2 (en) Single input class-AB rail-to-rail output stage
US10742184B2 (en) Plural feedback loops instrumentation folded cascode amplifier
US7642855B2 (en) Compensation of an amplifier comprising at least two gain stages
KR20180111577A (ko) 트랜스컨덕턴스 증폭기
US11496105B2 (en) Multi-stage amplifier circuit
Moustakas et al. Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower
US7986185B2 (en) Rail-to-rail Miller compensation method without feed forward path
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
US7202746B1 (en) Multiple-stage operational amplifier and methods and systems utilizing the same
US7535300B2 (en) Operational amplifier
US11101776B2 (en) Common source preamplifier for a MEMS capacitive sensor
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
US20070285167A1 (en) Class ab amplifier circuit with combined quiescent current and common mode control
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
US20120207331A1 (en) Preamplifier circuit and microphone having the same
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant