CN114967826A - 低压差稳压器 - Google Patents

低压差稳压器 Download PDF

Info

Publication number
CN114967826A
CN114967826A CN202110216910.3A CN202110216910A CN114967826A CN 114967826 A CN114967826 A CN 114967826A CN 202110216910 A CN202110216910 A CN 202110216910A CN 114967826 A CN114967826 A CN 114967826A
Authority
CN
China
Prior art keywords
terminal
coupled
transistor
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110216910.3A
Other languages
English (en)
Other versions
CN114967826B (zh
Inventor
高学誉
张益韶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202110216910.3A priority Critical patent/CN114967826B/zh
Publication of CN114967826A publication Critical patent/CN114967826A/zh
Application granted granted Critical
Publication of CN114967826B publication Critical patent/CN114967826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种低压差稳压器，包括输出端电路以及放大器。该输出端电路包括信号输入端以及信号输出端，其中，该信号输入端用以接收输入电压，该信号输出端用以输出输出电压。该放大器包括第一级放大电路、第二级放大电路、第一反馈电路以及第二反馈电路。该第一级放大电路包括正输出端以及负输出端。该第二级放大电路包括输入端以及输出端，其中该输入端与该正输出端耦接于第一节点，该输出端耦接于该输出端电路。该第一反馈电路耦接于该负输出端以及该输出端。该第二反馈电路耦接于该第一节点以及该输出端。

Description

低压差稳压器
技术领域
本公开内容是有关于一种低压差稳压器，特别是指一种具有改善电源电压抑制比(Power Supply Rejection Ratio,PSRR)的低压差稳压器。
背景技术
传统的低压差稳压器大多使用折叠式共源共栅(Folded Cascode)运算放大器或二级运算放大器来实现。然而，上述运算放大器的频宽不易增加。即使增加了频宽，上述运算放大器也容易因为相位裕度(Phase Margin)较小而产生不稳定的问题，进而影响传统的低压差稳压器的电源电压抑制比。因此，有必要对传统的低压差稳压器进行改善。
发明内容
本公开内容的一方面是一种低压差稳压器。该低压差稳压器包括输出端电路以及放大器。该输出端电路包括信号输入端以及信号输出端，其中，该信号输入端用以接收输入电压，该信号输出端用以输出输出电压。该放大器包括第一级放大电路、第二级放大电路、第一反馈电路以及第二反馈电路。该第一级放大电路包括正输入端、负输入端、正输出端以及负输出端。该第二级放大电路包括输入端以及输出端，其中该输入端与该正输出端耦接于第一节点，该输出端耦接于该输出端电路。该第一反馈电路耦接于该负输出端以及该输出端。该第二反馈电路耦接于该第一节点以及该输出端。
通过正反馈的第一反馈电路增加放大器的频宽，本公开内容的低压差稳压器的开回路增益频宽增加，以改善电源电压抑制比。如此一来，更有利于抑制噪声。
附图说明
图1是根据本公开内容的部分实施例描绘的一种低压差稳压器的电路示意图。
图2是根据本公开内容的部分实施例描绘的一种低压差稳压器中的放大器的方块图。
图3是根据本公开内容的部分实施例描绘的一种低压差稳压器中的放大器的电路示意图。
图4是根据本公开内容的其他部分实施例描绘的另一种低压差稳压器中的放大器的电路示意图。
图5是根据本公开内容的部分实施例描绘的一种低压差稳压器中的放大器的小信号电路模型示意图。
图6是根据本公开内容的部分实施例描绘的一种低压差稳压器中的放大器的频率响应示意图。
具体实施方式
下文通过实施例配合附图作详细说明，但所描述的具体实施例仅用以解释本发明，并不用来限定本发明，而结构操作的描述并非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有等同功效的装置，皆为本公开内容所涵盖的范围。
在整个说明书与权利要求书中所使用的术语(terms)，除有特别注明外，通常具有每个术语使用在该领域中、在本公开的内容中与特殊内容中的平常意义。
另外，关于本文中所使用的“耦接”或“连接”，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指两个或多个元件相互操作或动作。
请参考图1，本公开内容的其中一个实施例是关于低压差稳压器100。低压差稳压器100包括放大器110以及输出端电路120。其中，低压差稳压器100用以接收来自电压源(图中未示出)的输入电压VIN。输入电压VIN并不稳定，但低压差稳压器100接收输入电压VIN后，可将输入电压VIN转换为稳定的输出电压VOUT输出。其中，放大器110可以由但不限于中和(neutralization)运算放大器来实现。
请参考图2，放大器110包括第一级放大电路A1、第二级放大电路A2、第一反馈电路F1以及第二反馈电路F2。第一级放大电路A1包括正输入端Vip、负输入端Vin、正输出端Vop以及负输出端Von，其中，正输入端Vip用以接收参考电压Vref，负输入端Vin用以接收反馈电压Vfb。第二级放大电路A2包括输入端Vi以及输出端Vo，其中，输入端Vi与正输出端Vop耦接于节点N1，输出端Vo耦接于输出端电路120。第一反馈电路F1耦接于负输出端Von以及输出端Vo，以提供正反馈。第二反馈电路F2耦接于节点N1以及输出端Vo，以提供负反馈至第二级放大电路A2的输入端Vi。
在本实施例中，第一反馈电路F1包括第一电容C1以及第三电阻R3。第一电容C1耦接于负输出端Von，第三电阻R3耦接于第一电容C1与输出端Vo。第二反馈电路F2包括第二电容C2以及第四电阻R4。第二电容C2耦接于节点N1，第四电阻R4耦接于第二电容C2与输出端Vo。换言之，第二反馈电路F2的第二电容C2耦接于第一级放大电路A1的正输出端Vop以及第二级放大电路A2的输入端Vi。
又如图1所示，输出端电路120包括信号输入端121、功率晶体管MO1、分压电路122以及信号输出端123。其中，信号输入端121用以接收输入电压VIN。信号输出端123用以输出输出电压VOUT。功率晶体管MO1的控制端(例如：栅极端)耦接于第二级放大电路A2的输出端Vo。功率晶体管MO1的第一端(例如：漏极端)耦接于信号输入端121。功率晶体管MO1的第二端(例如：源极端)耦接于信号输出端123。
分压电路122耦接于功率晶体管MO1的第二端、第一级放大电路A1的负输入端Vin以及接地电压Gnd，并用以根据输出电压VOUT输出反馈电压Vfb至第一级放大电路A1的负输入端Vin。
分压电路122包括第一电阻R1以及第二电阻R2。第一电阻R1耦接于功率晶体管MO1的第二端以及节点N2，第二电阻R2耦接于节点N2以及接地电压Gnd。节点N2耦接于第一级放大电路A1的负输入端Vin，使得分压电路122可自节点N2输出反馈电压Vfb至第一级放大电路A1的负输入端Vin。
在本实施例中，请参考图3，第一级放大电路A1包括多个晶体管MF1～MF4、第一偏压电路、第二偏压电路、正端电阻Rp以及负端电阻Rn。负输入端Vin耦接于晶体管MF1的控制端以及晶体管MF2的控制端。正输入端Vip耦接于晶体管MF3的控制端以及晶体管MF4的控制端。晶体管MF1的第一端与晶体管MF2的第一端耦接于负输出端Von。晶体管MF3的第一端与晶体管MF4的第一端耦接于正输出端Vop。晶体管MF1的第二端与晶体管MF3的第二端耦接于节点N3。晶体管MF2的第二端与晶体管MF4的第二端耦接于节点N5。
第一偏压电路耦接于节点N3，用以提供偏压电流(图中未示出)，并包括晶体管MF5。晶体管MF5的控制端接收偏压电压Vbias，晶体管MF5的第一端耦接于节点N3，晶体管MF5的第二端接收输入电压VIN。
正端电阻Rp耦接于正输出端Vop以及节点N4，负端电阻Rn耦接于节点N4以及负输出端Von。第二偏压电路耦接于节点N4与节点N5，并包括晶体管MF6。晶体管MF6的控制端耦接于节点N4，晶体管MF6的第一端耦接于节点N5，晶体管MF6的第二端接收接地电压Gnd。
第二级放大电路A2包括晶体管MF7以及第三偏压电路。晶体管MF7的控制端耦接于输入端Vi，晶体管MF7的第一端耦接于输出端Vo，晶体管MF7的第二端耦接于接地电压Gnd。
第三偏压电路耦接于晶体管MF7的第一端与输出端Vo，用以提供偏压电流(图中未示出)，并包括晶体管MF8。晶体管MF8的控制端接收偏压电压Vbias，晶体管MF8的第一端耦接于输出端Vo，晶体管MF8的第二端接收输入电压VIN。
操作时，当输出电压VOUT的电压电平位于预设电压电平(例如：3.6V)时，分压电路122所输出的反馈电压Vfb的电压电平(例如：2.4V)大致等于参考电压Vref的电压电平(例如：2.4V)。
当输出电压VOUT的电压电平改变(例如：从3.6V增加为4.2V)时，分压电路122根据输出电压VOUT的改变调整反馈电压Vfb的电压电平(例如：从2.4V调整为2.8V)，使得反馈电压Vfb的电压电平(例如：2.8V)不等于参考电压Vref的电压电平(例如：2.4V)。
如图2所示，放大器110通过第一级放大电路A1的正输入端Vip与负输入端Vin分别接收参考电压Vref以及反馈电压Vfb，并根据参考电压Vref的电压电平与反馈电压Vfb的电压电平的差值输出控制电压Vc(如图1所示)至输出端电路120。输出端电路120中的功率晶体管MO1的控制端接收控制电压Vc，以调整输出电压VOUT的电压电平回到预设电压电平(例如：从4.2V调整为3.6V)。如此一来，低压差稳压器100便能够产生稳定的输出电压VOUT。
在另一个实施例中，本公开内容的低压差稳压器100以放大器210(如图4所示)以及输出端电路120(如图1所示)来实现，其中，放大器210中与放大器110相同的部分不再赘述。
请参考图4，放大器210中的第一级放大电路A1’包括晶体管MS1、晶体管MS2、第一偏压电路以及电流镜电路。晶体管MS1的控制端耦接于负输入端Vin，且晶体管MS1的第一端耦接于负输出端Von。晶体管MS1的第二端与晶体管MS2的第二端耦接于节点N6。晶体管MS2的第一端耦接于正输出端Vop，且晶体管MS2的控制端耦接于正输入端Vip。
第一偏压电路耦接于节点N6，用以提供偏压电流(图中未示出)，并包括晶体管MS3。晶体管MS3的控制端接收偏压电压Vbias，晶体管MS3的第一端耦接于节点N6，且晶体管MS3的第二端接收输入电压VIN。
电流镜电路耦接于正输出端Vop以及负输出端Von，并包括晶体管MS4以及晶体管MS5。晶体管MS4的控制端与晶体管MS5的控制端耦接于负输出端Von。晶体管MS4的第一端耦接于负输出端Von，且晶体管MS5的第一端耦接于正输出端Vop。晶体管MS4的第二端与晶体管MS5的第二端均接收接地电压Gnd。
在前述实施例(如图1所示)中，低压差稳压器100中的功率晶体管MO1以N型金属氧化物半导体来实现，且放大器110通过正输入端Vip接收参考电压Vref，并通过负输入端Vin接收反馈电压Vfb，但本公开内容并不以此为限。在其他实施例中，功率晶体管MO1也可以P型金属氧化物半导体或是双极性晶体管来实现，且放大器110也可通过正输入端Vip接收反馈电压Vfb，并可通过负输入端Vin接收参考电压Vref。
请参考图5，图5描述了本公开内容的放大器110的小信号电路模型示意图。通过建立放大器110的小信号电路模型，可以得到放大器110的转移函数T(s)。其中，转移函数T(s)可以等式(1)表示：
Figure BDA0002953441910000061
其中，A1、A2是该运算放大器的直流增益，rf为第三电阻R3的电阻值，cf为第一电阻C1的电容值，rc为第四电阻R4的电阻值，cc为第二电阻C2的电容值，gm1为第一级放大电路A1的晶体管跨导，gm2为第二级放大电路A2的晶体管跨导，r1为第一级放大电路A1的正输出端Vop或负输出端Von的等效电阻值，r2为第二级放大电路A2的输出端Vo的等效电阻值。
请参考图6，图6分别描述了本公开内容的放大器110(以实线表示)以及传统放大器(以虚线表示)的频率响应示意图。如图6所示，传统放大器在第一频率ω0处有一个主极点。其中，第一频率ω0可以等式(2)表示：
Figure BDA0002953441910000062
根据转移函数T(s)，本公开内容的放大器110的主极点位在第二频率ω1处，且放大器110在第三频率ω2处还有一个零点。其中，第二频率ω1以及第三频率ω2可分别以等式(3)、(4)表示：
Figure BDA0002953441910000063
Figure BDA0002953441910000064
由图6以及等式(2)～(4)可知，通过正反馈的第一反馈电路F1(包括第一电容C1与第三电阻R3)，放大器110的频宽得以增加(如图6所示，第二频率ω1大于第一频率ω0)。此外，根据转移函数T(s)，第二电容C2的电容值cc大于或等于第一电容C1的电容值cf，且第四电阻R4的电阻值rc小于第三电阻R3的电阻值rf，以增加放大器110的频宽。
通过正反馈的第一反馈电路F1增加放大器110的频宽，本公开内容的低压差稳压器100的开回路增益频宽增加，以改善电源电压抑制比。如此一来，更有利于抑制噪声。
虽然本公开内容已以实施方式公开如上，然其并非用以限定本公开的内容，本领域普通技术人员在不脱离本公开内容的精神和范围内，当可作各种改变与改进，因此本公开内容的保护范围当视后附的权利要求书所界定的为准。
附图标记说明：
100:低压差稳压器
110,210:放大器
120:输出端电路
121:信号输入端
122:分压电路
123:信号输出端
Vbias:偏压电压
Vc:控制电压
Vfb:反馈电压
VIN:输入电压
Vip:正输入端
Vin:负输入端
Vi:输入端
VOUT:输出电压
Vop:正输出端
Von:负输出端
Vo:输出端
Vref:参考电压
Gnd:接地电压
A1,A1’:第一级放大电路
A2:第二级放大电路
F1:第一反馈电路
F2:第二反馈电路
MO1,MF1～MF8,MS1～MS5:晶体管
R1,R2,R3,R4:电阻
Rp:正端电阻
Rn:负端电阻
C1,C2:电容
N1,N2,N3,N4,N5,N6:节点
ω0,ω1,ω2:频率
rf,rc,r1,r2:电阻值
cf,cc:电容值
gm1,gm2:增益值

Claims (10)

1.一种低压差稳压器，包括：
输出端电路，包括信号输入端以及信号输出端，其中，所述信号输入端用以接收输入电压，所述信号输出端用以输出输出电压；以及
放大器，包括：
第一级放大电路，包括正输入端、负输入端、正输出端以及负输出端；
第二级放大电路，包括输入端以及输出端，其中所述输入端与所述正输出端耦接于第一节点，所述输出端耦接于所述输出端电路；
第一反馈电路，耦接于所述负输出端以及所述输出端；以及
第二反馈电路，耦接于所述第一节点以及所述输出端。
2.如权利要求1所述的低压差稳压器，其中所述正输入端用以接收参考电压，所述负输入端用以接收反馈电压，所述放大器用以根据所述参考电压以及所述反馈电压输出控制电压至所述输出端电路，以调整所述输出电压。
3.如权利要求2所述的低压差稳压器，其中所述输出端电路包括功率晶体管，所述第二级放大电路的所述输出端耦接于所述功率晶体管的控制端，所述信号输入端耦接于所述功率晶体管的第一端，所述信号输出端耦接于所述功率晶体管的第二端，所述功率晶体管的所述控制端用以接收所述控制电压。
4.如权利要求3所述的低压差稳压器，其中所述输出端电路还包括分压电路，所述分压电路耦接于所述功率晶体管的所述第二端、所述第一级放大电路的所述负输入端以及接地电压，并用以根据所述输出电压输出所述反馈电压至所述第一级放大电路的所述负输入端。
5.如权利要求2所述的低压差稳压器，其中所述第一级放大电路包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管，所述负输入端耦接于所述第一晶体管的控制端以及所述第二晶体管的控制端，所述正输入端耦接于所述第三晶体管的控制端以及所述第四晶体管的控制端，所述第一晶体管的第一端与所述第二晶体管的第一端耦接于所述负输出端，所述第三晶体管的第一端与所述第四晶体管的第一端耦接于所述正输出端，所述第一晶体管的第二端与所述第三晶体管的第二端耦接于第三节点，所述第二晶体管的第二端与所述第四晶体管的第二端耦接于第五节点。
6.如权利要求5所述的低压差稳压器，其中所述第一级放大电路还包括第一偏压电路、第二偏压电路、正端电阻以及负端电阻，所述第一偏压电路耦接于所述第三节点，所述正端电阻耦接于所述正输出端以及第四节点，所述负端电阻耦接于所述第四节点以及所述负输出端，所述第二偏压电路耦接于所述第四节点与所述第五节点。
7.如权利要求2所述的低压差稳压器，其中所述第二级放大电路包括第七晶体管以及第三偏压电路，所述输入端耦接于所述第七晶体管的控制端，所述第七晶体管的第一端耦接于所述输出端以及所述第三偏压电路，所述第七晶体管的第二端耦接于接地电压。
8.如权利要求2所述的低压差稳压器，其中所述第一级放大电路包括第一晶体管、第二晶体管、第一偏压电路以及电流镜电路，所述第一晶体管的控制端耦接于所述负输入端，所述第一晶体管的第一端耦接于所述负输出端，所述第一晶体管的第二端与所述第二晶体管的第二端耦接于第六节点，所述第二晶体管的第一端耦接于所述正输出端，所述第二晶体管的控制端耦接于所述正输入端，所述第一偏压电路耦接于所述第六节点，所述电流镜电路耦接于所述正输出端以及所述负输出端。
9.如权利要求1所述的低压差稳压器，其中所述第一反馈电路包括第一电容以及第三电阻，所述第一电容耦接于所述负输出端，所述第三电阻耦接于所述第一电容与所述输出端。
10.如权利要求9所述的低压差稳压器，其中所述第二反馈电路包括第二电容以及第四电阻，所述第二电容耦接于所述第一节点，所述第四电阻耦接于所述第二电容与所述输出端。
CN202110216910.3A 2021-02-26 2021-02-26 低压差稳压器 Active CN114967826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110216910.3A CN114967826B (zh) 2021-02-26 2021-02-26 低压差稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110216910.3A CN114967826B (zh) 2021-02-26 2021-02-26 低压差稳压器

Publications (2)

Publication Number Publication Date
CN114967826A true CN114967826A (zh) 2022-08-30
CN114967826B CN114967826B (zh) 2024-04-16

Family

ID=82973728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110216910.3A Active CN114967826B (zh) 2021-02-26 2021-02-26 低压差稳压器

Country Status (1)

Country Link
CN (1) CN114967826B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284395A1 (en) * 2007-03-21 2008-11-20 Vimicro Corporation Low Dropout Voltage regulator
CN102722207A (zh) * 2012-05-28 2012-10-10 华为技术有限公司 一种低压差线性稳压器
CN103338014A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 运算放大器电路
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
CN107102665A (zh) * 2016-02-22 2017-08-29 联发科技（新加坡）私人有限公司 低压差线性稳压器
WO2019156775A1 (en) * 2018-02-07 2019-08-15 Hua Cao A novel low dropout regulator (ldo)
EP3614227A2 (en) * 2018-08-22 2020-02-26 Nxp B.V. Dual loop low dropout regulator system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284395A1 (en) * 2007-03-21 2008-11-20 Vimicro Corporation Low Dropout Voltage regulator
CN103338014A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 运算放大器电路
CN102722207A (zh) * 2012-05-28 2012-10-10 华为技术有限公司 一种低压差线性稳压器
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
CN107102665A (zh) * 2016-02-22 2017-08-29 联发科技（新加坡）私人有限公司 低压差线性稳压器
WO2019156775A1 (en) * 2018-02-07 2019-08-15 Hua Cao A novel low dropout regulator (ldo)
EP3614227A2 (en) * 2018-08-22 2020-02-26 Nxp B.V. Dual loop low dropout regulator system

Also Published As

Publication number Publication date
CN114967826B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US10019023B2 (en) Low-dropout linear regulator with super transconductance structure
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
KR102076667B1 (ko) 저전압 강하 레귤레이터
CN100480944C (zh) 一种压控电流源及带有压控电流源的低压差稳压电源
US20190004553A1 (en) Ripple pre-amplification based fully integrated low dropout regulator
US7218082B2 (en) Compensation technique providing stability over broad range of output capacitor values
US6975099B2 (en) Efficient frequency compensation for linear voltage regulators
US9836070B2 (en) Regulator with low dropout voltage and improved stability
CN207488871U (zh) 一种采用新型缓冲器的cmos低压差线性稳压器
CN111273724B (zh) 一种稳定性补偿的线性稳压器及其设计方法
US11171619B2 (en) Transconductance boosted cascode compensation for amplifier
CN101223488A (zh) 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器
KR101238173B1 (ko) 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터
CN109101067B (zh) 一种双电源轨的低压差线性稳压器
CN212183486U (zh) 误差放大器、电路和电压调节器
JP2016009230A (ja) 電圧レギュレータ
US7091785B2 (en) Load and line regulation using operational transconductance amplifier and operational amplifier in tandem
TWI750035B (zh) 低壓差穩壓器
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN114967826B (zh) 低压差稳压器
US11860659B2 (en) Low drop-out (LDO) linear regulator
CN113805637B (zh) 一种低压差电压调节器
US20210250006A1 (en) Output pole-compensated operational amplifier
CN114421897A (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN107256055A (zh) 一种无片外电容ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant