CN105099451A - 差分放大电路及使用该差分放大电路的流水线模数转换器 - Google Patents
差分放大电路及使用该差分放大电路的流水线模数转换器 Download PDFInfo
- Publication number
- CN105099451A CN105099451A CN201510464850.1A CN201510464850A CN105099451A CN 105099451 A CN105099451 A CN 105099451A CN 201510464850 A CN201510464850 A CN 201510464850A CN 105099451 A CN105099451 A CN 105099451A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- tube
- analog
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 58
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000012937 correction Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明实施例提供一种差分放大电路及使用该差分放大电路的流水线模数转换器。所述差分放大电路包括超源极跟随器，该超源极跟随器的输出电压严格等于其输入电压，并且还可以实现小的输出电阻，从而提高输出电压跟随输入电压的能力，该输出电压通过电阻转换为电流，由于电阻的电压系数和温度系数都很小，也就是说电阻的线性度较高，从而提高差分放大电路的线性度。
Description
技术领域
本发明实施例涉及半导体技术，尤其涉及一种差分放大电路及使用该差分放大电路的流水线模数转换器(Analog-DigitalConverter，简称：ADC)。
背景技术
基于基站与视频应用的ADC，例如流水线ADC，对速度有比较高的要求。在流水线ADC中，模数转换时间包括采样时间、子模数转换时间和运算放大器(简称：运放)放大时间。对于运放放大时间，传统的闭环运放对输入信号的响应是底数小于1的指数响应，而动态运放对输入信号的响应是线性响应，也就是说，对输入信号放大相同的倍数，动态运放相对传统的闭环运放所用时间更短。所以，动态运放的研究成为热门课题。
图1(a)示出一种动态运放结构。如图1(a)所示的结构，第一时钟信号CK和第二时钟信号控制X和Y两点的电压，其中，第一时钟信号CK和第二时钟信号反相。开始时刻，第二时钟信号控制开关K1和K2闭合，第一时钟信号CK控制开关K3打开，将X和Y两点的电压VX和VY上拉到电源线VDD，对负载电容CX和CY复位。在t0时刻，第二时钟信号控制开关K1和K2打开，第一时钟信号CK控制开关K3闭合，首先X和Y两点的电压VX和VY被N沟道金属氧化物半导体(N-Mental-Oxide-Semiconductor，简称：NMOS)管M1和M2下拉。此时，在共模信号下降的同时，差分信号开始放大。其中，差分信号放大的机理是：通过NMOS管M1和M2的跨导，将输入信号和由电压转变为电流，负载电容CX和CY充放电，以改变负载电容CX和CY上的电压值。其中，图1(b)示出图1(a)所示的动态运放结构在放大过程中，X和Y两点电压变化的情况，在t1时刻采集到X和Y两点间的最大电压差，其中，t1＝t0+Δt。
在图1(a)所示的动态运放结构中，VX和VY取决于输入信号和以及NMOS管M1和M2的跨导。但在X和Y两点电压变化过程中，NMOS管M1和M2的跨导贡献了较大的非线性，从而导致动态运放的线性度差。
发明内容
本发明实施例提供一种差分放大电路及使用该差分放大电路的流水线模数转换器，以提高差分放大电路的线性度。
第一方面，本发明实施例提供一种差分放大电路，所述差分放大电路包括第一部分和第二部分，其中，所述第一部分包括：超源极跟随器、第一N沟道金属氧化物半导体NMOS管、电阻、电容、第一开关和第二开关；所述第一部分和所述第二部分的结构相同且对称设置；其中，
所述超源极跟随器的输入端作为所述差分放大电路的第一输入端，所述超源极跟随器的输出端与所述电阻的第一端连接，所述超源极跟随器用于跟随所述第一输入端的输入信号；
所述电阻的第二端与所述第二部分的电阻的第二端连接；
所述第一NMOS管的源极经所述第二开关接地，所述第一NMOS管的栅极与所述超源极跟随器中的第二NMOS管的栅极连接，所述第一NMOS管的漏极经所述第一开关与第一电源线连接，所述第一NMOS管的漏极作为所述差分放大电路的第一输出端，所述第一开关的闭合与断开通过第一时钟信号控制，所述第二开关的闭合与断开通过第二时钟信号控制，所述第一时钟信号和所述第二时钟信号反相；
所述电容的第一端与所述第一NMOS管的漏极连接，所述第一电容的第二端接地。
结合第一方面，在第一方面的第一种可能的实现方式中，所述超源极跟随器包括：第一P沟道金属氧化物半导体PMOS管、所述第二NMOS管、第一电流源和第二电流源，其中，所述第一PMOS管的栅极作为所述超源极跟随器的输入端，所述第一PMOS管的源极作为所述超源极跟随器的输出端；
所述第一PMOS管的源极与所述第一电流源的输出端连接，所述第一PMOS管的漏极与所述第二电流源的输入端连接；
所述第一电流源的输入端与第二电源线连接；
所述第二NMOS管的栅极与所述第二电流源的输入端连接，所述第二NMOS管的漏极与所述第一PMOS管的源极连接，所述第二NMOS的源极接地；
所述第二电流源的输出端接地。
结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述第一部分还包括：
第三NMOS管，所述第三NMOS管的源极接地，所述第三NMOS管的栅极与所述第一NMOS管的栅极连接；
PMOS管电流镜，所述PMOS管电流镜的第一输入端与所述第三NMOS管的漏极连接，所述PMOS管电流镜的第二输入端与所述第二部分中超源极跟随器的输出端连接，所述PMOS管电流镜的输出端与所述第二电源线连接；
所述第二部分与所述第一部分结构相同且对称设置。
结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述PMOS管电流镜包括：
第二PMOS管，所述第二PMOS管的漏极和栅极短接，所述第二PMOS管的漏极作为所述PMOS管电流镜的第一输入端，所述第二PMOS管的源极作为所述PMOS管电流镜的一输出端；
第三PMOS管，所述第三PMOS管的漏极作为所述PMOS管电流镜的第二输入端，所述第三PMOS管的栅极与所述第二PMOS管的栅极连接，所述第三PMOS管的源极作为所述PMOS管电流镜的另一输出端与所述第二电源线连接。
结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述第一部分还包括：
第四NMOS管，所述第四NMOS管的源极与所述第一NMOS管的漏极连接，所述第四NMOS管的漏极与所述电容的第一端连接，所述第四NMOS管的栅极与所述第二部分中第四NMOS管的栅极连接；
第五NMOS管，所述第五NMOS管的源极与所述第三NMOS管的漏极连接，所述第五NMOS管的漏极与所述第二PMOS管的漏极连接，所述第五NMOS管的栅极与所述第四NMOS管的栅极连接；
所述第二部分与所述第一部分结构相同且对称设置。
结合第一方面的第一种至第四种可能的实现方式中任意一种，在第一方面的第五种可能的实现方式中，所述超源极跟随器还包括：第六NMOS管，所述第六NMOS管的源极与所述第二NMOS管的漏极连接，所述第六NMOS管的漏极与所述第一PMOS管的源极连接，所述第六NMOS管的栅极与所述第二部分中第六NMOS管的栅极连接。
结合第一方面的第四种可能的实现方式，在第一方面的第六种可能的实现方式中，所述超源极跟随器还包括：第六NMOS管，所述第六NMOS管的源极与所述第二NMOS管的漏极连接，所述第六NMOS管的漏极与所述第一PMOS管的源极连接，所述第六NMOS管与所述第四NMOS管和所述第五NMOS管共栅极。
第二方面，本发明实施例提供一种流水线模数转换器，包括：采样/保持电路、模数转换模块和如第一方面任一项所述的差分放大电路；其中，
所述采样/保持电路，用于跟踪或保持输入模拟信号的电平值；
所述模数转换模块的输入端与所述采样/保持电路的输出端连接，所述模数转换模块用于对所述采样/保持电路输出的信号进行模数转换；
所述差分放大电路的输入端与所述模数转换模块的输出端连接，所述差分放大电路用于输出放大后的数字信号。
结合第二方面，在第二方面的第一种可能的实现方式中，模数转换模块包括子模数转换模块和数模转换模块，所述流水线模数转换器还包括：减法电路和延迟及数字校正电路，其中，
在各级流水线结构中，所述子模数转换模块，用于对输入模拟信号进行模数转换，得到第一数字信号；从所述第一数字信号的最高位开始，取所述第一数字信号的N比特数据输出至所述延迟及数字校正电路；
所述数模转换模块的输入端与所述子模数转换模块的输出端连接，所述数模转换模块的输出端与所述减法电路的第一输入端连接，所述数模转换模块用于对所述子模数转换模块输出的N比特数据进行数模转换，并输出给所述减法电路；
所述减法电路的第二输入端与所述采样/保持电路的输出端连接，所述减法电路的输出端与所述差分放大电路的输入端连接；
所述差分放大电路的输出端与下一级流水线结构中采样/保持电路连接，直至最后一级流水线结构；
所述延迟及数字校正电路，用于对所述子模数转换模块输出的N比特数据进行延迟及校正，并在所述各级流水线结构输出完成后，输出所述数字信号。
本发明实施例差分放大电路及使用该差分放大电路的流水线模数转换器，该差分放大电路包括超源极跟随器，该超源极跟随器的输出电压严格等于其输入电压，并且还可以实现小的输出电阻，从而提高输出电压跟随输入电压的能力，该输出电压通过电阻转换为电流，由于电阻的电压系数和温度系数都很小，也就是说电阻的线性度较高，从而提高差分放大电路的线性度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1(a)为一种动态运放结构示意图；
图1(b)示出图1(a)所示的动态运放结构在放大过程中，X和Y两点电压变化的情况；
图2为本发明差分放大电路实施例一的结构示意图；
图3为本发明差分放大电路所使用的超源极跟随器的一结构示意图；
图4为本发明差分放大电路实施例二的结构示意图；
图5为本发明差分放大电路实施例三的结构示意图；
图6为本发明流水线模数转换器实施例一的结构示意图；
图7为本发明流水线模数转换器实施例二的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相对于现有动态运放线性度差的问题，本发明实施例提供一种差分放大电路及使用该差分放大电路的流水线模数转换器，该差分放大电路包括超源极跟随器，该超源极跟随器的输出电压严格等于其输入电压，并且还可以实现小的输出电阻，从而提高输出电压跟随输入电压的能力，该输出电压通过电阻转换为电流，由于电阻的电压系数和温度系数都很小，也就是说电阻的线性度较高，从而提高差分放大电路的线性度。
图2为本发明差分放大电路实施例一的结构示意图。如图2所示，差分放大电路200包括第一部分和第二部分。其中，第一部分包括：超源极跟随器10、第一NMOS管M11、电阻R1、电容C1、第一开关K1和第二开关K2。第二部分包括：超源极跟随器20、第一NMOS管M21、电阻R2、电容C2、第一开关K3和第二开关K4。也就是说，第一部分和第二部分的结构相同。且，第一部分和第二部分的结构对称设置。
其中，第一部分中各部件之间的连接关系如下：
具体地，超源极跟随器10的输入端作为差分放大电路200的第一输入端Vinp，超源极跟随器10的输出端Vout与电阻R1的第一端连接。超源极跟随器10用于跟随第一输入端Vinp的输入信号。
电阻R1的第二端与第二部分的电阻R2的第二端连接。
第一NMOS管M11的源极经第二开关K2接地，第一NMOS管M11的栅极与超源极跟随器10中的第二NMOS管(未示出)的栅极连接，第一NMOS管M11的漏极经第一开关K1与第一电源线VDD1连接，第一NMOS管M11的漏极作为差分放大电路200的第一输出端Voutp。
第一开关K1的闭合与断开通过第二时钟信号控制，第二开关K2的闭合与断开通过第一时钟信号CK控制，第一时钟信号CK和第二时钟信号反相。
电容C1的第一端与第一NMOS管M11的漏极连接，第一电容C1的第二端接地。
第二部分中各部件之间的连接关系如下：
具体地，超源极跟随器20的输入端作为差分放大电路200的第二输入端Vinn，超源极跟随器20的输出端Vout与电阻R2的第一端连接。超源极跟随器20用于跟随第二输入端Vinn的输入信号。
电阻R2的第二端与第一部分的电阻R1的第二端连接。
第一NMOS管M21的源极经第二开关K4接地，第一NMOS管M21的栅极与超源极跟随器20中的第二NMOS管(未示出)的栅极连接，第一NMOS管M21的漏极经第一开关K3与第一电源线VDD1连接，第一NMOS管M21的漏极作为差分放大电路200的第二输出端Voutn。
第一开关K3的闭合与断开通过第二时钟信号控制，第二开关K4的闭合与断开通过第一时钟信号CK控制，第一时钟信号CK和第二时钟信号反相。
电容C2的第一端与第一NMOS管M21的漏极连接，第一电容C2的第二端接地。
接下来说明差分放大电路200的工作原理。
差分放大电路200复位时，第一时钟信号CK控制第二开关K2和K4打开，第二时钟信号控制第一开关K1和K3闭合，此时，电容C1和C2复位，第一输出端Voutp和第二输出端Voutn的输出电压为第一电源线VDD1的电压值。
差分放大电路200工作在放大状态时，第一时钟信号CK控制第二开关K2和K4闭合，第二时钟信号控制第一开关K1和K3打开，此时，电容C1和C2处于充放电状态。自差分放大电路200的第一输入端Vinp输入的电压信号，超源极跟随器10的输出电压严格等于其输入电压，实现输入的电压信号的源极跟随；并且超源极跟随器10还可以实现小的输出电阻，从而提高整个差分放大电路200的输出电压跟随输入电压的能力。同理，自差分放大电路200的第二输入端Vinn输入的电压信号，超源极跟随器20的输出电压严格等于其输入电压，实现输入的电压信号的源极跟随；并且超源极跟随器20可实现小的输出电阻，从而也提高整个差分放大电路200的输出电压跟随输入电压的能力。
再者，超源极跟随器10(超源极跟随器20)的输出电压通过电阻R1(电阻R2)转换为电流，由于电阻R1(电阻R2)的电压系数和温度系数都很小，也就是说R1(电阻R2)的线性度较高，从而提高差分放大电路200的输入部分的线性度。
且，在第一部分，第一NMOS管M11的栅极与超源极跟随器10中的第二NMOS管(未示出)的栅极连接，第一NMOS管M11与第二NMOS管组成共栅极的NMOS管电流镜，因此，可以通过调整第一NMOS管M11相比于第二NMOS管的比例来调整差分放大电路200的放大倍数。
同理，在第二部分，第一NMOS管M21与超源极跟随器20中的第二NMOS管(未示出)组成共栅极的NMOS管电流镜，且作用与第一部分中共栅极的NMOS管电流镜的作用相同，此处不再赘述。
差分放大电路200通过上述对称设置的第一部分和第二部分的共栅极的NMOS管电流镜，实现差分放大功能。
可选地，第二开关K2和K4始终处于闭合状态。本领域技术人员可以理解，此时的第二开关K2和K4可以使用导线代替。也就是说，本发明实施例提供的差分放大电路包括第一开关K1和K3，不包括第二开关K2和K4，使用第二时钟信号控制第一开关K1和K3的开闭状态；第一NMOS管M11的源极和第一NMOS管M21的源极接地。
本发明实施例差分放大电路及使用该差分放大电路的流水线模数转换器，该差分放大电路包括超源极跟随器，该超源极跟随器的输出电压严格等于其输入电压，并且还可以实现小的输出电阻，从而提高输出电压跟随输入电压的能力，该输出电压通过电阻转换为电流，由于电阻的电压系数和温度系数都很小，也就是说电阻的线性度较高，从而提高差分放大电路的线性度。
在上述实施例中，如图3所示，超源极跟随器30可以包括：第一P沟道金属氧化物半导体(P-Mental-Oxide-Semiconductor，简称：PMOS)管M1、第二NMOS管M2、第一电流源A1和第二电流源A2。其中，第一PMOS管M1的栅极作为超源极跟随器30的输入端Vin，第一PMOS管M1的源极作为超源极跟随器30的输出端Vout。
具体地，第一PMOS管M1的源极与第一电流源A1的输出端连接，第一PMOS管M1的漏极与第二电流源A2的输入端连接。第一电流源A1的输入端与电源线连接。第二NMOS管M2的栅极与第二电流源A2的输入端连接，第二NMOS管M2的漏极与第一PMOS管M1的源极连接，第二NMOS管M2的源极接地。第二电流源A2的输出端接地。
可选地，第一PMOS管M1可以做成衬底和源极相接，也可以不做成衬底和源极相接，本发明不予限制。其中，衬底和源极相接的PMOS管可以避免衬偏效应。
其中，第二NMOS管M2与第一PMOS管M1形成的环路结构，可降低超源级跟随器30的输出阻抗，从而提高超源级跟随器30的输出电压跟随输入电压的能力。
需说明的是，对于第一电流源A1和第二电流源A2的电流值，本发明不予限制，例如，可以为1毫安(mA)或100微安(uA)等。对于两电流源两端的电压差，一般大于300毫伏特(mV)即可正常工作。
形如图3所示的超源极跟随器30，相比于传统的包含有单纯PMOS的源极跟随器，超源极跟随器30通过增加一个NMOS管(即第二NMOS管M2)，在本地引入一个反馈，从而降低了超源极跟随器30的输出电阻。
使用如图3所示的结构代替图2中的超源极跟随器10和20，得到如图4所示的结构。其中，图4中的第二电源线VDD2即图3所示结构中的电源线，其余部件及连接关系可参考图2所示结构对应的实施例中的相关描述，此处不再赘述。参考图4，在第一部分中，第二NMOS管M2与第一NMOS管M11组成共栅极的NMOS管电流镜；在第二部分中，第二NMOS管M2与第一NMOS管M21组成共栅极的NMOS管电流镜。
如图4所示的电路结构，由于该电路中上下两个理想电流源的作用，在电阻R1(电阻R2)上产生的电流信号，会使第二NMOS管M2得到一个与电阻R1(电阻R2)上的电流信号大小完全一样，极性相反的电流信号，因此，流过第二NMOS管M2的电流信号也能保持高线性度。在第一部分，流过第二NMOS管M2的电流信号经第二开关K2、第一NMOS管M11到达电容C1，产生差分放大电路400的第一输出端的电压信号；在第二部分，流过第二NMOS管M2的电流信号经第二开关K4、第一NMOS管M21到达电容C2，产生差分放大电路400的第二输出端的电压信号。
图5为本发明差分放大电路实施例三的结构示意图。参考图5，在如图4所示结构的基础上，在差分放大电路500中，第一部分还可以包括：第三NMOS管M13和PMOS管电流镜(未示出)。其中，第三NMOS管M13的源极接地，第三NMOS管M13的栅极与第一NMOS管M11的栅极连接；PMOS管电流镜的第一输入端与第三NMOS管M13的漏极连接，PMOS管电流镜的第二输入端与第二部分中超源极跟随器20的输出端连接，PMOS管电流镜的输出端与第二电源线VDD2连接。
第二部分还可以包括：第三NMOS管M23和PMOS管电流镜(未示出)。其中，第三NMOS管M23的源极接地，第三NMOS管M23的栅极与第一NMOS管M21的栅极连接；PMOS管电流镜的第一输入端与第三NMOS管M23的漏极连接，PMOS管电流镜的第二输入端与第一部分中超源极跟随器10的输出端连接，PMOS管电流镜的输出端与第二电源线VDD2连接。
可见，第一部分与第二部分结构相同且对称设置。
其中，在第一部分，PMOS管电流镜可以包括：第二PMOS管M14和第三PMOS管M15。第二PMOS管M14的漏极和栅极短接，第二PMOS管M14的漏极作为PMOS管电流镜的第一输入端，第二PMOS管M14的源极作为PMOS管电流镜的一输出端。第三PMOS管M15的漏极作为PMOS管电流镜的第二输入端，第三PMOS管M15的栅极与第二PMOS管M14的栅极连接，也就是AA连接，第三PMOS管M15的源极作为PMOS管电流镜的另一输出端与第二电源线VDD2连接。
在第二部分，PMOS管电流镜可以包括：第二PMOS管M24和第三PMOS管M25。第二PMOS管M24的漏极和栅极短接，第二PMOS管M24的漏极作为PMOS管电流镜的第一输入端，第二PMOS管M24的源极作为PMOS管电流镜的一输出端。第三PMOS管M25的漏极作为PMOS管电流镜的第二输入端，第三PMOS管M25的栅极与第二PMOS管M24的栅极连接，也就是BB连接，第三PMOS管M25的源极作为PMOS管电流镜的另一输出端与第二电源线VDD2连接。
对于差分放大电路500的差模放大倍数，可以通过调整第一NMOS管M11相比于第二NMOS管M2，以及第三NMOS管M13、第二PMOS管M14和第三PMOS管M15相比于第二NMOS管M2的比例来调整差模放大倍数。
其中，差分放大电路500的共模输出可独立调整。具体地，第三PMOS管M15和M25上拉共模电流，第一NMOS管M11和M21下拉共模电流，二者可以不一致，这样输出的共模电压就是：上拉/下拉共模电流之差在电容上的积分，因此，差分放大电路500的共模输出可以独立调整。
如图5所示，输入的电压信号通过超源极跟随器的第一PMOS管M1的栅极传输到源极，并通过电阻R1将此电压信号转变为电流信号。此后，该电流信号通过第二NMOS管M2和第一NMOS管M11组成的NMOS管电流镜，将电流信号传递到输出负载电容C1上；同时该电流信号还通过另外一条支路，即第二NMOS管M2—>第三NMOS管M13—>第二PMOS管M14—>第三PMOS管M15，将电流信号也同时传递到输出负载电容C1上，此两条传输支路的存在，增大电流信号的增益，输出的电流信号对电容C1充放电，从而产生电压信号。
在第二NMOS管输出的电流信号，经过NMOS管电流镜和PMOS管电流镜输出到电容上时，由于NMOS管电流镜和PMOS管电流镜本身即是高线性度的电流传递单元，因此，输出到电容的电流信号也能保持高线性度；且在相同的尺寸下，本发明实施例提供的差分放大电路，相对于传统的动态运放，具有更高的增益。
另外，传统的动态运放由于电流只有从电源到地或者从地到电源单向的通路。因此，当输出负载变化时，输出共模信号和差模信号会互相关联地同步变化；在为了扩大或缩小差模放大倍数的时候，改变电流镜的比例也会使差模部分和共模部分同步地变化。如果需要共模基本保持不变，或者变化较小，而差模放大倍数较大的话，传统的动态运放就难以解决。
而本发明实施例的差分放大电路，在将电压信号转换为电流信号以后，将此电流信号同时交叉耦合至输出的PMOS管电流镜和NMOS管电流镜，使得对于差分信号来讲，同时由NMOS电流镜和PMOS电流镜将电流信号放大；而对于共模信号来讲，PMOS管的上拉电流和NMOS管的下拉电流互相抵消，使得最终输出到电容上的共模电流可以由PMOS管的尺寸和NMOS管尺寸之差来决定，可使得共模电流保持不变，直流工作点相对稳定，改善差分放大电路的线性度，还可实现差模和共模的分离。
进一步地，在差分放大电路500中，第一部分还可以包括：第四NMOS管M16和第五NMOS管M17。其中，第四NMOS管M16的源极与第一NMOS管M11的漏极连接，第四NMOS管M16的漏极与电容C1的第一端连接，第四NMOS管M16的栅极与第二部分中第四NMOS管M26的栅极连接。第五NMOS管M17的源极与第三NMOS管M13的漏极连接，第五NMOS管M17的漏极与第二PMOS管M14的漏极连接，第五NMOS管M17的栅极与第四NMOS管M16的栅极连接。
且，在差分放大电路500中，第二部分还可以包括：第四NMOS管M26和第五NMOS管M27。其中，第四NMOS管M26的源极与第一NMOS管M21的漏极连接，第四NMOS管M26的漏极与电容C2的第一端连接，第四NMOS管M26的栅极与第一部分中第四NMOS管M16的栅极连接。第五NMOS管M27的源极与第三NMOS管M23的漏极连接，第五NMOS管M27的漏极与第二PMOS管M24的漏极连接，第五NMOS管M27的栅极与第四NMOS管M26的栅极连接。
本发明实施例通过第四NMOS管和第五NMOS管，增大差分放大电路的输出阻抗，使得相对于不包含第四NMOS管M26和第五NMOS管的差分放大电路的输出电阻，可将输出阻抗增大2～4倍。
更进一步地，在上述实施例的基础上，超源极跟随器还可以包括：第六NMOS管，如第一部分的第六NMOS管M18和第二部分的第六NMOS管M28。
这里，首先说明第一部分中第六NMOS管M18与第一部分其他元器件的连接关系。具体地，第六NMOS管M18的源极与第二NMOS管M2的漏极连接，第六NMOS管M18的漏极与第一PMOS管M1的源极连接，第六NMOS管M18与第四NMOS管M16和所述第五NMOS管M17共栅极。
第二部分中第六NMOS管M28与第二部分其他元器件的连接关系与上述类似。第六NMOS管M28的源极与第二NMOS管M2的漏极连接，第六NMOS管M28的漏极与第一PMOS管M1的源极连接，第六NMOS管M28与第四NMOS管M26和所述第五NMOS管M27共栅极。
该实施例通过第六NMOS管减小超源极跟随器的输出阻抗。主要通过第六NMOS管与第四NMOS管、第五NMOS管的匹配，使得NMOS电流镜镜像(就是第二NMOS管和第一NMOS管、第三NMOS管的镜像关系)更加准确。另外，通过第二NMOS管和第六NMOS管的环路形成的负反馈，和第一PMOS管一起构成了超源级跟随器，进一步降低超源级跟随器输出电阻，提高超源级跟随器的输出电压跟随输入电压的能力。
可选地，在第一部分，第六NMOS管M18的源极与第二NMOS管M2的漏极连接，第六NMOS管M18的漏极与第一PMOS管M1的源极连接，第六NMOS管M18与第四NMOS管M16和第五NMOS管M17共栅极。在第二部分，第六NMOS管M28的源极与第二NMOS管M2的漏极连接，第六NMOS管M28的漏极与第一PMOS管M1的源极连接，第六NMOS管M28与第四NMOS管M26和第五NMOS管M27共栅极。
图6为本发明流水线模数转换器实施例一的结构示意图。参考图6，流水线模数转换器60包括：采样/保持电路61、模数转换模块62和差分放大电路63。其中，差分放大电路63的具体结构可参考上述任一实施例所述的差分放大电路的结构，此处不再赘述。
具体地，采样/保持电路61用于跟踪或保持输入模拟信号的电平值。模数转换模块62的输入端与采样/保持电路61的输出端连接，用于对采样/保持电路61输出的信号进行模数转换。差分放大电路63的输入端与模数转换模块62的输出端连接，差分放大电路63用于输出放大后的数字信号。
通常情况下，流水线模数转换器通常为分级转换、流水操作，因此，每级流水线在本级输入信号到达时要由采样/保持电路61完成对输入信号的采样和保持，还要由模数转换模块62实现粗转换。本级模数转换完成后，将余量信号经放大后传到下一级流水线，进行下一步的转化，如此进行直至最后一级。这里，对余量信号的放大采用本发明实施例提供的差分放大电路63实现。
本发明实施例提供的流水线模数转换器，具备上述对应差分放大电路的功能和作用，具体如前所述，这里不再说明。
图7为本发明流水线模数转换器实施例二的结构示意图。如图7所示，模数转换模块62可以包括子模数转换模块621和数模转换模块622，流水线模数转换器70还可以包括：减法电路64和延迟及数字校正电路65。
在各级流水线结构中，子模数转换模块621用于对输入模拟信号进行模数转换，得到第一数字信号；从第一数字信号的最高位开始，取第一数字信号的N比特数据输出至延迟及数字校正电路65。数模转换模块622的输入端与子模数转换模块621的输出端连接，数模转换模块622的输出端与减法电路64的第一输入端连接，数模转换模块622用于对子模数转换模块621输出的N比特数据进行数模转换，并输出给减法电路64。减法电路64的第二输入端与采样/保持电路61的输出端连接，减法电路64的输出端与差分放大电路63的输入端连接。差分放大电路63的输出端与下一级流水线结构中采样/保持电路(未示出)连接，直至最后一级流水线结构。延迟及数字校正电路65用于对子模数转换模块621输出的N比特数据进行延迟及校正，并在各级流水线结构输出完成后，输出数字信号。
其中，K为大于或等于2的正整数，每一级输出N比特数据。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种差分放大电路，其特征在于，所述差分放大电路包括第一部分和第二部分，其中，所述第一部分包括：超源极跟随器、第一N沟道金属氧化物半导体NMOS管、电阻、电容、第一开关和第二开关；所述第一部分和所述第二部分的结构相同且对称设置；其中，
所述超源极跟随器的输入端作为所述差分放大电路的第一输入端，所述超源极跟随器的输出端与所述电阻的第一端连接，所述超源极跟随器用于跟随所述第一输入端的输入信号；
所述电阻的第二端与所述第二部分的电阻的第二端连接；
所述第一NMOS管的源极经所述第二开关接地，所述第一NMOS管的栅极与所述超源极跟随器中的第二NMOS管的栅极连接，所述第一NMOS管的漏极经所述第一开关与第一电源线连接，所述第一NMOS管的漏极作为所述差分放大电路的第一输出端，所述第一开关的闭合与断开通过第一时钟信号控制，所述第二开关的闭合与断开通过第二时钟信号控制，所述第一时钟信号和所述第二时钟信号反相；
所述电容的第一端与所述第一NMOS管的漏极连接，所述第一电容的第二端接地。
2.根据权利要求1所述的差分放大电路，其特征在于，
所述超源极跟随器包括：第一P沟道金属氧化物半导体PMOS管、所述第二NMOS管、第一电流源和第二电流源，其中，所述第一PMOS管的栅极作为所述超源极跟随器的输入端，所述第一PMOS管的源极作为所述超源极跟随器的输出端；
所述第一PMOS管的源极与所述第一电流源的输出端连接，所述第一PMOS管的漏极与所述第二电流源的输入端连接；
所述第一电流源的输入端与第二电源线连接；
所述第二NMOS管的栅极与所述第二电流源的输入端连接，所述第二NMOS管的漏极与所述第一PMOS管的源极连接，所述第二NMOS的源极接地；
所述第二电流源的输出端接地。
3.根据权利要求2所述的差分放大电路，其特征在于，所述第一部分还包括：
第三NMOS管，所述第三NMOS管的源极接地，所述第三NMOS管的栅极与所述第一NMOS管的栅极连接；
PMOS管电流镜，所述PMOS管电流镜的第一输入端与所述第三NMOS管的漏极连接，所述PMOS管电流镜的第二输入端与所述第二部分中超源极跟随器的输出端连接，所述PMOS管电流镜的输出端与所述第二电源线连接；
所述第二部分与所述第一部分结构相同且对称设置。
4.根据权利要求3所述的差分放大电路，其特征在于，所述PMOS管电流镜包括：
第二PMOS管，所述第二PMOS管的漏极和栅极短接，所述第二PMOS管的漏极作为所述PMOS管电流镜的第一输入端，所述第二PMOS管的源极作为所述PMOS管电流镜的一输出端；
第三PMOS管，所述第三PMOS管的漏极作为所述PMOS管电流镜的第二输入端，所述第三PMOS管的栅极与所述第二PMOS管的栅极连接，所述第三PMOS管的源极作为所述PMOS管电流镜的另一输出端与所述第二电源线连接。
5.根据权利要求4所述的差分放大电路，其特征在于，所述第一部分还包括：
第四NMOS管，所述第四NMOS管的源极与所述第一NMOS管的漏极连接，所述第四NMOS管的漏极与所述电容的第一端连接，所述第四NMOS管的栅极与所述第二部分中第四NMOS管的栅极连接；
第五NMOS管，所述第五NMOS管的源极与所述第三NMOS管的漏极连接，所述第五NMOS管的漏极与所述第二PMOS管的漏极连接，所述第五NMOS管的栅极与所述第四NMOS管的栅极连接；
所述第二部分与所述第一部分结构相同且对称设置。
6.根据权利要求2-5任一项所述的差分放大电路，其特征在于，所述超源极跟随器还包括：
第六NMOS管，所述第六NMOS管的源极与所述第二NMOS管的漏极连接，所述第六NMOS管的漏极与所述第一PMOS管的源极连接，所述第六NMOS管的栅极与所述第二部分中第六NMOS管的栅极连接。
7.根据权利要求5所述的差分放大电路，其特征在于，所述超源极跟随器还包括：
第六NMOS管，所述第六NMOS管的源极与所述第二NMOS管的漏极连接，所述第六NMOS管的漏极与所述第一PMOS管的源极连接，所述第六NMOS管与所述第四NMOS管和所述第五NMOS管共栅极。
8.一种流水线模数转换器，其特征在于，包括：采样/保持电路、模数转换模块和如权利要求1-7任一项所述的差分放大电路；其中，
所述采样/保持电路，用于跟踪或保持输入模拟信号的电平值；
所述模数转换模块的输入端与所述采样/保持电路的输出端连接，所述模数转换模块用于对所述采样/保持电路输出的信号进行模数转换；
所述差分放大电路的输入端与所述模数转换模块的输出端连接，所述差分放大电路用于输出放大后的数字信号。
9.根据权利要求8所述的流水线模数转换器，其特征在于，模数转换模块包括子模数转换模块和数模转换模块，所述流水线模数转换器还包括：减法电路和延迟及数字校正电路，其中，
在各级流水线结构中，所述子模数转换模块，用于对输入模拟信号进行模数转换，得到第一数字信号；从所述第一数字信号的最高位开始，取所述第一数字信号的N比特数据输出至所述延迟及数字校正电路；
所述数模转换模块的输入端与所述子模数转换模块的输出端连接，所述数模转换模块的输出端与所述减法电路的第一输入端连接，所述数模转换模块用于对所述子模数转换模块输出的N比特数据进行数模转换，并输出给所述减法电路；
所述减法电路的第二输入端与所述采样/保持电路的输出端连接，所述减法电路的输出端与所述差分放大电路的输入端连接；
所述差分放大电路的输出端与下一级流水线结构中采样/保持电路连接，直至最后一级流水线结构；
所述延迟及数字校正电路，用于对所述子模数转换模块输出的N比特数据进行延迟及校正，并在所述各级流水线结构输出完成后，输出所述数字信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510464850.1A CN105099451B (zh) | 2015-07-31 | 2015-07-31 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510464850.1A CN105099451B (zh) | 2015-07-31 | 2015-07-31 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105099451A true CN105099451A (zh) | 2015-11-25 |
| CN105099451B CN105099451B (zh) | 2018-06-15 |
Family
ID=54579158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510464850.1A Active CN105099451B (zh) | 2015-07-31 | 2015-07-31 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105099451B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108061850A (zh) * | 2017-12-19 | 2018-05-22 | 许昌学院 | 一种片上信号监测*** |
| CN108259040A (zh) * | 2018-02-22 | 2018-07-06 | 北京智芯微电子科技有限公司 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
| CN111064440A (zh) * | 2018-10-17 | 2020-04-24 | 美光科技公司 | 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 |
| CN113659983A (zh) * | 2021-07-19 | 2021-11-16 | 清华大学深圳国际研究生院 | 一种基于压控振荡器的模数转换器及提高其线性度的方法 |
| CN117040522A (zh) * | 2023-10-09 | 2023-11-10 | 电子科技大学 | 一种适用于双电极架构的全动态工频干扰抑制电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165428A (zh) * | 1996-03-19 | 1997-11-19 | 摩托罗拉公司 | 低压运算放大器及方法 |
| US6271688B1 (en) * | 1999-06-17 | 2001-08-07 | Stmicroelectronics S.R.L. | MOS transconductor with broad trimming range |
| CN1960174A (zh) * | 2005-11-01 | 2007-05-09 | 联发科技股份有限公司 | 差动放大器及半导体电路 |
| CN101904088A (zh) * | 2007-12-18 | 2010-12-01 | 高通股份有限公司 | 具有动态偏置的放大器 |
| CN102484456A (zh) * | 2009-11-17 | 2012-05-30 | 印度科学研究所 | 使用非线性反馈减少电子电路中的失真的*** |
| CN103338014A (zh) * | 2012-02-08 | 2013-10-02 | 联发科技股份有限公司 | 运算放大器电路 |
| CN103780212A (zh) * | 2012-10-25 | 2014-05-07 | 华为技术有限公司 | 一种运算放大器、电平转换电路以及可编程增益放大器 |
-
2015
- 2015-07-31 CN CN201510464850.1A patent/CN105099451B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165428A (zh) * | 1996-03-19 | 1997-11-19 | 摩托罗拉公司 | 低压运算放大器及方法 |
| US6271688B1 (en) * | 1999-06-17 | 2001-08-07 | Stmicroelectronics S.R.L. | MOS transconductor with broad trimming range |
| CN1960174A (zh) * | 2005-11-01 | 2007-05-09 | 联发科技股份有限公司 | 差动放大器及半导体电路 |
| CN101904088A (zh) * | 2007-12-18 | 2010-12-01 | 高通股份有限公司 | 具有动态偏置的放大器 |
| CN102484456A (zh) * | 2009-11-17 | 2012-05-30 | 印度科学研究所 | 使用非线性反馈减少电子电路中的失真的*** |
| CN103338014A (zh) * | 2012-02-08 | 2013-10-02 | 联发科技股份有限公司 | 运算放大器电路 |
| CN103780212A (zh) * | 2012-10-25 | 2014-05-07 | 华为技术有限公司 | 一种运算放大器、电平转换电路以及可编程增益放大器 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108061850A (zh) * | 2017-12-19 | 2018-05-22 | 许昌学院 | 一种片上信号监测*** |
| CN108259040A (zh) * | 2018-02-22 | 2018-07-06 | 北京智芯微电子科技有限公司 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
| CN108259040B (zh) * | 2018-02-22 | 2021-02-05 | 北京智芯微电子科技有限公司 | 消除电容电压系数对全差分sar-adc性能影响的方法 |
| CN111064440A (zh) * | 2018-10-17 | 2020-04-24 | 美光科技公司 | 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 |
| CN111064440B (zh) * | 2018-10-17 | 2021-06-18 | 美光科技公司 | 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 |
| CN113659983A (zh) * | 2021-07-19 | 2021-11-16 | 清华大学深圳国际研究生院 | 一种基于压控振荡器的模数转换器及提高其线性度的方法 |
| CN113659983B (zh) * | 2021-07-19 | 2023-11-24 | 清华大学深圳国际研究生院 | 一种基于压控振荡器的模数转换器及提高其线性度的方法 |
| CN117040522A (zh) * | 2023-10-09 | 2023-11-10 | 电子科技大学 | 一种适用于双电极架构的全动态工频干扰抑制电路 |
| CN117040522B (zh) * | 2023-10-09 | 2024-01-23 | 电子科技大学 | 一种适用于双电极架构的全动态工频干扰抑制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105099451B (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764215B2 (en) | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing | |
| CN105099451B (zh) | 差分放大电路及使用该差分放大电路的流水线模数转换器 | |
| US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
| US7199745B2 (en) | Successive approximation A/D converter provided with a sample-hold amplifier | |
| US7649486B2 (en) | Flash A/D converter | |
| US6380806B1 (en) | Differential telescopic operational amplifier having switched capacitor common mode feedback circuit portion | |
| JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインａｄ変換器 | |
| CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
| CN106656183B (zh) | 流水线模数转换器输入共模误差前馈补偿电路 | |
| US7746171B2 (en) | Amplifier networks with controlled common-mode level and converter systems for use therewith | |
| TW200300630A (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
| US7405625B1 (en) | Common-mode control structures and signal converter systems for use therewith | |
| JP2004312555A (ja) | コンパレータ、差動増幅器、２段増幅器及びアナログ／ディジタル変換器 | |
| Yu et al. | A 12-bit 250-MS/s charge-domain pipelined analog-to-digital converter with feed-forward common-mode charge control | |
| US8692616B2 (en) | Operational amplifier, analog arithmetic circuit, and analog to digital converter | |
| US11916567B2 (en) | Current-based track and hold circuit | |
| US9941872B2 (en) | Self resetting latch | |
| JP4391502B2 (ja) | 差動増幅器、２段増幅器及びアナログ／ディジタル変換器 | |
| US20170346472A1 (en) | Low power comparator | |
| Suh et al. | A low-power class-AB gm-based amplifier with application to an 11-bit pipelined ADC | |
| US11381207B2 (en) | Apparatus and method for an analog to digital converter | |
| Srivastava et al. | Analysis and Design of Low Voltage Low Power Inverter Based Double Tail Comparator | |
| JP2006121307A (ja) | サンプルホールド回路又はそれを用いたａｄ変換器 | |
| Bahubalindruni et al. | A high-gain, high-speed parametric residue amplifier for SAR-assisted pipeline ADCs | |
| JP2005057717A (ja) | チョッパー型コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |