发明内容
为解决上述现有的缺点,本发明的主要目的在于提供一种实用的超低压启动的低功耗升压式DC-DC转换器,能够在超低输入电压下启动的低功耗升压式DC-DC转换器,该DC-DC升压转换器能够在单节电池(1.2V)供电的条件下启动并正常工作,工作电流低于100uA,且有自动待机功能,当输出端没有负载时,自动进入待机,待机时平均电流低于1uA,特别适合用于手机后备电源、移动电源的升压应用。
为达成以上所述的目的,本发明的一种超低压启动的低功耗升压式DC-DC转换器采取如下技术方案:
一种超低压启动的低功耗升压式DC-DC转换器,包括控制芯片100,控制芯片100内部包括控制逻辑与驱动109,控制逻辑与驱动109与PMOS功率管103连接,PMOS功率管103与内部基准与偏置102之间连接有内部电源选择101,控制逻辑与驱动109和PMOS功率管103均与NMOS功率管104连接,控制逻辑与驱动109与NMOS功率管104之间连接有前沿消隐单元106,前沿消隐单元106和控制逻辑与驱动109之间连接有逐周期过流保护比较器107、PWM比较器108和振荡器110,控制逻辑与驱动109还与超低压振荡器111和待机信号处理112连接,超低压振荡器111和待机信号处理112与空载侦测比较器113连接,空载侦测比较器113与控制开关118之间依次连接有误差放大器114、输出电压反馈分压电阻115,控制开关118还与PMOS功率管103连接;并且控制芯片100上还设置有开关引脚SW、使能引脚EN、输出引脚Vout、输入电压Vin和GND引脚;
所述使能引脚EN,用于通过外部输入高/低电平并且决定芯片100是否开启;
所述超低压振荡器111用于在输入电压Vin小于1.2V时,产生时钟信号用于PMOS功率管103和NMOS功率管104,使芯片100在超低输入电压下也能启动;
所述内部电源选择101用于产生内建电源,给芯片内部各个装置供电,并且通过内部比较器对SW的电压和Vout电压进行比较,并且选择电压高的一个作为内部电压。
本发明的特点还在于:
其中控制芯片100在启动之前SW的电压与输入电压Vin相等,而Vout电压比SW的电压低,因此控制芯片的内部供电电源为SW,当控制芯片100启动之后输出电压Vout逐渐升高且高于SW的电压时,内部电源选择101选择输出电压Vout为供电电源。
其中输入电压Vin低于2V时,超低压振荡器111产生时钟信号用于PMOS功率管103和NMOS功率管104。
其中振荡器110输出时钟信号CLK,还输出锯齿波信号,用于叠加在电感电流信号上。
采用如上技术方案的本发明,具有如下有益效果:
能够在超低输入电压下启动的低功耗升压式DC-DC转换器,该DC-DC升压转换器能够在单节电池(1.2V)供电的条件下启动并正常工作,工作电流低于100uA,且有自动待机功能,当输出端没有负载时,自动进入待机,待机时平均电流低于1uA,特别适合用于手机后备电源、移动电源的升压应用。
具体实施方式
下面将通过实施例对本发明做进一步描述,这些实施例的描述并不是对本发明的内容做限定。本领域的技术人员应理解,对本发明内容所作的等同替换,或相应的改进,仍属于本发明的保护范围之内。
如图1所示,本发明的一种超低压启动的低功耗升压式DC-DC转换器,其中控制芯片100有四个引脚,分别为开关引脚SW,通过电感连接输入电压;使能引脚EN,用于通过外部输入高/低电平决定芯片100是否开启;输出引脚Vout,用于输出固定(比如5V)的输出电压;GND引脚,作为整个芯片的参考地。控制芯片100内部固定连接设置内部电源选择101、内部基准与偏置102、PMOS功率管(high-side)103、NMOS功率管(low-side)104、电感电流侦测电阻105、前沿消隐单元106、逐周期过流保护比较器107、PWM(脉宽调制)比较器108、控制逻辑与驱动109、振荡器110、超低压振荡器111、待机信号处理112、空载侦测比较器113、误差放大器114、输出电压反馈分压电阻115、输出电压反馈分压电阻116、控制开关118和使能117。内部电源选择101用于产生内建电源,给芯片内部各个装置供电,它通过内部比较器对SW电压和Vout电压进行比较,哪个电压比较高,就选择该电压作为内部电源,因此在芯片没启动前SW电压等于输入电压Vin,而Vout电压由SW通过PMOS功率管103的体二极管提供,因此Vout电压比SW电压低,所以此时芯片的内部供电电源为SW;当升压DC-DC芯片启动后,输出电压开始慢慢升高,最终高于SW电压,因此,芯片内部电源切换成输出电压Vout提供。内部基准与偏置102用于产生基准参考电压ref1、ref2、ref3等,以及各装置正常工作时所需要的偏置电流,同时还产生基准建立OK的信号PG,当电源电压升高到一定程度后,内部基准与偏置102才能正常工作,此时PG由低电平翻转为高电平,代表芯片电源已经足够高,能使内部各装置正常工作,PG翻转以后芯片内部大部分模拟电路才开始正常工作。作为low-side的NMOS功率管104导通时,SW通过电感电流侦测电阻105被接地,电感两端压差ΔV接近输出电压Vin,电感电流开始上升,当电感电流上升到逐周期过流保护阈值或者NMOS功率管104导通时间达到由PWM比较器108决定的占空比时,开关NMOS功率管104关断,作为high-side的PMOS功率管103导通,给电感续流,电感电流从Vin流入Vout,给输出端提供能量。电感电流侦测电阻105用于侦测low-sideNMOS功率管104导通时电感的实时电流,经过前沿消隐106滤除各种可能的干扰后输入到PWM比较器108,与误差放大器114输出信号comp相比较来决定开关NMOS功率管104的导通占空比,从而参与环路控制,另外为了保证***的安全,CS信号还被送到逐周期过流保护比较器107,与内部参考电压ref2进行比较,一但电感电流达到过流保护阈值,开关NMOS功率管104立即关断。输出电压反馈分压电阻115和输出电压反馈分压电阻116组成反馈网络,将输出电压反馈给误差放大器114,并与内部参考电压ref1相比较,当输出电压较低时,反馈电压FB小于ref1,则误差放大器114的输出comp电压升高,NMOS功率管104导通占空比增大,每个周期向输出端传送的能量增加,输出电压慢慢升高,并最终稳定在设定值。此外,当输出负载减小时,comp电压也会降低以使开关NMOS功率管104的导通占空比减小,当负载降低到一定程度,说明升压的负载(手机或其它电子设备)充电已经充满了,则comp降低到小于内部参考电压ref3时,空载侦测比较器113的输出信号noload由低电平翻转为高电平,并输入到待机信号处理112,待机信号处理112经过短暂延时后会输出待机关闭信号OFF,OFF信号输入到各个装置,它会将除了超低压振荡器111以外的装置全部关闭,同时将反馈网络也切断,以降低功耗,关闭时间为Toff(约几秒)在这段时间内芯片内部只有超低压振荡器111和待机信号处理112在工作,芯片的工作电流低于1uA;Toff时间过后,OFF信号翻转为低电平,芯片内部各模块又开始正常工作,输出电压在1ms之内即可建立,并再次侦测输出负载,如果输出仍然空载,则在开启1ms后,noload信号再次翻转,OFF信号随之翻转为高电平,内部电源选择101再次关闭Toff,也就是说在输出空载时,芯片每隔几秒钟会开启1ms(如图4所示),这样整个空载时的平均开启时间只有几千分之一,***消耗的电流也会小于1uA,从而保证极低的待机功耗,特别有利于提高移动电源的利用效率和使用时间。当输入电压Vin很低时(低于2V),一般的芯片内部的模拟电路单元,特别是内部基准电路和各路偏置电流是无法正常工作的,因此一般的芯片是无法启动的。超低压振荡器111用于在输入电压Vin非常低(比如由单节1.5V电池供电,电池电压可能低至1.2V)时,产生时钟信号用于PMOS功率管103和NMOS功率管104,使芯片在超低输入电压下也能启动,芯片启动后就会开始向输出端Vout提供能量,使得输出电压上升,然后通过内部电源选择101的作用,转由Vout给内部各模块供电,当Vout升高到一定程度,内部各模拟电路单元能正常工作了,PG信号翻转为高电平,此时超低压振荡器111停止工作,振荡器110开始为芯片提供精准的时钟信号参与控制开关管。当芯片侦测到空载,进入待机时,内部模块都停止工作,超低压振荡器又开始工作,为待机信号处理单元提供时钟,以用于计时Toff时长。振荡器110除了输出时钟信号CLK外,还会输出一锯齿波信号,用于叠加在电感电流信号上,作为斜坡补偿,以便当NMOS功率管104导通占空比大于50%时,保证***的稳定性。使能单元用于根据外部使能引脚输入的信号EN来决定芯片是否开启,其产生的内部使能信号Enable输入到各个模块,控制内部所有单元的工作状态,当EN为高电平时,芯片开始工作,当EN为低电平时,芯片不工作,消耗电流为零。控制逻辑与驱动单元109用于根据各输入信号来控制开关PMOS功率管103和NMOS功率管104的通断。
如图2和图3所示,只要输入电压Vin高于普通CMOS工艺器件的开启阈值(Vth约0.7V),就能开始工作,产生时钟信号。它由五个重复的单元130首尾相接,以及控制逻辑150组成。其中重复单元130由电阻131、132,电容133和NMOS开关管134组成;其中电阻133的一端连接电阻132的一端同时连接第五个重复单元的开关管的漏端,电阻131的另一端接内部电源vdd,电阻132的另一端连接电容133的上极板和开关管134的栅极,电容133的下极板接地,开关管134的漏端连接第二个单元的两个电阻中间节点,开关管134的源端连接控制逻辑中开关管156的漏端,所用重复单元依次级联组成环形振荡器;控制逻辑150由反相器151、153,与门152、155,与非门154,PMOS开关管157和NMOS开关管156组成,其中反相器151的输入端连接重复单元130中的节点201,151的输出端连接与门152的一个输入端,152的另一个输入连接第四个重复单元的节点204,152的输出端即为超低压时钟信号CLK1,反相器153的输入端连接noload信号,输入端连接与非门154的一个输入端,154的另一个输入端连接PG信号,154的输出端连接与门155的一个输入端,155的另一个输入端连接Enable信号,155的输出端连接开关管157和156的栅极,PMOS开关管157的源极接内部电源vdd,157的漏极连接第一个重复单元的电阻中间结点211,NMOS开关管156的漏极连接所有重复单元的NMOS开关管134的源极,156的源极接地。当使能信号Enable为高电平时,芯片要开始工作,此时如果输入电压较低,内部电源vdd不够高,即PG为低电平时或者芯片处于空载待机关闭状态即noload为高电平时,环形振荡器开始工作,其各主要结点波形如图3所示。超低压时钟信号CLK1直接驱动PMOS功率管103和NMOS功率管104,开关NMOS功率管104以固定的80%占空比导通,使得输出电压Vout逐渐升高,此时,环路还没工作,不起作用。当使能信号为低电平,或者Vout升高到一定程度,内部电源高到能使各个模块正常工作,即PG为高电平且***处于于非待机状态即noload为低电平时,超低压振荡器111停止工作,时钟由振荡器110提供,环路开始起作用控制输出电压。