CN202435294U - 一种脉冲宽度调制开关电源控制器及开关电源 - Google Patents

Abstract

本实用新型提供一种脉冲宽度调制开关电源控制器及开关电源，属于电子集成电路技术领域，普遍应用于PWM模式AC/DC开关电源***，所述的PWM控制器包括：FB采样电路、电流模式选择电路、方波发生电路等，使用本开关电源控制器后，可实现不同负载下***工作频率的自适应，减少开关电源待机功耗。

Description

一种脉冲宽度调制开关电源控制器及开关电源

技术领域

本实用新型涉及基本电子电路技术领域，特别涉及一种脉冲宽度调制开关电源控制器及开关电源。

背景技术

在全球环保意识越来越强的趋势下，更加高效地利用能源已成为全球的共识，于是近年来电子产品及其电源开始受到节能法规的限制，如美国加州能源委员会(California Energy Commission，CEC)节能规范，以及“能源之星(EnergyStar)”标识计划等。除了这些节能规范之外，另一项受到注目的新规范即是”待机功耗”。根据统计，电子产品在待机时的功耗占全球的电力3％-13％，因此在待机时的功耗也制订出明确的规范，低待机功耗特性或将成为未来电源供应器的所必备的基本要求。开关电源(Switch Mode Power Supply)以其优异的性能和广泛的应用场合占据了当今电源系列市场的重要部分。然而，由于开关电源在工作过程中存在不可避免的损耗能量，包括开关损耗、传导损耗及控制电路损耗，并且这些损耗都与***的工作频率有很大关系，尤其当轻载或空载时，采用与重载状态下相同的开关频率会很大程度地减小有用功对总功的比值，降低效率。并且随着产品小型化趋势所导致的开关电源工作频率的上升，损耗的能量也不断增加，这已成为开关电源***在轻载和待机状态下能量损耗的最主要部分。

由此可见现有技术中存在：现有的AC/DC开关电源待机功耗较高的问题。

实用新型内容

为了解决上述问题，本实用新型的目的是提供一种脉冲宽度调制开关电源控制器及开关电源，脉冲宽度调制开关电源控制器包括：

供电电压引脚、接地引脚、反馈引脚fb、控制输出端引脚gate、电流监测端引脚cs和偏置电流设置端口RI引脚；以及

FB采样电路202，其输入端口接反馈引脚fb，并基于反馈引脚fb反馈电流的大小，将反馈电流变化转化成电压采样信号FB_d并输出；

电流模式选择电路203，电流模式选择电路203的第一输入端接采样信号FB_d输出端，并根据电压采样信号FB_d的电压范围，产生对应的振荡器第一电流Iosc1和第二电流Iosc2；

方波发生电路205，方波发生电路205的第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端，分别接电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS、采样信号FB_d输出端、第一基准电压Vref1、振荡器第一电流Iosc1输出端和第二电流Iosc2输出端，205的第一输出逻辑信号输出端、第二输出逻辑信号输出端，分别连接到第一晶体管N21和第二晶体管N22的栅端，205根据电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS信号、采样信号FB_d、第一基准电压Vref1、振荡器第一电流Iosc1和第二电流Iosc2得到开关电源控制器的第一输出逻辑信号和第二输出逻辑信号；

第一晶体管N21的栅端还经过第一二极管D23到地的反向击穿电压嵌位，第一晶体管N21的漏端连接到供电电压引脚VDD端，第二晶体管N22的源端连接到地，第一晶体管N21的源端与第二晶体管N22的漏端连接以后再连接到所述PWM开关电源控制器的控制输出端GATE功能引脚，所述GATE功能引脚端到地串联一个第一电阻R25。

进一步，电流模式选择电路203的第二输入端接RI引脚，并据此得到基准电流Iref，205还根据第一基准电压Vref1和第二基准电压Vref2输出时钟方波CLK，其中，第二基准电压Vref2为电流监测端引脚CS输入电压的峰值限制电压vth1，还包括软启动电路201，软启动电路201的第一输入端接基准电流Iref输出端，软启动电路201的第二输入端接时钟方波CLK输出端，并在输出时钟方波CLK的控制下，采用基准电流Iref充电使得输出端上升到电流监测端引脚CS输入电压的峰值限制电压vth1。

进一步，软启动电路201包括电荷泵PUMP电路，所述电荷泵PUMP电路输入端由振荡器输出方波信号CLK和基准电流Iref共同控制，其输出电压SS连接到软启动终止比较器COMP21得正向输入端，与COMP21负向输入端电压vth1比较的结果输出选择控制信号，2选1选择器的第一输入端接选择控制信号输出端，并根据选择控制信号从输入的电流监测端引脚CS输入电压的峰值限制电压vth1和电荷泵PUMP电路输入电压SS中进行选择，输出第二基准电压Vref2。

进一步，FB采样电路202还包括第二二极管D21、第三二极管D22、第二电阻R21、第三电阻R22、第四电阻R23、第五电阻R24，所述第二二极管D21的负极接反馈引脚fb，并与第二电阻R21的负极相连，第二二极管D21的正极接第三电阻R22的负极，并与第三二极管D22的正极相连，所述第二电阻R21正极与第二电源LVDD相连，第三电阻R22正极与第二电源LVDD相连，第四电阻R23的正极与第三二极管D22的负极相连，第四电阻R23的负极与第五电阻R24的正极相连，第五电阻R24的负极连接到接地引脚。

进一步，电流模式选择电路203还包括：逻辑控制电压选通电路310、接地引脚端晶体管N34、振荡器第一电流Iosc1端晶体管P31、振荡器第二电流Iosc2端晶体管P32、第一比较器COMP31、迟滞比较器COMP32、第一运算放大器OP31、第二运算放大器OP32、第三运算放大器OP33、第六电阻R31，第三运算放大器OP33正向输入端连接到2V直流电压，负向输入端与输出端一起连接到RI引脚，并通过RI引脚的外接电阻R115形成偏置电流Iref，第二运算放大器OP32正向输入端连接到第四参考电压Vref_L，第二运算放大器OP32负向输入端与输出端一起连接到第六电阻R31的一端，第一运算放大器OP31正向输入端连接到逻辑控制电压选通电路310的输出端Vs，第一运算放大器OP31负向输入端连接到第六电阻R31的另一端和接地引脚端晶体管N34的源端，第一运算放大器OP31的输出端连接到接地引脚端晶体管N34的栅端；接地引脚端晶体管N34的漏端连接到振荡器第二电流Iosc2端晶体管P32的漏端和栅端Iosc2，振荡器第二电流Iosc2端晶体管P32的源端连接到振荡器第一电流Iosc1端晶体管P31的栅端和漏端Iosc1，振荡器第一电流Iosc1端晶体管P31的源端连接到内部低压电源LVDD，逻辑控制电压选通电路310的第一输入引脚与COMP31的输出端相连；第二输入引脚与COMP32的输出端相连；第三输入引脚与COMP31的负向输入端Vref_H相连；第四输入引脚与COMP31和COMP32的正向输入端FB_d相连；第五输入引脚与COMP32的负向输入端Vref_B相连；310的输出端与OP31的正向输入端相连；其中逻辑控制电压选通电路310用于通过判断FB_d的电压范围，输出不同的电压值，

当FB_d≥Vref_H的时候，Vs＝Vref_H，Vref_H为第一参考电压，振荡器充放电电流振荡器以固定的工作频率发波；

当Vref_H＜FB_d≥Vref_M-Vos的时候，Vs＝FB_d，Vref_M为第三参考电压，振荡器充放电电流

振荡器的工作频率开始随着输出负载的降低而减小频率；

当FB_d＜Vref_M-Vos的时候，Vs＝Vref_B，Vref_B为第二参考电压，振荡器充放电电流

输出负载轻载或空载状态下，振荡器以最小工作频率间歇性发波。

进一步，逻辑控制电压选通电路310包括：包括第三晶体管N31、第四晶体管N32、第五晶体管N33、第一反相器INV31、第二反相器INV32、第一与门AND31、第二与门AND32、第三与门AND33，所述第三晶体管N31的栅极接所述第一与门AND31的输出端，所述第三晶体管N31的源极接第一运算放大器OP31的正向输入端Vs，所述第三晶体管N31的漏极接第三基准电压Vref_H，所述第四晶体管N32的栅极接所述第二与门AND32的输出端，所述第四晶体管N32的源极接所述第一运算放大器OP31的正向输入端Vs，所述第四晶体管N32的漏极接所述采样信号FB_d输出端的采样电压FB_d；所述第五晶体管N33的栅极接所述第三与门AND33的输出端，所述第五晶体管N33的源极接所述第一运算放大器OP31的正向输入端Vs，所述第五晶体管N33的漏极接接第四基准电压Vref_B；所述第一反相器INV31和第二反相器INV32的输出端分别连接第二与门AND32和第三与门AND33的输入端；所述第一比较器COMP31的输出端接所述第一反相器INV31的输入端和所述第一与门AND31的一个输入端，所述迟滞比较器COMP32的输出端接所述第二反相器INV32的输入端、所述第一与门AND31的另一个输入端和所述第二与门AND32的一个输入端。

进一步，方波发生电路205包括：

所述CS峰值电流比较器COMP22正向输入端接连接到2选1选择器的输出电压Vref2，负向输入端连接所述PWM开关电源控制器的电流监测端引脚CS，所述CS峰值电流比较器的输出端连接到第一与非门I21的一输入端；所述误差比较器COMP23正向输入端连接到采样信号FB_d输出端，负向输入端连接电流监测端引脚，所述误差比较器COMP23的输出端连接到第一与非门I21的另一输入端；第一非门I21的输出端通过逻辑器件连接RS触发器的R端，所述RS触发器输出端控制软驱动电路Soft Driver，软驱动电路输出逻辑分别连接到第一晶体管N21和第二晶体管N22的栅端；

所述振荡器OSC的输入端与Vref1、Vref2、Iosc1和Iosc2信号连接，所述振荡器的输出连接到RS触发器的S端，振荡器OSC利用偏置电流Iosc1和Iosc2对振荡器OSC内部电容C41充电，当振荡器OSC内部电容C41电压大于Vref1时，偏置电流Iosc1和Iosc2开始对振荡器OSC内部电容C41放电，当振荡器OSC电容电压小于Vref2时，偏置电流Iosc1和Iosc2又开始对振荡器OSC内部电容C41充电，如此循环使得输出为震荡方波信号。所述振荡器OSC还决定了所述PWM开关电源控制器的最大工作占空比。

进一步，振荡器OSC包括：包括第六晶体管P41、第七晶体管P42、第八晶体管P43、第九晶体管P44、第十晶体管P45、第十一晶体管N41、第十二晶体管N42、第十三晶体管N43、第十四晶体管N44、第十五晶体管N45、振荡器OSC内部电容C41、第二比较器COMP41、第三比较器COMP42、第四与门AND41、第五与门AND42、第三反相器INV41、第四反相器INV42、第五反相器INV43、第六反相器INV44和第七反相器INV45；

所述第六晶体管P41的栅极接偏置电压Iosc1，所述第六晶体管P41的源极接所述第二电压源LVDD，所述第六晶体管P41的漏极接所述第七晶体管P42的源极；

所述第七晶体管P42的栅极接偏置电压Iosc2，所述第七晶体管P42的漏极接所述第六晶体管N42的漏极、所述第六晶体管N42的栅极和所述第十四晶体管N44的栅极；

所述第八晶体管P43的栅极接偏置电压Iosc1，所述第六晶体管P41的源极接所述第二电压源LVDD，所述第八晶体管P43的漏极接所述第九晶体管P44的源极；

所述第九晶体管P44的栅极接偏置电压Iosc2，所述第九晶体管P44的漏极接所述第十晶体管P45的源极，所述第十晶体管P45的栅极接所述第六反相器INV44的输出端和所述第七反相器INV45的输入端，所述第十晶体管P45的漏极接所述第十五晶体管N45的漏端、所述振荡器OSC内部电容C41正极、所述第二比较器COMP41的负向输入端和所述第三比较器COMP42的正向输入端；

所述第十二晶体管N42的源极接所述第十一晶体管N41的漏极、所述第十一晶体管N41的栅极和所述第十三晶体管N43的栅极；

所述第十一晶体管N41的源极接地，所述第十三晶体管N43的源极接地，所述第十三晶体管N43的漏极接所述第十四晶体管N44的源极；

所述第十五晶体管N45的源极接所述第十四晶体管N44的漏极，所述第十五晶体管N45的栅极接所述第四反相器INV42的输出端、所述第五反相器INV43的输入端和所述第四与门AND41的一个输入端；

所述第二比较器COMP41的正向输入端接第一基准电压Vref1，所述第二比较器COMP41的输出端接所述第四与门AND41的另一个输入端；

所述第三比较器COMP42的负向输入端接电压2选1的输出第二基准电压Vref2，所述第三比较器COMP42的输出端接所述第五与门AND42的一个输入端；

所述第四与门AND41的输出端接所述第三反相器INV41的输入端，所述第三反相器INV41的输出端接所述第五与门AND42的另一个输入端，所述第五与门AND42的输出端接所述第四反相器INV42的输入端，所述第五反相器INV43的输出端接所述第六反相器INV44的输入端，所述第七反相器INV45的输出端形成振荡器方波信号CLK。

进一步，方波发生电路205还包括前沿消隐电路LEB，所述前沿消隐电路LEB的输入端连接到方波信号PWM端，并由所述方波信号PWM的上升沿触发前沿消隐电路LEB屏蔽时间延迟，所述前沿消隐电路LEB的输出端连接到第二与非门I22的一个输入端，第一与非门I21的输出端连接到第二非门I22的另一个输入端，第二与非门I22的输出端连接到RS触发器的R端；或方波发生电路205还包括反相电路，第一非门I21的输出端通过反相电路连接RS触发器的R端。

本实用新型实施例还提供一种开关电源，开关电源本体上设置有如前述的脉冲宽度调制开关电源控制器。

该脉冲宽度调制开关电源控制器集成了全新变频工作模式与间歇工作模式，可以使***的开关频率能随着负载的减轻而变低，最大限度的减小功耗。为了达到上述目的，本实用新型根据误差放大器的反馈电压信号FB的采样信号FB_d大小判定***负载状态，从而确定PWM开关电源控制器的工作模式，然后通过电流模式选择模块产生相应的工作电流用于控制振荡器工作频率，实现不同负载下***工作频率的自适应。***工作频率自适应过程如下：当***负载为重载状态时，所述一种低待机功耗的AC/DC开关电源工作在最大***工作频率；假设***负载从重载状态开始降低负载，在负载降低到所述一种低待机功耗的AC/DC开关电源所设定的负载临界状态之前，所述一种低待机功耗的AC/DC开关电源仍然工作在最大***工作频率，当负载降低到所述负载临界状态以后，所述一种低待机功耗的AC/DC开关电源随着负载状态的降低开始降低开关频率，减小功耗；在负载很轻或空载情况下，***进入间歇模式，所述一种低待机功耗的AC/DC开关电源会完全关闭转换器输出，只依靠变压器储存的能量维持负载工作，当能量下降到一定值时，再启动转换器为变压器补充能量，之后再重复关闭转换器输出的动作，通过这样的方法达到进一步降低了所述开关电源待机功耗的目的。

附图说明

图1为本实用新型的一种低待机功耗的AC/DC开关电源***应用结构框图；

图2为本实用新型的一种脉冲宽度调制开关电源控制器内部电路原理结构图；

图3为本实用新型的用于控制自适应振荡器频率的电流模式选择电路结构图；

图4为本实用新型的用于一种低待机功耗的AC/DC开关电源的频率自适应振荡器的结构图。

主要元件标记说明

101：一种低待机功耗的AC/DC开关电源

201：软启动电路

202：FB采样电路

203：电流模式选择电路

204：频率自适应振荡器

205：方波发生电路

310：逻辑控制电压选通电路

具体实施方式

下面结合附图和实施例进行详细的说明。

参阅图1，为本实用新型的一种低待机功耗的AC/DC开关电源***应用结构框图。上电初始，功率开关管107关闭，交流电源经桥式整流电路102通过启动电阻103对电容104充电，当电容104上电压高于芯片UVLO_OFF时，所述PWM开关电源101启动，并发出使能信号触发功率开关管107导通；在功率管107导通期间流过变压器106初级电感的电流以受控的上升斜率流过CS峰值电流检测电阻108，PWM开关电源101检测CS峰值电流检测电阻108上产生的压降，从而控制功率开关管107关断；在功率管关断以后，RCD嵌位电路105对变压器106初级绕组两端的峰值电压进行嵌位，变压器106次级绕组经输出整流二极管113对输出提供能量，同时变压器106辅助绕组经VDD整流二极管114对VDD提供能量；输出电压采样电阻110和电阻111串联分压的电压值与误差放大器112比较放大，误差放大器112比较放大以后的电流流过光耦合放大器109，经过光耦合放大器109放大以后的电流流过PWM开关电源101的FB功能引脚端，PWM开关电源101通过检测FB端反馈电流的大小产生相应的工作电流用于控制振荡器工作频率，实现不同负载下***工作频率的自适应。可以使***的工作频率随负载的减小而降低，最大限度的减小功耗，提升效率。

参阅图2、3、4，其中脉冲宽度调制开关电源控制器包括：

供电电压引脚、接地引脚、反馈引脚fb、控制输出端引脚gate、电流监测端引脚cs和偏置电流设置端口RI引脚；以及

FB采样电路202，其输入端口接反馈引脚fb，并基于反馈引脚fb反馈电流的大小，将反馈电流变化转化成电压采样信号FB_d并输出；

电流模式选择电路203，电流模式选择电路203的第一输入端接采样信号FB_d输出端，并根据电压采样信号FB_d的电压范围，产生对应的振荡器第一电流Iosc1和第二电流Iosc2；

方波发生电路205，方波发生电路205的第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端，分别接电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS、采样信号FB_d输出端、第一基准电压Vref1、振荡器第一电流Iosc1输出端和第二电流Iosc2输出端，205的第一输出逻辑信号输出端、第二输出逻辑信号输出端，分别连接到晶体管N21和晶体管N22的栅端，205根据电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS信号、采样信号FB_d、第一基准电压Vref1、振荡器第一电流Iosc1和第二电流Iosc2得到开关电源控制器的第一输出逻辑信号和第二输出逻辑信号；

晶体管N21的栅端还经过二极管D23到地的反向击穿电压嵌位，晶体管N21的漏端连接到供电电压引脚VDD端，晶体管N22的源端连接到地，晶体管N21的源端与晶体管N22的漏端连接以后再连接到所述PWM开关电源控制器的控制输出端GATE功能引脚，所述GATE功能引脚端到地串联一个电阻R25。

进一步，电流模式选择电路203的第二输入端接RI引脚，并据此得到基准电流Iref，205还根据第一基准电压Vref1和第二基准电压Vref2输出时钟方波CLK，其中，基准电压Vref2为电流监测端引脚CS输入电压的峰值限制电压vth1，还包括软启动电路201，软启动电路201的第一输入端接基准电流Iref输出端，软启动电路201的第二输入端接时钟方波CLK输出端，并在输出时钟方波CLK的控制下，采用基准电流Iref充电使得输出端上升到电流监测端引脚CS输入电压的峰值限制电压vth1。

进一步，软启动电路201包括电荷泵PUMP电路，所述电荷泵PUMP电路输入端由振荡器输出方波信号CLK和基准电流Iref共同控制，其输出电压SS连接到软启动终止比较器COMP21得正向输入端，与COMP21负向输入端电压vth1比较的结果输出选择控制信号，2选1选择器的第一输入端接选择控制信号输出端，并根据选择控制信号从输入的电流监测端引脚CS输入电压的峰值限制电压vth1和电荷泵PUMP电路输入电压SS中进行选择，输出基准电压Vref2。

进一步，FB采样电路202还包括二极管D21、二极管D22、电阻R21、电阻R22、电阻R23、电阻R24，所述二极管D21的负极接反馈引脚fb，并与电阻R21的负极相连，二极管D21的正极接电阻R22的负极，并与二极管D22的正极相连，所述电阻R21正极与第二电源LVDD相连，电阻R22正极与第二电源LVDD相连，电阻R23的正极与二极管D22的负极相连，电阻R23的负极与电阻R24的正极相连，电阻R24的负极连接到接地引脚。

进一步，电流模式选择电路203还包括：逻辑控制电压选通电路310、接地引脚端晶体管N34、振荡器电流Iosc1端晶体管P31、振荡器电流Iosc2端晶体管P32、比较器COMP31、迟滞比较器COMP32、运算放大器OP31、运算放大器OP32、运算放大器OP33、电阻R31，第三运算放大器OP33正向输入端连接到2V直流电压，负向输入端与输出端一起连接到RI引脚，并通过RI引脚的外接电阻R115形成偏置电流Iref，第二运算放大器OP32正向输入端连接到直流电压Vref_L，第二运算放大器OP32负向输入端与输出端一起连接到第六电阻R31的一端，第一运算放大器OP31正向输入端连接到逻辑控制电压选通电路310的输出端Vs，第一运算放大器OP31负向输入端连接到第六电阻R31的另一端和接地引脚端晶体管N34的源端，第一运算放大器OP31的输出端连接到接地引脚端晶体管N34的栅端；接地引脚端晶体管N34的漏端连接到振荡器第二电流Iosc2端晶体管P32的漏端和栅端Iosc2，振荡器第二电流Iosc2端晶体管P32的源端连接到振荡器第一电流Iosc1端晶体管P31的栅端和漏端Iosc1，振荡器第一电流Iosc1端晶体管P31的源端连接到内部低压电源LVDD，逻辑控制电压选通电路310的第一输入引脚与COMP31的输出端相连；第二输入引脚与COMP32的输出端相连；第三输入引脚与COMP31的负向输入端Vref_H相连；第四输入引脚与COMP31和COMP32的正向输入端FB_d相连；第五输入引脚与COMP32的负向输入端Vref_B相连；310的输出端与OP31的正向输入端相连；其中逻辑控制电压选通电路310用于通过判断FB_d的电压范围，输出不同的电压值，

当FB_d≥Vref_H的时候，Vs＝Vref_H，Vref_H为第一参考电压，振荡器充放电电流

振荡器以固定的工作频率发波；

当Vref_H＜FB_d≥Vref_M-Vos的时候，Vs＝FB_d，Vref_M为第三参考电压，振荡器充放电电流

振荡器的工作频率开始随着输出负载的降低而减小频率；

当FB_d＜Vref_M-Vos的时候，Vs＝Vref_B，Vref_B为第二参考电压，振荡器充放电电流

输出负载轻载或空载状态下，振荡器以最小工作频率间歇性发波。

进一步，逻辑控制电压选通电路310包括：包括晶体管N31、晶体管N32、晶体管N33、反相器INV31、反相器INV32、与门AND31、与门AND32、与门AND33，所述晶体管N31的栅极接所述与门AND31的输出端，所述晶体管N31的源极接运算放大器OP31的正向输入端Vs，晶体管N31的漏极接直流电压Vref_H，所述晶体管N32的栅极接所述与门AND32的输出端，所述晶体管N32的源极接所述运算放大器OP31的正向输入端Vs，晶体管N32的漏极接所述采样信号FB_d输出端的采样电压FB_d；晶体管N33的栅极接与门AND33的输出端，晶体管N33的源极接运算放大器OP31的正向输入端Vs，晶体管N33的漏极接接直流电压Vref_B；反相器INV31和反相器INV32的输出端分别连接与门AND32和与门AND33的输入端；所述比较器COMP31的输出端接所述反相器INV31的输入端和与门AND31的一个输入端，所述迟滞比较器COMP32的输出端接所述反相器INV32的输入端、与门AND31的另一个输入端和与门AND32的一个输入端。

进一步，方波发生电路205包括：

所述CS峰值电流比较器COMP22正向输入端接连接到2选1选择器的输出电压Vref2，负向输入端连接所述PWM开关电源控制器的电流监测端引脚CS，所述CS峰值电流比较器的输出端连接到与非门I21的一输入端；所述误差比较器COMP23正向输入端连接到采样信号FB_d输出端，负向输入端连接电流监测端引脚即，误差比较器COMP23的输出端连接到与非门I21的另一输入端；非门I21的输出端通过逻辑器件连接RS触发器的R端，所述RS触发器输出端控制软驱动电路Soft Driver，软驱动电路输出逻辑分别连接到晶体管N21和晶体管N22的栅端；

所述振荡器OSC的输入端与Vref1、Vref2、Iosc1和Iosc2信号连接，所述振荡器的输出连接到RS触发器的S端，振荡器OSC利用偏置电流Iosc1和Iosc2对振荡器OSC内部电容C41充电，当振荡器OSC内部电容C41电压大于Vref1时，偏置电流Iosc1和Iosc2开始对振荡器OSC内部电容C41放电，当振荡器OSC电容电压小于Vref2时，偏置电流Iosc1和Iosc2又开始对振荡器OSC内部电容C41充电，如此循环使得输出为震荡方波信号。所述振荡器OSC还决定了所述PWM开关电源控制器的最大工作占空比。

进一步，振荡器OSC包括：包括晶体管P41、晶体管P42、晶体管P43、晶体管P44、晶体管P45、晶体管N41、晶体管N42、晶体管N43、晶体管N44、晶体管N45、振荡器OSC内部电容C41、比较器COMP41、比较器COMP42、与门AND41、与门AND42、反相器INV41、反相器INV42、反相器INV43、反相器INV44和反相器INV45；

所述晶体管P41的栅极接偏置电压Iosc1，所述晶体管P41的源极接所述第二电压源LVDD，所述晶体管P41的漏极接所述晶体管P42的源极；

所述晶体管P42的栅极接偏置电压Iosc2，所述晶体管P42的漏极接晶体管N42的漏极、晶体管N42的栅极和晶体管N44的栅极；

晶体管P43的栅极接偏置电压Iosc1，晶体管P41的源极接所述第二电压源LVDD，晶体管P43的漏极接晶体管P44的源极；

晶体管P44的栅极接偏置电压Iosc2，晶体管P44的漏极接晶体管P45的源极，晶体管P45的栅极接反相器INV44的输出端和反相器INV45的输入端，晶体管P45的漏极接晶体管N45的漏端、所述振荡器OSC内部电容C41正极、比较器COMP41的负向输入端和比较器COMP42的正向输入端；

晶体管N42的源极接晶体管N41的漏极、晶体管N41的栅极和晶体管N43的栅极；

晶体管N41的源极接地，晶体管N43的源极接地，晶体管N43的漏极接晶体管N44的源极；

晶体管N45的源极接晶体管N44的漏极，晶体管N45的栅极接反相器INV42的输出端、反相器INV43的输入端和与门AND41的一个输入端；

比较器COMP41的正向输入端接第一基准电压Vref1，比较器COMP41的输出端接与门AND41的另一个输入端；

比较器COMP42的负向输入端接电压2选1的输出基准电压Vref2，比较器COMP42的输出端接与门AND42的一个输入端；

与门AND41的输出端接反相器INV41的输入端，反相器INV41的输出端接与门AND42的另一个输入端，与门AND42的输出端接反相器INV42的输入端，反相器INV43的输出端接反相器INV44的输入端，反相器INV45的输出端形成振荡器方波信号CLK。

进一步，方波发生电路205还包括前沿消隐电路LEB，所述前沿消隐电路LEB的输入端连接到方波信号PWM端，并由所述方波信号PWM的上升沿触发前沿消隐电路LEB屏蔽时间延迟，所述前沿消隐电路LEB的输出端连接到与非门I22的一个输入端，与非门I21的输出端连接到非门I22的另一个输入端，与非门I22的输出端连接到RS触发器的R端；或方波发生电路205还包括反相电路，第一非门I21的输出端通过反相电路连接RS触发器的R端。

本实用新型的实施例提供一种脉冲宽度调制开关电源控制器，通过误差放大器的反馈电压信号FB的采样信号FB d大小判定***负载状态，从而确定PWM开关电源控制器的工作模式，然后通过电流模式选择模块产生相应的工作电流用于控制振荡器工作频率，实现不同负载下***工作频率的自适应。可以使***的工作频率随负载的减小而降低，最大限度的减小功耗，提升效率。

为方便解释，以下讨论参考反激拓扑AC/DC开关电源，但所属技术领域的技术人员将了解到，本实用新型还可应用于其它类型的PWM模式AC/DC开关电源***。同时为了使本技术领域的技术人员更好地理解本实用新型的技术方案，下面将结合附图和实施方式对本实用新型的实施例作进一步的详细说明。

如前脉冲宽度调制开关电源控制器，包括软启动电路201、FB采样电路202、电流模式选择电路203、频率自适应振荡器204、CS峰值电流比较器COMP22、误差比较器COMP23、RS触发器、前沿消隐电路LEB、软驱动电路Soft Driver、电阻R25、二极管D23、晶体管N21和N22、与非门I21和I22。

由图二中可知，软启动电路201在频率自适应振荡器204的输出方波CLK的每一个周期内控制基准电流Iref对电荷泵PUMP固定充电一段时间，因此电荷泵PUMP的输出电压SS随着每一个CLK周期不断增加。当SS≤vth1的时候，Vref2＝SS；当SS＞vth1的时候，Vref2＝vth1。电荷泵PUMP的输出电压SS同时与CS峰值电流比较器COMP22和频率自适应振荡器204相关，因此在软启动期间CS峰值电流和自适应振荡器频率都随着SS的电压升高而增加。FB采样电路202采样检测FB端反馈电流的大小，并将反馈电流变化转化成FB_d的电压变化，从而通过误差比较器COMP23与CS电压比较，从而控制功率开关管107的导通占空比，同时电流模式选择电路203根据FB_d的电压范围产生对应的振荡器电流Iosc1和Iosc2用于控制振荡器工作频率，实现不同负载下***工作频率的自适应。FB_d与FB端的电压关系近似等于：

$\mathrm{FB}\_d=\mathrm{FB}\×\frac{R24}{R23+R24}---\left(1\right)$

自适应振荡器204的输出方波CLK经过RS触发器触发软驱动电路SoftDriver驱动GATE功能引脚为高，从而使功率开关管107导通。CS峰值电流比较器COMP22和误差比较器COMP23则在前沿消隐电路LEB屏蔽时间以后控制功率开关管107关断时间点，功率开关管107的最大导通时间由自适应振荡器204的输出方波CLK决定。

如前控制自适应振荡器频率的电流模式选择电路，包括逻辑控制电压选通电路310、晶体管N34、晶体管P31、晶体管P32、比较器COMP31、迟滞比较器COMP32、运算放大器OP31、运算放大器OP32、运算放大器OP33、电阻R31。运算放大器OP33正向输入端接2V的基准电压，其输出端与负向输入端短接形成源随放大器，并连接到PWM开关电源101得RI功能引脚端，并与电阻115一起形成偏置电流Iref：

$\mathrm{Iref}=\frac{2}{R_{\mathrm{RI}}}---\left(2\right)$

由图中可知，以运算放大器OP31和OP32为核心，构成两个负反馈结构，并与电阻R31一起决定了振荡器充放电电流的大小。

$\mathrm{Iosc}=\frac{\mathrm{Vs}-\mathrm{Vref}\_L}{R31}---\left(3\right)$

比较器COMP31和迟滞比较器COMP32根据FB_d的电压范围选择晶体管N31、晶体管N32、晶体管N33中的一个导通，从而形成不同的Vs电压值。假设FB_d的电压值从高到低变化：

当FB_d≥Vref_H的时候，Vs＝Vref_H，振荡器充放电电流

振荡器以固定的工作频率发波；

当Vref_H＜FB_d≥Vref_M-Vos的时候，Vs＝FB_d，振荡器充放电电流

振荡器的工作频率开始随着输出负载的降低而减小频率；

当FB_d＜Vref_M-Vos的时候，Vs＝Vref_B，振荡器充放电电流

输出负载轻载或空载状态下，振荡器以最小工作频率间歇性发波；

假设FB_d的电压值从低到高变化：

当FB_d＜Vref_M+Vos的时候，Vs＝Vref_B，振荡器充放电电流

输出负载轻载或空载状态下，振荡器以最小工作频率间歇性发波；

当Vref_H＜FB_d≥Vref_M+Vos的时候，Vs＝FB_d，振荡器充放电电流

振荡器的工作频率开始随着输出负载的降低而减小频率；

当FB_d≥Vref_H的时候，Vs＝Vref_H，振荡器充放电电流振荡器以固定的工作频率发波；

其中，Vref_H、Vref_M、Vref_B和Vref_L为基准电压值，Vos为比较器COMP32的迟滞电压值，用于设置一种低待机功耗的AC/DC开关电源进入和退出间歇性发波的迟滞区间Vref_H＞Vref_M＞Vref_M-Vos＞Vref_B＞Vref_L。

如前低待机功耗的AC/DC开关电源的频率自适应振荡器OSC电路，包括晶体管P41、晶体管P42、晶体管P43、晶体管P44、晶体管P45、晶体管N41、晶体管N42、晶体管N43、晶体管N44、晶体管N45、电容C41、比较器COMP41、比较器COMP42、与门AND41、与门AND42、反相器INV41、反相器INV42、反相器INV43、反相器INV44和反相器INV45。所述振荡器通过晶体管P43和晶体管P44的振荡器偏置电流对电容C41充电，当C41的电压大于Vref1以后，CP逻辑信号控制晶体管P45关断振荡器偏置充电电流，同时CN逻辑信号控制晶体管N45振荡器偏置放电电流，通过晶体管N43和晶体管N44的振荡器偏置电流对电容C41放电，当C41的电压小于于Vref2以后，CP逻辑信号控制晶体管P45再次导通振荡器偏置充电电流，如此循环往复形成震荡输出逻辑信号CLK。需要注意的是在软启动过程中Vref2＝SS，所以软启动工程中CLK的振荡频率还随着软启动电路输出电压的升高而升高。

本实用新型实施例还提供一种开关电源，开关电源本体上设置有如前述的脉冲宽度调制开关电源控制器。

通过误差放大器的反馈电压信号FB的采样信号FB_d大小判定***负载状态，从而确定PWM开关电源控制器的工作模式，然后通过电流模式选择模块产生相应的工作电流用于控制振荡器工作频率，实现不同负载下***工作频率的自适应。可以使***的工作频率随负载的减小而降低，最大限度的减小功耗，提升效率。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种脉冲宽度调制开关电源控制器，其特征在于：包括供电电压引脚、接地引脚、反馈引脚fb、控制输出端引脚gate、电流监测端引脚cs和偏置电流设置端口RI引脚；以及

FB采样电路202，其输入端口接反馈引脚fb，并基于反馈引脚fb反馈电流的大小，将反馈电流变化转化成电压采样信号FB_d并输出；

电流模式选择电路203，电流模式选择电路203的第一输入端接采样信号FB_d输出端，并根据电压采样信号FB_d的电压范围，产生对应的振荡器第一电流Iosc1和第二电流Iosc2；

方波发生电路205，方波发生电路205的第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端，分别接电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS、采样信号FB_d输出端、第一基准电压Vref1、振荡器第一电流Iosc1输出端和第二电流Iosc2输出端，205的第一输出逻辑信号输出端、第二输出逻辑信号输出端，分别连接到第一晶体管N21和第二晶体管N22的栅端，205根据电流监测端引脚CS输入电压的峰值限制电压vth1、电流监测端引脚CS信号、采样信号FB_d、第一基准电压Vref1、振荡器第一电流Iosc1和第二电流Iosc2得到开关电源控制器的第一输出逻辑信号和第二输出逻辑信号；

第一晶体管N21的栅端还经过第一二极管D23到地的反向击穿电压嵌位，第一晶体管N21的漏端连接到供电电压引脚VDD端，第二晶体管N22的源端连接到地，第一晶体管N21的源端与第二晶体管N22的漏端连接以后再连接到所述PWM开关电源控制器的控制输出端GATE功能引脚，所述GATE功能引脚端到地串联一个第一电阻R25。

2.根据权利要求1所述的脉冲宽度调制开关电源控制器，其特征在于，电流模式选择电路203的第二输入端接RI引脚，并据此得到基准电流Iref，205还根据第一基准电压Vref1和第二基准电压Vref2输出时钟方波CLK，其中，第二基准电压Vref2为电流监测端引脚CS输入电压的峰值限制电压vth1，还包括软启动电路201，软启动电路201的第一输入端接基准电流Iref输出端，软 启动电路201的第二输入端接时钟方波CLK输出端，并在输出时钟方波CLK的控制下，采用基准电流Iref充电使得输出端上升到电流监测端引脚CS输入电压的峰值限制电压vth1。

3.根据权利要求2所述的脉冲宽度调制开关电源控制器，其特征在于，软启动电路201包括电荷泵PUMP电路，所述电荷泵PUMP电路输入端由振荡器输出方波信号CLK和基准电流Iref共同控制，其输出电压SS连接到软启动终止比较器COMP21得正向输入端，与COMP21负向输入端电压vth1比较的结果输出选择控制信号，2选1选择器的第一输入端接选择控制信号输出端，并根据选择控制信号从输入的电流监测端引脚CS输入电压的峰值限制电压vth1和电荷泵PUMP电路输入电压SS中进行选择，输出第二基准电压Vref2。

4.根据权利要求1所述的脉冲宽度调制开关电源控制器，其特征在于，FB采样电路202还包括第二二极管D21、第三二极管D22、第二电阻R21、第三电阻R22、第四电阻R23、第五电阻R24，所述第二二极管D21的负极接反馈引脚fb，并与第二电阻R21的负极相连，第二二极管D21的正极接第三电阻R22的负极，并与第三二极管D22的正极相连，所述第二电阻R21正极与第二电源LVDD相连，第三电阻R22正极与第二电源LVDD相连，第四电阻R23的正极与第三二极管D22的负极相连，第四电阻R23的负极与第五电阻R24的正极相连，第五电阻R24的负极连接到接地引脚。

5.根据权利要求1所述的脉冲宽度调制开关电源控制器，其特征在于，电流模式选择电路203还包括：逻辑控制电压选通电路310、接地引脚端晶体管N34、振荡器第一电流Iosc1端晶体管P31、振荡器第二电流Iosc2端晶体管P32、第一比较器COMP31、迟滞比较器COMP32、第一运算放大器OP31、第二运算放大器OP32、第三运算放大器OP33、第六电阻R31，第三运算放大器OP33正向输入端连接到2V直流电压，负向输入端与输出端一起连接到RI引脚，并通过RI引脚的外接电阻R115形成偏置电流Iref，第二运算放大器OP32正向输入端连接到第四参考电压Vref_L，第二运算放大器OP32负向输入端与输出端一起连接到第六电阻R31的一端，第一运算放大器OP31正向输入端连接到逻辑控制电压选通电路310的输出端Vs，第一运算放大器OP31负向输入端连接到第六电阻R31的另一端和接地引脚端晶体管N34的源端，第一 运算放大器OP31的输出端连接到接地引脚端晶体管N34的栅端；接地引脚端晶体管N34的漏端连接到振荡器第二电流Iosc2端晶体管P32的漏端和栅端Iosc2，振荡器第二电流Iosc2端晶体管P32的源端连接到振荡器第一电流Iosc1端晶体管P31的栅端和漏端Iosc1，振荡器第一电流Iosc1端晶体管P31的源端连接到内部低压电源LVDD，逻辑控制电压选通电路310的第一输入引脚与COMP31的输出端相连；第二输入引脚与COMP32的输出端相连；第三输入引脚与COMP31的负向输入端Vref_H相连；第四输入引脚与COMP31和COMP32的正向输入端FB_d相连；第五输入引脚与COMP32的负向输入端Vref_B相连；310的输出端与OP31的正向输入端相连；其中逻辑控制电压选通电路310用于通过判断FB_d的电压范围，输出不同的电压值，

当FB_d≥Vref_H的时候，Vs＝Vref_H，Vref_H为第一参考电压，振荡器充放电电流 

振荡器以固定的工作频率发波；

当Vref_H＜FB_d≥Vref_M-Vos的时候，Vs＝FB_d，Vref_M为第三参考电压，振荡器充放电电流 振荡器的工作频率开始随着输出负载的降低而减小频率；

当FB_d＜Vref_M-Vos的时候，Vs＝Vref_B，Vref_B为第二参考电压，振荡器充放电电流 输出负载轻载或空载状态下，振荡器以最小工作频率间歇性发波。

6.根据权利要求1所述的脉冲宽度调制开关电源控制器，其特征在于，逻辑控制电压选通电路310包括：包括第三晶体管N31、第四晶体管N32、第五晶体管N33、第一反相器INV31、第二反相器INV32、第一与门AND31、第二与门AND32、第三与门AND33，所述第三晶体管N31的栅极接所述第一与门AND31的输出端，所述第三晶体管N31的源极接第一运算放大器OP31的正向输入端Vs，所述第三晶体管N31的漏极接第三基准电压Vref_H，所述第四晶体管N32的栅极接所述第二与门AND32的输出端，所述第四晶体管N32的源极接所述第一运算放大器OP31的正向输入端Vs，所述第四晶体管 N32的漏极接所述采样信号FB_d输出端的采样电压FB_d；所述第五晶体管N33的栅极接所述第三与门AND33的输出端，所述第五晶体管N33的源极接所述第一运算放大器OP31的正向输入端Vs，所述第五晶体管N33的漏极接接第四基准电压Vref_B；所述第一反相器INV31和第二反相器INV32的输出端分别连接第二与门AND32和第三与门AND33的输入端；所述第一比较器COMP31的输出端接所述第一反相器INV31的输入端和所述第一与门AND31的一个输入端，所述迟滞比较器COMP32的输出端接所述第二反相器INV32的输入端、所述第一与门AND31的另一个输入端和所述第二与门AND32的一个输入端。

7.根据权利要求1所述的脉冲宽度调制开关电源控制器，其特征在于，方波发生电路205包括：

所述CS峰值电流比较器COMP22正向输入端接连接到2选1选择器的输出电压Vref2，负向输入端连接所述PWM开关电源控制器的电流监测端引脚CS，所述CS峰值电流比较器的输出端连接到第一与非门I21的一输入端；所述误差比较器COMP23正向输入端连接到采样信号FB_d输出端，负向输入端连接电流监测端引脚，所述误差比较器COMP23的输出端连接到第一与非门I21的另一输入端；第一非门I21的输出端通过逻辑器件连接RS触发器的R端，所述RS触发器输出端控制软驱动电路Soft Driver，软驱动电路输出逻辑分别连接到第一晶体管N21和第二晶体管N22的栅端；

所述振荡器OSC的输入端与Vref1、Vref2、Iosc1和Iosc2信号连接，所述振荡器的输出连接到RS触发器的S端，振荡器OSC利用偏置电流Iosc1和Iosc2对振荡器OSC内部电容C41充电，当振荡器OSC内部电容C41电压大于Vref1时，偏置电流Iosc1和Iosc2开始对振荡器OSC内部电容C41放电，当振荡器OSC电容电压小于Vref2时，偏置电流Iosc1和Iosc2又开始对振荡器OSC内部电容C41充电，如此循环使得输出为震荡方波信号，所述振荡器OSC还决定了所述PWM开关电源控制器的最大工作占空比。

8.根据权利要求7所述的脉冲宽度调制开关电源控制器，其特征在于，振荡器OSC包括：包括第六晶体管P41、第七晶体管P42、第八晶体管P43、第九晶体管P44、第十晶体管P45、第十一晶体管N41、第十二晶体管N42、 第十三晶体管N43、第十四晶体管N44、第十五晶体管N45、振荡器OSC内部电容C41、第二比较器COMP41、第三比较器COMP42、第四与门AND41、第五与门AND42、第三反相器INV41、第四反相器INV42、第五反相器INV43、第六反相器INV44和第七反相器INV45；

所述第六晶体管P41的栅极接偏置电压Iosc1，所述第六晶体管P41的源极接所述第二电压源LVDD，所述第六晶体管P41的漏极接所述第七晶体管P42的源极；

所述第七晶体管P42的栅极接偏置电压Iosc2，所述第七晶体管P42的漏极接所述第六晶体管N42的漏极、所述第六晶体管N42的栅极和所述第十四晶体管N44的栅极；

所述第八晶体管P43的栅极接偏置电压Iosc1，所述第六晶体管P41的源极接所述第二电压源LVDD，所述第八晶体管P43的漏极接所述第九晶体管P44的源极；

所述第九晶体管P44的栅极接偏置电压Iosc2，所述第九晶体管P44的漏极接所述第十晶体管P45的源极，所述第十晶体管P45的栅极接所述第六反相器INV44的输出端和所述第七反相器INV45的输入端，所述第十晶体管P45的漏极接所述第十五晶体管N45的漏端、所述振荡器OSC内部电容C41正极、所述第二比较器COMP41的负向输入端和所述第三比较器COMP42的正向输入端；

所述第十二晶体管N42的源极接所述第十一晶体管N41的漏极、所述第十一晶体管N41的栅极和所述第十三晶体管N43的栅极；

所述第十一晶体管N41的源极接地，所述第十三晶体管N43的源极接地，所述第十三晶体管N43的漏极接所述第十四晶体管N44的源极；

所述第十五晶体管N45的源极接所述第十四晶体管N44的漏极，所述第十五晶体管N45的栅极接所述第四反相器INV42的输出端、所述第五反相器INV43的输入端和所述第四与门AND41的一个输入端；

所述第二比较器COMP41的正向输入端接第一基准电压Vref1，所述第二比较器COMP41的输出端接所述第四与门AND41的另一个输入端；

所述第三比较器COMP42的负向输入端接电压2选1的输出第二基准电 压Vref2，所述第三比较器COMP42的输出端接所述第五与门AND42的一个输入端；

所述第四与门AND41的输出端接所述第三反相器INV41的输入端，所述第三反相器INV41的输出端接所述第五与门AND42的另一个输入端，所述第五与门AND42的输出端接所述第四反相器INV42的输入端，所述第五反相器INV43的输出端接所述第六反相器INV44的输入端，所述第七反相器INV45的输出端形成振荡器方波信号CLK。

9.根据权利要求7所述的脉冲宽度调制开关电源控制器，其特征在于，方波发生电路205还包括前沿消隐电路LEB，所述前沿消隐电路LEB的输入端连接到方波信号PWM端，并由所述方波信号PWM的上升沿触发前沿消隐电路LEB屏蔽时间延迟，所述前沿消隐电路LEB的输出端连接到第二与非门I22的一个输入端，第一与非门I21的输出端连接到第二非门I22的另一个输入端，第二与非门I22的输出端连接到RS触发器的R端；或方波发生电路205还包括反相电路，第一非门I21的输出端通过反相电路连接RS触发器的R端。

10.一种开关电源，其特征在于：开关电源本体上设置有如权利要求1至9任一权利要求所述的脉冲宽度调制开关电源控制器。 

Images