CN103247590B - 半导体芯片及其制造方法、器件及其制造方法 - Google Patents

半导体芯片及其制造方法、器件及其制造方法 Download PDF

Info

Publication number
CN103247590B
CN103247590B CN201310049876.0A CN201310049876A CN103247590B CN 103247590 B CN103247590 B CN 103247590B CN 201310049876 A CN201310049876 A CN 201310049876A CN 103247590 B CN103247590 B CN 103247590B
Authority
CN
China
Prior art keywords
contact pad
pad
semiconductor chip
driver
relevant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310049876.0A
Other languages
English (en)
Other versions
CN103247590A (zh
Inventor
彼得·奥西米茨
迪尔克·赫希登兹
马蒂亚斯·冯达克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103247590A publication Critical patent/CN103247590A/zh
Application granted granted Critical
Publication of CN103247590B publication Critical patent/CN103247590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/09179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施方式涉及一种半导体芯片及其制造方法、器件及其制造方法。一种半导体芯片，其包括多个接触垫，设置在所述半导体芯片的表面上的边缘区域中。其中，在所述半导体芯片的用于所述多个接触垫中的每个接触垫的半导体区域中，提供相关的垫单元，所述垫单元包括驱动器和接收器中的至少一个，所述驱动器或接收器被配置成如果所述驱动器或接收器与和其相关的接触垫连接，则在该接触垫上驱动输出信号或接收输入信号。并且，对于用作供电接触垫的接触垫而言，其相关的垫单元的驱动器或接收器不与该接触垫或用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接。

Description

半导体芯片及其制造方法、器件及其制造方法
技术领域
本发明的实施方式涉及一种半导体芯片（chip）。本发明的其他实施方式涉及一种制造这种半导体芯片的方法。本发明的其他实施方式涉及一种包括半导体芯片的器件。本发明的其他实施方式涉及一种制造这种器件的方法。
背景技术
复杂的器件（例如所谓的“片上***”（SoC））确实具有多种功能，例如，逻辑、模拟、功率管理和存储。作为与其他外部单元的接口，这些特征块可与多个器件引脚连接。对于诸如DRAMS或功率IC的其他元件而言，这种连接可位于裸片（die）中心内。尤其对于诸如逻辑或SoC的高引脚数的器件而言，还使用***垫。具有引线键合触点的芯片在芯片的边缘处（在所谓的垫环内）需要电源端子（供电垫）。与此相反，在使用芯片接触技术“倒装芯片”进行电压电源的性能优化整合时，用于电压电源的端子可设置在芯片的内部区域内的垫环（pad ring，焊盘环）外面，优选地在电力栅格处。
为了将半导体裸片用于倒装芯片技术（例如，用于BGA球栅阵列封装内）和引线键合（wire bond）技术（例如，用于QFP四列扁平封装内），引线键合技术中使用的垫环内的供电垫的区域不能再用于倒装芯片技术的I/O垫中。
作为一个实例，将这个区域用于额外的I/O垫或者减小垫环的尺寸以及因此减小芯片的尺寸（例如，通过将供电垫从垫环中移动到半导体芯片的中心），这会造成以下问题：硅不能再用于引线键合，例如，在QFP封装内。
发明内容
本发明的实施方式提供了一种半导体芯片，其包括多个接触垫，所述接触垫设置在半导体芯片的表面上的边缘区域内。而且，在用于多个接触垫的每个接触垫的半导体芯片的半导体区域内，提供一个相关的垫单元，所述垫单元包括驱动器和接收器中的至少一个，驱动器或接收器被配置成如果与接触垫连接，那么在与其相关的接触垫上驱动输出信号或接收输入信号。
而且，对于用作供电接触垫的接触垫而言，相关的垫单元的驱动器或接收器不与所述接触垫或用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接。
本发明的其他实施方式提供了一种器件，其包括具有多个内部外壳端子和上述半导体芯片的外壳，其中，半导体芯片的多个接触垫的至少一部分与外壳的内部外壳端子的至少一部分引线键合。
附图说明
使用附图描述本发明的实施方式，其中：
图1A示出了根据本发明的一个实施方式的半导体芯片的透视图；
图1B示出了用于连接图1A中所示的半导体芯片的接触垫的作为一个实例的等效电路；
图1C示出了金属层叠层可如何用于图1A中所示的半导体芯片内的一个实例；
图2A至图2D示出了垫重新分配如何能够将大致相同的硅用于倒装芯片封装（例如，BGA）和引线键合封装（例如，QFP）中的视图；
图3A至图3D示出了用于根据本发明的半导体芯片的接触垫的可行的不同实施方式；
图4A示出了电力网格上倒装芯片凸块（bump）的实例；
图4B示出了根据本发明的一个实施方式的半导体芯片上的顶视图的示意图；
图5示出了根据本发明的一个实施方式的器件的示意图；
图6示出了用于制造根据本发明的一个实施方式的半导体芯片的方法的流程图；以及
图7示出了用于制造根据本发明的一个实施方式的器件的方法的流程图。
具体实施方式
在下文中使用附图详细描述本发明的实施方式之前，要指出的是，相同的部件或功能相同的部件具有相同的参考数字，并且不再重复描述具有相同参考数字的部件。因此，对于参考数字相同的部件的描述可相互交换。
在本申请中，将输入信号理解为数据输入信号，并且将输出信号理解为数据输出信号。换言之，术语输入信号可由数据输入信号代替，并且术语输出信号可由数据输出信号代替。因此，输入信号和输出信号不应理解为电源电位或电源电压。
图1A示出了根据本发明的一个实施方式的半导体芯片100的透视图。
半导体芯片100包括设置在半导体芯片100的表面105上的边缘区域103内的多个接触垫101a到101h。
而且，在用于多个接触垫100a-100h的每个接触垫100a-100h的半导体芯片100的半导体区域107内，提供一个相关的垫单元109a-109h。每个垫单元109a-109h包括至少一个驱动器或接收器，驱动器或接收器被配置为如果其相关的垫单元109a-109h的驱动器和/或接收器与接触垫100a-100h连接，那么在其相关的接触垫101a-101h上驱动输出信号和/或接收输入信号。
而且，对于用作供电接触垫101a、101c、101d的接触垫101a、101c、101d而言，其相关的垫单元109a、109c、109d的驱动器或接收器不与所述接触垫101a、101c、101d或用于在其上驱动输出信号或接收输入信号的任何其他接触垫101b、101e-101h连接。
作为一个实例，驱动器可包括模拟或数字信号放大器，用于放大模拟或数字输出信号，并且接收器可包括用于数字输入信号的比较器或用于数字或模拟输入信号的放大器。
从图1A中的实例中可见，接触垫101a、101c、101d用作供电接触垫101a、101c、101d，并且接触垫101b、101e-101h用作输入和/或输出（I/O）接触垫，其用于接收和/或提供输入和/或输出信号（例如，用于模拟信号和/或数字信号，例如，USB信号）。
本发明的实施方式的一个核心思想在于，如果对于每个I/O接触垫而言，提供一个相关的垫单元109a-109h（例如，在半导体区域107的边缘区域内），并且如果在半导体裸片用作倒装芯片裸片时，垫单元109a-109h的每个驱动器或接收器与其相关的接触垫连接，而在半导体裸片用作引线键合裸片时，如果其相关的接触垫101b、101e-101h用作I/O接触垫，那么仅仅垫单元109b、109e-109h的这些驱动器或接收器与它们的相关接触垫101b、101e-101h连接，用于在其相关接触垫101b、101e-101h上驱动输出信号或接收输入信号，那么相同的半导体裸片（例如，硅裸片）可用于倒装芯片技术和引线键合技术中。因此，用作供电接触垫101a、101c、101d的接触垫101a、101c、101d不与其相关的垫单元109b、109c、109d的驱动器或接收器连接来用于在供电接触垫101a、101c、101d上驱动输出或接收输出信号。这些供电接触垫101a、101c、101d可与（例如，在半导体区域107的核心区域内的半导体的）半导体芯片100的电源端子或电源单元连接，用于将电源电压提供给半导体芯片100。
在半导体裸片的倒装芯片实现方式中，在这种半导体芯片的表面的核心区域内，可提供额外的接触垫，其可与半导体芯片的半导体区域内的电源电压端子连接。
换言之，在本发明的某些实施方式中，对于半导体芯片100的边缘区域103内的每个接触垫101a-101h而言，提供一个相关的I/O驱动器109a-109h，其中，仅仅这些接触垫101b、101e-101h与其相关的垫单元109b、109e-109h的驱动器或接收器连接，用于驱动输出信号或接收输入信号，这些接触垫用作I/O接触垫101b、101e-101h，而与用作供电接触垫101a、101c、101d的接触垫101a、101c、101e相关的垫单元109a、109c、109d的驱动器或接收器不与其相关的接触垫101a、101c、101d连接来用于在其相关的接触垫101a、101c、101d上驱动输出信号和/或接收输入信号。但是，如上所述，供电接触垫101a、101c、101d可与半导体芯片100的（内部）电源端子连接，用于将电源电压提供给半导体芯片100（例如，提供给半导体区域107内的集成元件或半导体区域）。
因此，比较图1A所示的半导体芯片100的半导体区域107（其可用于引线键合封装内，作为QFP）和将半导体区域107用于倒装芯片的实施方式，对于倒装芯片和引线键合技术而言，半导体区域107可相同。
（引线键合）半导体芯片100和相应的倒装芯片的半导体芯片之间的唯一差别可在于，在倒装芯片的半导体芯片内，接触垫101a、101c、101d也用作（额外的）I/O接触垫并且可与其相关的垫单元109a、109c、109d的驱动器或接收器连接。
而且，倒装芯片的半导体芯片可包括额外的接触垫（具有半导体芯片100的供电接触垫101a、101c、101d的功能），其可设置在倒装芯片的半导体芯片的表面的核心区域内。因此，与半导体芯片100相比时，倒装芯片的半导体芯片可包括比半导体芯片100更多的输入/输出接触垫，因为倒装芯片技术不仅能够将接触垫放置在倒装芯片的半导体芯片的边缘区域，而且能够放置在倒装芯片的半导体芯片的核心区域内。在倒装芯片的半导体芯片内，用于倒装芯片凸块的供电接触垫可直接设置在倒装芯片的半导体芯片的半导体区域上的电源电压网络之上。这个网络也可称为电力网格（power mesh）或电力栅格（power grid）。在用于引线键合的半导体芯片100内，电源电压网络可通过所谓的电力轨与供电接触垫101a、101c、101d连接，电力轨可将电源电压信号从电源网络或电力网格中路由到供电接触垫101a、101c、101e（其设置在半导体100的边缘区域103内）中。
总之，在半导体芯片100内，半导体区域107内的某些可用的垫单元109a、109c、109d不用于在半导体芯片100的任何接触垫上驱动输出和/或接收输出信号，这是因为相关的接触垫101a、101c、101d用作供电接触垫，用于接收和/或提供电源电压或电源电位（其并非输入信号或输出信号）。
可见，对于倒装芯片设计和引线键合设计而言，可使用相同的半导体裸片（具有相同的半导体区域107），因为在半导体芯片100的顶层内（例如，在金属层内）可发现倒装芯片实现方式和引线键合实现方式之间的唯一差别，其中，在接触垫101a-l01h到半导体区域107内其相关的端子之间的路由在倒装芯片实现方式和引线键合实现方式之间不同。
因此，本发明的实施方式的优点在于，对于半导体芯片的两个不同的实施方式而言，由于仅仅在最后的层内（例如，在金属层内）该技术才修改（倒装芯片或引线键合），所以可使用同一个半导体区域107或同一个半导体（例如，硅）裸片。因此，对于制造根据本发明的一个实施方式的半导体芯片而言，在倒装芯片技术和引线键合技术中，用于制造这个芯片的半导体裸片的一组掩膜足够，与已知概念相比，其所产生的设计工作更少，在已知概念中，对于用于一个半导体芯片的每种实现方式（引线键合或倒装芯片）而言，需要自己的一组掩膜。
总之，根据本发明的实施方式，可在最后的路由层内（例如，在半导体芯片的金属路由层内），将倒装芯片设计优化到所使用的外壳（例如，BGA（倒装芯片技术）或QFP（引线键合技术））。
已经发现，引线键合实现方式（例如，在QFP外壳内）中的数量更少的I/O为现在可用于通过引线键合连接电源电压的未使用区域。
如上所述，主要在最高的金属层内并且通过过孔叠层（这可从接触垫中引入相关的I/O驱动器中），修改外壳（housing）类型。
本发明的实施方式的优点在于，未浪费用于不同的外壳类型的垫环的区域内的硅区域。
通过具有不同的变体，优选地在芯片的最顶层内，实施方式能够优化芯片区域并且努力将基底芯片设计用于不同类型的外壳、引脚关联和接触技术。
下面，使用图1A中所示的实例描述本发明的实施方式的某些可选的特征。
在图1A所示的实例中，半导体芯片100包括八个接触垫101a-l01h以及八个垫单元109a-109h。根据本发明的其他实施方式，接触垫和垫单元可具有任意的数量，其中，对于每个接触垫而言，提供（至少）一个相关的垫单元，该垫单元被配置成如果其驱动器或接收器与用于驱动输出信号或接收输入信号的相关接触垫连接，那么在其相关的接触垫上驱动输出信号或接收输入信号。
根据本发明的其他实施方式，垫单元109a-109h可设置在半导体区域107的边缘区域（其可包围半导体区域107的核心区域）内。
而且，从图1A中可见，对于每个接触垫101a-101h而言，相关的垫单元109a-109h可至少部分位于接触垫101a-101h的突出部分内。这种突出部分可例如位于层层叠方向113，其可从半导体芯片100的表面105延伸到半导体区域107。在图1A中所示的实例中，半导体芯片100的层层叠方向由箭头113表示。而且，通常，接触垫101a-101h的面积可大于其相关的垫单元109a-109h的面积。
根据本发明的另一个实施方式，用作I/O接触垫101b、101e-111h的接触垫101b、101e-111h可通过通孔接触111b、111e-111h和与其相关的垫单元109b、109e-109h的驱动器和接收器连接。这种通孔接触111b、111e-111h可在表面105和半导体区域107之间延伸，例如，从半导体芯片100的表面105上的接触垫101b、101e-111h延伸到半导体芯片100的半导体区域107内的相关垫单元109b、109e-109h中。
作为一个实例，这种通孔接触111b、111e-111h可在半导体芯片100的层层叠方向113延伸。对于用作供电接触垫101a、101c、101d的接触垫101a、101c、101d而言，可省略这些通孔接触。取而代之，接触垫101a、101c、101d可与半导体区域107内的其他部件或元件连接或耦接（例如，用于提供电源电压）。
这种通孔接触例如可为或可包括过孔（via）、过孔叠层或大开口。
在本申请中，两个节点之间的耦接可为直接低电阻耦接以及其间具有一个或多个部件的间接耦接，从而第二节点处的信号取决于与第二节点耦接的第一节点处的信号。换言之，无源和/或有源部件可设置在彼此耦接的两个端子之间。而且，根据本申请，如果第二端子处的信号与第一端子处的信号相同，那么第一端子与第二端子连接，其中，不考虑基于迹线或过孔电阻的寄生效应或小损耗。因此，彼此连接的两个端子通常通过迹线、配线或过孔叠层连接，其间无额外的部件。
从图1A中可见，根据本发明的某些实施方式，在半导体芯片100的层层叠方向113，没有其他的半导体层可设置在一层接触垫101a-101h（其可为半导体芯片100的顶层）与I/O驱动器109a-109h设置在其内的一层半导体区域107之间。
作为一个实例，垫单元109a-109h可包括输入比较器单元（例如，接收器）、输出驱动器单元（例如，驱动器）以及ESD保护电路。而且，可应用有关驱动器强度的配置以及有关输入信号负载状态的变化。
根据其他实施方式，垫单元（例如，垫单元109a）的驱动器或接收器可与其相关的接触垫（例如，接触垫101a）（该接触垫用作供电接触垫）连接，用于检测接触垫处所施加的电源电压。作为一个实例，第一垫单元109a的接收器（或接收器的比较器）可与第一接触垫101a连接，用于在电源引脚或供电接触垫101a上进行电压电平检测。换言之，用作供电接触垫的接触垫可包括专用多功能，具有其相关的垫单元，这是因为接触垫用于接收电源电压或电源电位，并且这个接触垫的垫单元用于并行检测这个电源电压或电源电位的电压电平。
根据其他实施方式，如上所述，垫单元可包括ESD保护电路。用作供电接触垫的接触垫可与其相关的垫单元的ESD保护电路连接（而相关的垫单元的驱动器或接收器不与用于在其上驱动输出信号或接收输入信号的接触垫连接）。通过连接用作供电接触垫的接触垫和其相关的垫单元的ESD保护电路，在供电垫处（在半导体芯片的边缘区域内），而非在电力网格处（在半导体芯片的核心区域内），可直接实现ESD保护电路。因此，通过使用垫单元的ESD保护电路，即使用于将电源电压或电源电位从接触垫路由到电力网格的电力轨可受到ESD保护。
根据某些实施方式，某些接触垫可为冗余接触垫（例如，一个电力轨支持2个接触垫），例如，以便通过使用多个接合线，减小垫或接合线上的电流密度。
根据其他实施方式，半导体芯片可包括哑接触垫，没有相关的垫单元。
根据其他实施方式，也可从垫单元附近的电力迹线（例如，电力环）中通过过孔叠层或通孔接触，连接电源电压或电源电位。
图1B示出了作为接触垫101a-101h与和其相关的垫单元109a-109h的驱动器和/或接收器以及与半导体芯片100的半导体核心115的可行连接的一个实例的等效电路。图1B所示的连接仅仅作为一个实例进行显示，以便更好地理解用于将接触垫101a-101h连接到垫单元109a-109h的驱动器和接收器和半导体核心115的多个可能性。根据其他实施方式，当然，在这些部件之间也能够具有其他连接，并且这些其他连接取决于半导体芯片100的应用。
由于垫单元可包括（构成）驱动器和/或接收器，所以下面使用通用术语I/O驱动器。这种I/O驱动器可包括用于驱动输出信号的驱动器，并且可包括用于接收输入信号的接收器，但是也可包括接收器或驱动器。假设每个垫单元109a-109h包括下面所示出的至少一个这种I/O驱动器1109a-1109h。因此，每个I/O驱动器1109a-1109h与接触垫101a-101h相关联，该接触垫与包括I/O驱动器1109a-1109h的垫单元109a-109h相关联。
在图1B中所示的实例中，每个I/O驱动器1109a-1109h可包括其接收两个电源电位的两个电源端子以及其接收和/或提供输入和/或输出信号的两个I/O端子。
作为图1B中所示的一个实例，第一I/O驱动器1109a可包括第一I/O端子109a-1、第二I/O端子109a-2、第一电源端子109a-3以及第二电源端子109a-4。
在图1B中所示的实例中，第一I/O端子109a-1与半导体核心115的第一核心I/O端子117-1耦接，用于将输入信号提供给第一核心I/O端子117-1和/或用于从第一核心I/O端子117-1中接收输出信号。而且，从图1B中可见，第一I/O驱动器1109a的第二I/O端子109a-2不与其相关的接触垫101a（其用作供电接触垫）连接，也如图1A中所示。这同样适用于其他供电接触垫100c、100d，这是因为这些供电接触垫不与其相关的I/O驱动器1109c、1109d的第二I/O端子连接或耦接。
与此相反，第二I/O驱动器1109b的第二I/O端子109b-2通过第二过孔叠层111b与其相关的第二接触垫101b连接，第二接触垫用作I/O接触垫，用于在第二接触垫101b上驱动输入和/或输出信号。
这同样适用于用作I/O接触垫的其他接触垫101e-101g和其相关的I/O驱动器1109e-1109h。
然而，从图1B中可见，用作供电接触垫101a、101c、101d的接触垫101a、101c、101d另外能够与半导体芯片100的多个I/O驱动器的至少一个I/O驱动器耦接，用于将电源电位提供给这个I/O驱动器。
作为一个实例，这种接触垫可与I/O驱动器的电源端子直接连接或与I/O驱动器（例如，其间具有电源电压发生器等等）的电源端子（间接）耦接。
在图1B中所示的实例中，第一接触垫101a与I/O驱动器1109a-1109d的第一电源端子耦接。作为一个实例，第一接触垫101a甚至与其相关的I/O驱动器1109a的第一电源端子109a-3耦接，用于将第一电源电位提供给其相关的第一I/O驱动器1109a。而且，用作供电接触垫101a的第一接触垫101a也可与多个I/O驱动器中不与第一接触垫101a相关的一个I/O驱动器耦接，用于在第一接触垫101a上驱动输入和/或输出信号。作为一个实例，第一接触垫101a也与第二I/O驱动器1109b的第一电源端子109b-3耦接，第二I/O驱动器与第二接触垫101b相关并且配置成在其相关的第二接触垫101b（因为其与第二接触垫101b连接）上驱动输入和/或输出信号。
根据本发明的其他实施方式，用作供电接触垫的接触垫可与多个I/O驱动器中的一个I/O驱动器耦接，用于将电源电位提供给该一个I/O驱动器，其中，这个I/O驱动器与用作另一个供电接触垫的另一个接触垫相关联，并且其中，这个I/O驱动器不与所述另一个接触垫或在其上驱动输入信号和/或输出信号的任何其他接触垫连接。
作为一个实例，从图1B中可见，第一接触垫101a可与和第三接触垫101c相关的第三I/O驱动器1109c的第一电源端子109c-3耦接，第三接触垫用作供电接触垫。从图1B中可见，第三I/O驱动器1109c的第二I/O端子109c-2不与这个相关的接触垫101c连接或耦接，但是第三I/O驱动器1109c的第一I/O端子109c-1与半导体核心115的第三核心I/O端子107-3耦接。
而且，第二I/O驱动器1109b的第一I/O端子109d-1与半导体核心115的第二核心I/O端子117-2耦接，用于将第二接触垫101d处接收的输入信号提供给半导体核心115和/或用于从半导体核心115中接收第二核心I/O端子117-2处提供的输出信号。第二I/O驱动器1109b可配置成在其相关的第二接触垫101b上驱动第一I/O端子109b-1处接收的这个输出信号。
而且，从图1B中可见，每个I/O驱动器可与至少两个不同的供电接触垫连接，用于接收至少两个不同的电源电位（例如，高电位和参考电位）。在图1B的实例中，第三接触垫101c可配置成将这种参考电位提供给多个I/O驱动器109a-109h的第二电源端子（109a-4、109b-4、109c-4）。
根据进一步的实施方式，半导体芯片100可包括不同类别的供电接触垫（例如，用于不同的电源电位类型）。作为一个实例，第一供电接触垫可配置成接收用于半导体芯片100的模拟部分和/或第一电压的电源电位，而另一个供电接触垫配置成接收用于半导体芯片100的数字部分和/或第二电压的电源电位。
作为一个实例，如图1B中所示，用作供电接触垫101a的第一接触垫101a与I/O驱动器1109a-1109d耦接，而也用作供电接触垫的第四接触垫101d与I/O驱动器1109e-1109h耦接。
作为一个实例，第一接触垫101a可配置成提供用于半导体芯片100的数字部分和/或第一电压的电源电位，而第四接触垫101d可配置成提供用于半导体芯片100的模拟部分和/或第二电压的电源电位。
因此，I/O驱动器1109a-1109h（例如，I/O驱动器的驱动器和/或接收器）可配置成提供和/或接收数字和/或模拟输入和/或输出信号。
在图1B中所示的实例中，I/O驱动器1109a-1109d可配置成接收和/或提供数字输入和/或输出信号，并且I/O驱动器1109e-1109h可配置成接收和/或提供模拟输入和/或输出信号。
根据其他实施方式，供电接触垫101a、101c、101d（或其至少一部分）可与半导体核心115耦接。
在图1B中所示的实例中，第一接触垫101a与半导体核心115的第一核心电源端子119-1耦接，用于将第一（数字）电源电位提供给核心115，第三接触垫101c与半导体核心115的第二核心电源端子119-2耦接，用于将参考电位（例如，接地电位）提供给半导体核心115，并且第四接触垫101d与半导体核心115的第三核心电源端子119-3耦接，用于将第二（模拟）电源电位提供给半导体核心115。
如上所述，多个垫单元109a-109h可设置在半导体芯片100的半导体区域107内。每个这种垫单元109a-109h可包括与接触垫101a-101h相关的I/O驱动器1109a-1109h中的至少一个。换言之，每个接触垫101a-101h与至少一个垫单元109a-109h相关，该垫单元至少包括与这个接触垫101a-101h相关的I/O驱动器1109a-1109h（均包括驱动器和/或接收器）。这种垫单元109a-109h可包括其他功能，例如，信号驱动功能（由I/O驱动器1109a-1109h实现）、ESD保护（例如，由ESD保护电路实现）和/或垫逻辑。
换言之，根据本发明的某些实施方式，这种垫单元可包括在半导体芯片100的半导体区域107内实现的垫驱动器和/或接收器（通常为I/O驱动器）、垫逻辑和ESD结构。
根据本发明的某些实施方式，多个垫单元中的一个垫单元可包括第一驱动器或接收器，第一驱动器或接收器被配置成如果与第一接触垫连接，那么在与垫单元相关的第一接触垫上驱动输出信号或接收输入信号。而且，垫单元可包括第二驱动器或接收器，第二驱动器或接收器被配置成如果与第二接触垫连接，那么在也与该垫单元相关的第二接触垫上驱动输出信号或接收输入信号。换言之，根据本发明的某些实施方式，垫单元可包括一个以上的驱动器或接收器，例如，与两个不同的接触垫相关的两个驱动器和/或接收器，例如，这种垫单元可为一个差分垫单元，例如，用于接收和/或提供差分输入和/或输出信号。
如上所述，半导体芯片100的某些驱动器和/或接收器可不与其相关的接触垫连接来用于在其上驱动输出信号或接收输入信号，这是因为其相关的接触垫用作供电接触垫。
作为一个实例，如果与垫单元的第一驱动器或接收器相关的接触垫用作供电接触垫，那么第一驱动器或接收器可不与这个第一接触垫连接来在这个第一接触垫上驱动输出信号或接收输入信号。因此，由于不能再提供或接收至少一部分信号，垫单元不能再用作一个差分垫单元，这是因为其所需要的接触垫不与其相关的驱动器或接收器连接。因此，垫单元的第二驱动器或接收器不能与第二接触垫连接来在第二接触垫上驱动输出信号或接收输入信号。作为一个实例，第二接触垫也可用作供电接触垫。总之，根据本发明的某些实施方式，如果垫单元的驱动器或接收器不与相关的接触垫连接，那么同一个垫单元的另一个驱动器或接收器也不与其相关的接触垫连接。而且，如果与垫单元相关的接触垫用作供电接触垫，那么与这个垫单元相关的另一个接触垫也可用作供电接触垫。
图1C示出了在半导体芯片100内，金属层叠层120可如何用于建立从接触垫101a-101h到其相关的接触垫109a-109h的驱动器和/或接收器和/或到半导体芯片100的半导体核心115的连接。
图1C中所示的金属层叠层120包括垫开口121（例如，在半导体芯片100的表面105处）、可选的酰亚胺层123、多个电力和信号路由层125a-125n以及将金属从最后的金属层125n延伸到硅（延伸到半导体区域107）的过孔层127。
从接触垫到相关的垫单元的通孔接触，例如，过孔叠层（例如，过孔叠层111b），从垫开口121延伸到半导体区域107。由从垫开口121延伸到半导体区域107的箭头111表示。如上所述，通过通孔接触，仅仅未用作供电接触垫的接触垫与和其相关的垫单元的驱动器或接收器连接。因此，对于用作供电接触垫101a、101c、101d的接触垫101a、101c、101d而言，在到达半导体区域107内相关的垫单元109a、109c、109d之前，相关的通孔接触（可用时）可停止。
作为一个实例，由于在引线键合实现方式内，可省略倒装芯片实现方式内所提供的用于连接接触垫和相关的垫单元的驱动器和/或接收器的某些过孔叠层，所以对于引线键合实现方式（例如，如图1A中所示）而言以及对于倒装芯片实现方式而言，电力和信号路由层（例如，层125a）的上层可不同。取而代之，在引线键合实现方式中，可提供其他电力轨（作为电力网格的一部分），用于连接用作供电接触垫101a、101c、101d的接触垫101a、101c、101d和半导体芯片100的半导体核心115的电源端子。而且，对于引线键合实现方式和倒装芯片实现方式而言，金属层叠层120内的多个电力和信号路由层的下层（例如，层125b）可相同。
根据其他实施方式，对于两个互联选择而言（对于引线键合和倒装芯片而言），从最后的金属层（例如，层125n）到硅或半导体区域107的过孔可相同。
图2A和图2B示出了垫重新分配如何能够将大致相同的硅裸片用于倒装芯片技术和引线键合技术（例如，倒装芯片技术用于BGA封装内，而引线键合技术用于QFP封装内）中的视图。
图2A示出了具有多个接触垫201a-201k的传统垫框架的顶视图，其中，用作供电接触垫的接触垫201b、201e、201i由阴影线表示。
图2A中所示的传统垫框架可用于引线键合技术，因为所有的接触垫201a-201k设置在边缘区域内或传统垫框架的所谓的垫环内。
图2B示出了在倒装芯片技术中，由于不仅能够接触垫框架的边缘区域内的接触垫，而且能够接触中心区域内的接触垫，对于倒装芯片技术而言，供电垫201b、201e、201i可如何移动到芯片中心。图2C示出了传统的倒装芯片技术，其与倒装芯片技术中的传统垫框架具有相同数量的接触垫，但是使用面积更小，这是因为不仅垫环用于接触垫，而且芯片中心或芯片核心也用于接触垫。
如果现在图2C中所示的用于垫框架的裸片也用于引线键合技术中，那么根据本发明的实施方式，重新分配未使用的I/O垫101a、101c、101e，作为倒装芯片技术（或QFP版本）的供电垫，例如，在第二金属层内。作为一个实例，将用作供电接触垫的接触垫201b重新分配给接触垫201a，将用作供电接触垫的接触垫201e重新分配给接触垫201d，以及将用作供电接触垫的接触垫201i重新分配给接触垫201f。可在图2D中所示的半导体芯片100的金属化层内，进行这三种重新分配。因此，用于图2C中所示的芯片的硅裸片可与用于图2D中所示的半导体芯片100的硅裸片相同。图2C中所示的芯片和图2D中所示的半导体芯片100的差别在于，半导体芯片100具有更少的I/O接触垫，因为将其（原始的）某些I/O接触垫重新分配给供电接触垫，这些供电接触垫在图2C中所示的芯片内位于芯片表面的中心区域内。
而且，从图2D中可见，用作供电接触垫101a、101c、101d的接触垫101a、101c、101d可与半导体芯片100的半导体核心115连接（例如，在半导体芯片100的金属层内）。
而且，可见用作I/O接触垫101b、101e-101h的接触垫101b、101e-101h通过过孔叠层111b、111e-111h与其相关的垫单元109b、109e-109h连接，用于驱动输出信号或接收输入信号。
作为一个实例，通过低欧姆连接，用作供电接触垫101a、101c、101d的接触垫101a、101c、101d可与包括多个电力轨的半导体芯片100的电力网格耦接。
从图2A~D中可见，半导体芯片100的硅或半导体区域107被设计为使得每个接触垫101a-101h可用作I/O垫，其中，在半导体芯片100的最后制造步骤中（例如，已经完成硅裸片生产之后），仅仅需要用作I/O接触垫的这些用作I/O接触垫的接触垫与和其相关I/O驱动器连接，而用作供电接触垫的接触垫不与其相关的用于在其上驱动输出信号或接收输入信号的垫单元的驱动器或接收器连接。
接触垫的面积可大于其相关的垫单元的面积。
而且，接触垫可设置成两列（或者设置在内环内和外环内）。
而且，垫单元可位于其相关的接触垫的突出部分内（例如，在半导体芯片的层层叠方向）。根据进一步的实施方式，某组接触垫能够规则地偏移。作为一个实例，上述突出部分也可为90度以外的角度。而且，根据本发明的其他实施方式，一个以上的I/O驱动器或垫单元可位于一个接触垫的突出部分内，其中，这些I/O驱动器或垫单元中的至少一个与突出部分所在的接触垫相关。
而且，接触垫可（例如，通过电力网格的电力轨）与（半导体芯片的半导体核心的）电源端子连接。而且，一个以上垫单元可位于用作供电接触垫的接触垫的突出部分内，其中，这些垫单元的驱动器或接收器不与其相关的接触垫连接来在其内驱动输出信号或接收输入信号。
而且，垫单元的数量可大于半导体芯片的接触垫的数量。
总之，本发明的实施方式具有以下优点：同一个半导体裸片可用于两个不同的半导体芯片，用于两种不同的接触技术（例如，引线键合设计和倒装芯片设计）。
图3示出了用于接触垫101a-101h的不同的可行实现方式。虽然图3中仅仅示出了接触垫101a，但是这些实施方式也可用于其他接触垫101b-101h。
图3A示出了包括接合区域301和探测区域302的接触垫101a的第一可行实现方式，接合区域和探测区域在接触垫101a的层内导电连接。通常，接合区域301用于在半导体芯片的裸片和半导体芯片的外壳之间连接引线。在制造的过程中，探测区域302用于测试半导体芯片的功能。
图3B示出了具有一个共同的接合和探测区域303的接触垫101a的第二可行实现方式。
图3C示出了具有接合区域301和探测区域302的接触垫101a的第三可行实现方式，其中，接合区域301和探测区域302在接触垫101a的层内电隔离，但是可在半导体芯片的其他层内导电连接。
图3D示出了具有在接触垫101a的层内彼此隔离的第一共同的接合和探测区域303-1和第二共同的接合和探测区域303-2的接触垫101a的第四可行实现方式。多个共同的接合和探测区域303-1、303-2能够使多个引线连接接触垫101a。
换言之，一个I/O触点的接触垫可包括两个单独的区域：用于晶片测试的探测区域302（探测，临时器件互联）和用于引线键合或焊球的接合区域301（永久的器件互联）。
接触垫上的这些区域301、302可并排限定、重叠、或有时分成两个垫。
图4A示出了电力网格400可如何用于图1A中所示的半导体芯片100内的示意图，例如，用于连接用作供电接触垫101a、101c、101d的接触垫101a、101c、101d与半导体核心115的电源端子和/或垫单元109a-109h的驱动器或接收器的电源端子。
在图4A中所示的实例中，用于参考电位（例如，接地电位或VSS）的多个电力迹线401a-401d在电力网格的第一横向上延伸，并且用于电源电位（例如，VDD）的其他多个电力轨403a-403d在电力网格的第二横向上延伸，第二横向与另一横向垂直。
图4A中所示的实例示出了电力栅格400或电力网格400上的其他多个倒装芯片凸块，用于将电力轨401a到401d、403a到403d连接至封装基板。在图4A中所示的实例中，示出了用于连接电源电位的第一电力轨403a的第一电力凸块405a、用于连接电源电位的第三电力轨403c的第二电力凸块405c、以及用于连接电源电位的第四电力轨403d的第三电力凸块405d。
而且，示出了用于连接参考电位的第一电力轨401a的第四电力凸块407a、用于连接参考电位的第二电力轨401b的第五电力凸块407b、以及用于连接参考电位的第四电力轨401d的第六电力凸块407d。
电力凸块405a-407d形成其所连接的电力轨401a-403d与封装基板的互连。
而且，示出了到下层的几个VSS过孔（例如，第一电力轨401a的第一VSS过孔409a），用于参考电位。而且，示出了到下层的几个VDD过孔（例如，第一电力轨403a的第一VDD过孔411a），用于电源电位。
由于通常在引线键合设计内，引线与半导体芯片的边缘区域内的接触垫连接，而不与倒装芯片凸块连接，所以在引线键合设计内，没有图4A中所示的倒装芯片凸块。
因此，图4B示出了在根据本发明的一个实施方式的半导体芯片内，用作供电接触垫的接触垫可如何与这种电力网格连接。
图4B示出了根据本发明的另一个实施方式的半导体芯片450的顶视图。半导体芯片450包括用作供电接触垫的接触垫421a-1到421a-4、421e-1到421e-4以及用作I/O接触垫的其他接触垫421b到421d。从图4B中可见，用作供电接触垫的多个第一接触垫421a-1到421a-4通过第一电力轨421a与第一电力网格423a连接，例如，用于参考电位VSS。而且，用作供电接触垫的多个第二接触垫421e-1到421e-4通过第二电力轨421e与第二电力网格423e连接，例如，用于电源电位VDD。第一电力网格423a和第二电力网格423e在图4B中由不同的阴影线表示。而且，根据本发明的某些实施方式，第一电力网格423a与第二电力网格423e隔离。作为一个实例，第一电力网格423a可与半导体芯片450的半导体核心的一个或多个第一电源端子连接，这些第一电源端子配置成接收参考电位VSS。第二电力网格423可与半导体核心的一个或多个第二电源端子连接，这些第二电源端子配置成接收电源电位VDD。
图4B中所示的这种电力网格也可用于图1中所示的半导体芯片100内，用于连接用作供电接触垫101a、101c、101d的接触垫101a、101c、101d和例如半导体芯片100的半导体核心。
换言之，根据本发明的实施方式，用作供电接触垫的接触垫可通过半导体芯片的金属化层内的电力网格与电源端子连接，例如，在半导体芯片的半导体区域的中心或核心区域中的电源端子。
而且，这种电力网格可设置在半导体芯片的表面和半导体芯片的半导体区域之间。
根据其他实施方式，其内设置接触垫的边缘区域的突出部分（例如，在半导体芯片的层层叠方向（layer staple direction）上的突出部分）可横向围绕半导体区域的中心或核心区域（例如，半导体核心可设置在其内）。
图5示出了根据本发明的一个实施方式的器件500。
器件500包括具有多个内部外壳端子503a-503h的外壳501。而且，器件500包括根据本发明的一个实施方式的半导体芯片，在图5中所示的实例中，器件500包括图1A中所示的半导体芯片100。
而且，半导体芯片100的每个接触垫101a-101h与半导体芯片500的内部外壳端子503a-503h引线键合。
根据本发明的其他实施方式，也能够仅半导体芯片的接触垫的一部分与根据本发明的一个实施方式的器件的内部外壳端子引线键合。而且，接触垫的数量和内部外壳端子的数量也能够彼此不同。
从图5中可见，每个接触垫101a-101h通过配线505a-505h与内部外壳端子503a-503h连接。
如上所述，对于引线键合实现方式和倒装芯片实现方式而言，可使用相同的半导体裸片，其中，与其相应的引线键合半导体芯片（例如，半导体芯片100）相比，倒装芯片的半导体芯片通常可具有数量更多的接触垫，并且因此具有数量更多的可行I/O。
然而，将同一个半导体裸片用于两种不同的接触技术中，具有巨大的优点：由于仅仅在相应的半导体芯片的顶层内（例如，金属层内）进行对引线键合或倒装芯片的修改，所以用于生产半导体裸片的一个掩膜组足以用于这两种接触技术。
作为一个实例，外壳501可为QFP封装（QFP-四列扁平封装）。
根据其他实施方式，从图5中可见，外壳501可包括与内部外壳端子导电连接的多个外部外壳端子507a-507h，或者换言之，每个外部外壳端子507a-507h可与至少一个内部外壳端子503a-503h导电连接。外部外壳端子507a-507h例如可为引脚或焊接触点。
下面总结本发明的实施方式的某些方面。
本发明的实施方式能够在BGA实现方式的垫环内具有更多的I/O，其倒装芯片用于垫受限设计，或者，由于垫环所使用的面积更小，所以能够具有更小的芯片面积。
根据本发明的其他实施方式，在垫环外面的区域内，也能够重新路由垫开口；这种垫开口可位于用于倒装芯片和引线键合的不同位置。换言之，尤其对于倒装芯片实现方式而言，可将来自垫环的接触垫或垫环的垫开口重新路由到半导体芯片的表面的中心区域内，该半导体芯片从而可用作倒装芯片。与此相反，在传统的半导体芯片中，I/O垫开口的位置和至少某些供电垫仅被限定在垫环内的上述垫逻辑和其电力总线内。
图6示出了用于制造包括多个接触垫的半导体芯片的方法600的流程图。方法600可用于例如制造根据图1的半导体芯片100。
方法600包括在半导体芯片的半导体区域内提供多个垫单元的步骤601，其中，对于多个接触垫中的一个（或每个）接触垫而言，提供一个相关的垫单元，相关的垫单元包括（构成）驱动器和接收器中的至少一个，驱动器或接收器被配置成如果与接触垫连接，那么在相关的接触垫上驱动输出信号或接收输入信号。
而且，方法600包括在半导体芯片的表面上的边缘区域内提供多个接触垫的步骤603，其中，仅仅不是供电接触垫的这些接触垫与和其相关的垫单元的驱动器或接收器获得连接，用于驱动输出信号或接收输入信号。
根据本发明的其他实施方式，在提供多个接触垫的步骤603中，还提供多个通孔接触，其中，多个通孔接触可被配置成将输入或输出信号从垫单元中路由到相关的接触垫中或从接触垫中路由到相关的垫单元中，并且其中，通孔接触（仅）位于不与用作供电接触垫的接触垫相关的垫单元处。
换言之，仅在接触垫不用作供电接触垫时，可提供接触垫和其相关的垫单元之间的通孔接触。
图7示出了用于制造包括具有多个接触垫的半导体芯片的器件的方法700的流程图。方法700可用于例如制造图5中所示的器件500。
方法700包括在半导体芯片的半导体区域内提供多个垫单元的步骤701，其中，对于多个接触垫中的一个（或每个）接触垫而言，提供一个相关的垫单元，相关的垫单元包括驱动器和接收器中的至少一个，驱动器或接收器被配置成如果其与接触垫连接，那么在相关的接触垫上驱动输出信号或接收输入信号。
而且，方法700包括在半导体芯片的表面上的边缘区域内提供多个接触垫的步骤703，其中，仅未用作供电接触垫的这些接触垫与和其相关的垫单元的驱动器或接收器获得连接，用于在这些接触垫上驱动输出信号或接收输入信号。
而且，方法700包括将半导体芯片放置在包括多个内部外壳端子的外壳内的步骤705。
而且，方法700包括引线键合半导体芯片的接触垫的至少一部分和外壳的内部外壳端子的至少一部分的步骤707。
方法600、700可由本文中所描述的设备的任何特征和功能补充，并且可使用该设备的硬件元件实施该方法。
虽然已经在设备的背景下描述了某些方面，但是这些方面显然也表示相应方法的描述，其中，一个块或器件与一个方法步骤或一个方法步骤的一个特征对应。同样，在方法步骤中描述的方面也表示一个相应设备的一个相应块或条目或特征的描述。可由（或使用）硬件设备执行某些或所有方法步骤，硬件设备例如为微处理器、可编程计算机或电子电路。在某些实施方式中，某个或某些最重要的方法步骤可由这种设备执行。
根据某些实现方式需求，本发明的实施方式可在硬件或软件中实现。使用其上储存了电子可读控制信号的数字储存介质，例如，软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪速存储器，可执行实现方式，电子可读控制信号与可编程计算机***配合（或能够与其配合），从而执行各方法。因此，数字储存介质可为计算机可读介质。
根据本发明的某些实施方式包括具有电子可读控制信号的数据载体，这些信号能够与可编程计算机***配合，从而执行本文中所描述的方法之
通常，本发明的实施方式可被实现为具有程序代码的计算机程序产品，计算机程序产品在计算机上运行时，操作程序代码，用于执行一种方法。程序代码例如可储存在机器可读载体上。
其他实施方式包括用于执行本文中所描述的方法之一的计算机程序，其储存在机器可读载体上。
换言之，本发明方法的一个实施方式因此为具有程序代码的计算机程序，计算机程序在计算机上运行时，用于执行本文中所描述的方法之一。
本发明方法的另一个实施方式因此为数据载体（或数字储存介质、或计算机可读介质），其包括其上记录的计算机程序，该计算机程序用于执行本文中所描述的方法之一。数据载体、数字储存介质或记录介质通常有形和/或具有永久性。
本发明方法的另一个实施方式因此为数据流或一系列信号，其代表用于执行本文中所描述的方法之一的计算机程序。数据流或一系列信号例如可被配置成通过数据通信连接（例如，通过互联网）传输。
另一个实施方式包括处理装置，例如，计算机或可编程逻辑器件，其配置成或适于执行本文中所描述的方法之一。
另一个实施方式包括其上安装有计算机程序的计算机，用于执行本文中所描述的方法之一。
根据本发明的另一个实施方式包括一种设备或一种***，其被配置成将用于执行本文中所描述的方法之一的计算机程序（例如，电子地或光学地）传输给接收器。接收器例如可为计算机、移动装置、存储设备等等。该设备或***例如可包括文件服务器，用于将计算机程序传输给接收器。
在某些实施方式中，可编程逻辑器件（例如，现场可编程门阵列）可用于执行本文中所描述的方法的某些或所有功能。在某些实施方式中，现场可编程门阵列可与微处理器配合，以便执行本文中所描述的方法之一。通常，优选地由任何硬件设备执行这些方法。
上述实施方式仅用于阐述本发明的原理。应理解，对于本领域技术人员显而易见的是，本文所描述的这些设备和细节可进行修改和变化。因此，意在仅由所附专利权利要求书限制，而不由通过描述和解释本文中的实施方式的方式呈现的具体细节限制。
尽管各项权利要求仅引用一项权利要求，但本公开内容也包括权利要求的任何可能的组合。

Claims (24)

1.一种半导体芯片，包括：
多个接触垫，设置在所述半导体芯片的表面上的边缘区域中；
其中，在所述半导体芯片的用于所述多个接触垫中的每个接触垫的半导体区域中，提供相关的垫单元，所述垫单元包括驱动器和接收器中的至少一个，所述驱动器或接收器被配置成如果所述驱动器或接收器与和其相关的接触垫连接，则在该接触垫上驱动输出信号或接收输入信号；以及
其中，对于用作供电接触垫的接触垫而言，其相关的垫单元的驱动器或接收器不与该接触垫或用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接。
2.根据权利要求1所述的半导体芯片，
其中，与接触垫相关的所述驱动器和接收器被设置在所述半导体区域的边缘区域中。
3.根据权利要求1所述的半导体芯片，
其中，对于每个接触垫而言，相关的垫单元至少部分位于该接触垫的突出部分中。
4.根据权利要求1所述的半导体芯片，
其中，所述多个接触垫中的用作输入或输出接触垫的接触垫通过通孔接触的方式连接至其相关的垫单元的驱动器和接收器。
5.根据权利要求4所述的半导体芯片，
其中，所述通孔接触沿着从半导体芯片的表面到半导体芯片的半导体区域的层层叠方向，从用作输入或输出接触垫的接触垫延伸至相关的垫单元。
6.根据权利要求1所述的半导体芯片，
其中，用作供电接触垫的接触垫至少与所述半导体芯片的垫单元的第一驱动器或接收器耦接，用于为此第一驱动器或接收器提供电源电位。
7.根据权利要求6所述的半导体芯片，
其中，所述第一驱动器或接收器被包含在与用作输入或输出接触垫且不用作供电接触垫的另一接触垫相关的垫单元中，并且所述第一驱动器或接收器与所述另一接触垫连接，用于在所述另一接触垫上驱动输出信号或接收输入信号。
8.根据权利要求1所述的半导体芯片，
其中，用作供电接触垫的接触垫至少与所述半导体芯片的第一垫单元耦接，用于为所述第一垫单元提供电源电位；以及
其中，所述第一垫单元与用作供电接触垫的另一接触垫相关；并且
其中，所述第一垫单元的驱动器或接收器不与所述另一接触垫或用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接。
9.根据权利要求1所述的半导体芯片，
其中，用作供电接触垫的接触垫耦接至其相关的垫单元，用于为其相关的垫单元提供电源电位。
10.根据权利要求1所述的半导体芯片，
其中，与用作供电接触垫的接触垫相关的垫单元包括ESD保护电路；并且
其中，用作供电接触垫的接触垫耦接至其相关的垫单元的ESD保护电路。
11.根据权利要求1所述的半导体芯片，
其中，与用作供电接触垫的接触垫相关的垫单元的接收器与该用作供电接触垫的接触垫连接，用于检测该用作供电接触垫的接触垫处所接收的电源电压的电压电平。
12.根据权利要求1所述的半导体芯片，
其中，与用作供电接触垫的接触垫相关的垫单元和另一垫单元均至少部分位于该用作供电接触垫的接触垫的突出部分中。
13.根据权利要求12所述的半导体芯片，
其中，所述另一垫单元的驱动器或接收器不与该用作供电接触垫的接触垫连接或不与用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接。
14.根据权利要求1所述的半导体芯片，
其中，所述半导体区域中的垫单元的数量等于或大于所述半导体芯片的表面上的边缘区域中的接触垫的数量。
15.根据权利要求1所述的半导体芯片，
其中，用作供电接触垫的接触垫通过所述半导体芯片的金属化层中的电力网格连接至所述半导体区域的中心区域中的电源端子。
16.根据权利要求15所述的半导体芯片，
其中，所述电力网格被设置在所述半导体芯片的表面和所述半导体区域之间。
17.根据权利要求15所述的半导体芯片，
其中，其内设置有接触垫的边缘区域的突出部分横向围绕所述半导体区域的中心区域。
18.根据权利要求1所述的半导体芯片，
其中，在所述半导体芯片的层层叠方向上，没有其他的半导体层设置在所述接触垫的层与其内设置有垫单元的半导体区域的层之间。
19.一种半导体器件，包括：
外壳，具有多个内部外壳端子；以及
半导体芯片，包括：
多个接触垫，设置在所述半导体芯片的表面上的边缘区域中；
其中，在所述半导体芯片的用于所述多个接触垫中的每个接触垫的半导体区域中，提供相关的垫单元，所述相关的垫单元包括驱动器和接收器中的至少一个，所述驱动器或接收器被配置成如果所述驱动器或接收器与和其相关的接触垫连接，则在该接触垫上驱动输出信号或接收输入信号；以及
其中，对于用作供电接触垫的接触垫而言，其相关的垫单元的驱动器或接收器不与该接触垫或用于在其上驱动输出信号或接收输入信号的任何其他接触垫连接；
其中，所述半导体芯片的多个接触垫中的至少一部分与所述外壳的内部外壳端子中的至少一部分引线键合。
20.根据权利要求19所述的器件，
其中，所述外壳进一步包括多个外部外壳端子，其与所述多个内部外壳端子导电连接。
21.一种用于制造包括多个接触垫的半导体芯片的方法，所述方法包括以下步骤：
在所述半导体芯片的半导体区域中提供多个垫单元，其中，对于所述多个接触垫中的一个接触垫而言，提供相关的垫单元，所述相关的垫单元包括驱动器和接收器中的至少一个，所述驱动器或接收器被配置成如果所述驱动器或接收器与和其相关的接触垫连接，则在该接触垫上驱动输出信号或接收输入信号；以及
在半导体芯片的表面上的边缘区域中提供所述多个接触垫，其中，仅未用作供电接触垫的这些接触垫与和其相关的垫单元的驱动器或接收器连接，用于在这些接触垫上驱动输出信号或接收输入信号。
22.根据权利要求21所述的方法，
其中，在提供所述多个接触垫的步骤中，还提供多个通孔接触，所述多个通孔接触被配置成将输入或输出信号从垫单元路由到其相关的接触垫或从接触垫路由到其相关的垫单元；并且
其中，仅在不与用作供电接触垫的接触垫相关的垫单元处提供所述通孔接触。
23.一种用于制造包括半导体芯片的器件的方法，所述半导体芯片具有多个接触垫，所述方法包括以下步骤：
在所述半导体芯片的半导体区域中提供多个垫单元，其中，对于所述多个接触垫中的一个接触垫而言，提供相关的垫单元，所述相关的垫单元包括驱动器和接收器中的至少一个，所述驱动器或接收器被配置成如果所述驱动器或接收器与和其相关的接触垫连接，则在该接触垫上驱动输出信号或接收输入信号；
在半导体芯片的表面上的边缘区域中提供所述多个接触垫，其中，仅未用作供电接触垫的这些接触垫与和其相关的垫单元的驱动器或接收器连接，用于在这些接触垫上驱动输出信号或接收输入信号；
将所述半导体芯片放置在包括多个内部外壳端子的外壳中；以及
引线键合所述半导体芯片的接触垫中的至少一部分和所述外壳的内部外壳端子中的至少一部分。
24.一种半导体芯片，包括：
多个接触垫，设置在所述半导体芯片的表面上的边缘区域中，其中，接触垫用作用于接收输入信号或提供输出信号的输入/输出垫或用作用于接收电源电位的供电接触垫；以及
多个垫单元，设置在所述半导体芯片的半导体区域的边缘区域中，每个垫单元包括驱动器或接收器中的至少一个；
其中，在从所述半导体芯片的表面至所述半导体芯片的半导体区域的层层叠方向上，所述多个垫单元中的至少一个垫单元被设置在所述多个接触垫中的各接触垫之下；并且
其中，仅包括在与用作输入/输出接触垫的接触垫相关的垫单元中的这些驱动器和接收器通过通孔接触方式连接至上面的其相关的接触垫，用于在其相关的接触垫上驱动输出信号或接收输入信号，而用作供电接触垫的接触垫至多连接至下面的其相关的垫单元的驱动器和接收器，用于将电源电位提供给下面的其相关的垫单元的驱动器或接收器。
CN201310049876.0A 2012-02-13 2013-02-07 半导体芯片及其制造方法、器件及其制造方法 Active CN103247590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/371,853 2012-02-13
US13/371,853 US8779577B2 (en) 2012-02-13 2012-02-13 Semiconductor chip comprising a plurality of contact pads and a plurality of associated pad cells

Publications (2)

Publication Number Publication Date
CN103247590A CN103247590A (zh) 2013-08-14
CN103247590B true CN103247590B (zh) 2015-09-16

Family

ID=48868482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049876.0A Active CN103247590B (zh) 2012-02-13 2013-02-07 半导体芯片及其制造方法、器件及其制造方法

Country Status (3)

Country Link
US (2) US8779577B2 (zh)
CN (1) CN103247590B (zh)
DE (1) DE102013202355B8 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190355B2 (en) * 2014-04-18 2015-11-17 Freescale Semiconductor, Inc. Multi-use substrate for integrated circuit
KR102313949B1 (ko) * 2014-11-11 2021-10-18 삼성전자주식회사 스택 반도체 장치 및 이를 포함하는 메모리 장치
US9851506B2 (en) * 2015-06-04 2017-12-26 Elenion Technologies, Llc Back end of line process integrated optical device fabrication
US10249583B1 (en) * 2017-09-19 2019-04-02 Infineon Technologies Ag Semiconductor die bond pad with insulating separator
US10826194B2 (en) 2018-02-21 2020-11-03 International Business Machines Corporation Scalable phased array package
US10784563B2 (en) 2018-02-21 2020-09-22 International Business Machines Corporation Scalable phased array package
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
US11456224B2 (en) * 2020-08-11 2022-09-27 Nanya Technology Corporation Semiconductor structure with test structure
CN113345487B (zh) * 2021-06-04 2024-06-07 长江先进存储产业创新中心有限责任公司 存储器、存储器***及存储器的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
US20050006726A1 (en) * 2003-04-01 2005-01-13 Infineon Technologies Ag Apparatus and method for testing semiconductor nodules on a semiconductor substrate wafer
US7663235B2 (en) * 2006-11-03 2010-02-16 Broadcom Corporation Semiconductor die with reduced bump-to-pad ratio
JP2009123993A (ja) * 2007-11-16 2009-06-04 Nec Electronics Corp 半導体集積回路装置
JP5909852B2 (ja) * 2011-02-23 2016-04-27 ソニー株式会社 半導体装置の製造方法
WO2012137852A1 (ja) * 2011-04-04 2012-10-11 富士フイルム株式会社 着色組成物、着色硬化膜、カラーフィルタ、カラーフィルタの製造方法、液晶表示装置、固体撮像素子、並びに、新規なジピロメテン系金属錯体化合物又はその互変異性体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation

Also Published As

Publication number Publication date
US20130207254A1 (en) 2013-08-15
CN103247590A (zh) 2013-08-14
DE102013202355A1 (de) 2013-08-14
US8779577B2 (en) 2014-07-15
DE102013202355B4 (de) 2020-09-10
DE102013202355B8 (de) 2021-04-15
US20140264814A1 (en) 2014-09-18
US9299673B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
CN103247590B (zh) 半导体芯片及其制造方法、器件及其制造方法
JP5265768B2 (ja) シリコン貫通ビアのブリッジする相互接続
US8604626B2 (en) Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
CN102867821B (zh) 半导体器件
US7888806B2 (en) Electrical connections for multichip modules
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
JP2013183120A (ja) 半導体装置
TWI566370B (zh) 半導體裝置及其製造方法
US11682627B2 (en) Semiconductor package including an interposer
CN104701282A (zh) 芯片、芯片封装和管芯
JP2012044042A (ja) 半導体集積回路および半導体集積回路装置
CN103337486B (zh) 半导体封装构造及其制造方法
TWI619183B (zh) 半導體封裝及製造其之方法
US9318470B2 (en) Semiconductor device
CN100392849C (zh) 封装体及封装体模块
US9263379B2 (en) IC package with metal interconnect structure implemented between metal layers of die and interposer
US20100127384A1 (en) Semiconductor device and connection checking method for semiconductor device
US10192798B2 (en) Integrated circuit die having a split solder pad
CN100386873C (zh) 打线接合封装体
TWI237355B (en) Semiconductor device
WO2022172609A1 (ja) Ａｉモジュール
US9041176B2 (en) Hybrid semiconductor module structure
US20230326888A1 (en) Semiconductor package including soic die stacks
CN112366194B (zh) 一种桥接芯片及半导体封装结构
JP2007165720A (ja) 半導体チップのｉ／ｏアレイ構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant