CN111799188A - 一种利用tsv和tgv的减薄晶圆封装工艺 - Google Patents

一种利用tsv和tgv的减薄晶圆封装工艺 Download PDF

Info

Publication number
CN111799188A
CN111799188A CN202010694662.9A CN202010694662A CN111799188A CN 111799188 A CN111799188 A CN 111799188A CN 202010694662 A CN202010694662 A CN 202010694662A CN 111799188 A CN111799188 A CN 111799188A
Authority
CN
China
Prior art keywords
tsv
tgv
wafer
glass carrier
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010694662.9A
Other languages
English (en)
Other versions
CN111799188B (zh
Inventor
严立巍
陈政勋
李景贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202010694662.9A priority Critical patent/CN111799188B/zh
Publication of CN111799188A publication Critical patent/CN111799188A/zh
Application granted granted Critical
Publication of CN111799188B publication Critical patent/CN111799188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种利用TSV和TGV的减薄晶圆封装工艺，包括以下步骤：S1、晶圆键合玻璃载板，在背面制作TSV连通孔；S2、在TSV连通孔电镀形成Ni/Pd/Cu种子层；S3将Cu填充入TSV连通孔；S4、做晶圆铜柱凸块；S5、电镀Ni/Pd/Au金属叠层；S6、在玻璃载板的背面制作TGV连通孔；S7、在TGV连通孔电镀形成Ni/Pd/Cu种子层，S8、将Cu填充入TGV连通孔并形成铜柱凸块；S9、在玻璃载板的背面形成RDL；S10、蚀刻除多余Ni/Pd/Cu种子层；S11、玻璃载板铜柱凸块表面电镀Ni/Pd/Au金属叠层；S12、将TSV及TGV的连通孔连线分别焊接Clip或Board，完成3D架构。本发明不需要Cu CMP工序的TSV/TGV平坦填孔电镀，正反面分别完成TSV及TGV的连通孔连线制作双面布线连接，可上下再焊接Clip或是Board，完成高集积度、低延时传导的3D架构。

Description

一种利用TSV和TGV的减薄晶圆封装工艺
技术领域
本发明涉及晶圆加工领域，具体的是一种利用TSV和TGV的减薄晶圆封装工艺。
背景技术
随着通讯电子的兴起，人们对小型化和高灵敏度模块或***的需求越来越高，对信号质量的要求也越来越严格。高密度集成技术，如***级封装(System-in-Package，SiP)等技术得到了迅速发展，然而混合信号多芯片***的小型化集成封装却成为了该领域的技术难点之一。以***级封装为代表的新型3D封装技术，除了三维芯片堆叠(Stacked Diepackage)，封装堆叠(Package on Package，POP)等技术外，一些新材料和新技术的应用为封装小型化带来契机，如柔性基板，硅通孔(Through Silicon Via，TSV)转接板技术和玻璃通孔(Through Glass Via，TGV)转接板技术成为垂直3D互联的热点研究方向之一。
硅通孔技术(Through Silicon Via，TSV)技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是***封装技术。TSV技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加宽带和实现器件集成的小型化。
玻璃材料和陶瓷材料没有自由移动的电荷，介电性能优良，热膨胀系数与硅接近，以玻璃替代硅材料的玻璃通孔(Through Glass Via，TGV)技术可以避免TSV绝缘性不良的问题，是理想的三维集成解决方案。玻璃通孔(TGV)技术被认为是下一代三维集成的关键技术，该技术的核心为深孔形成工艺。此外，TGV技术无需制作绝缘层，降低了工艺复杂度和加工成本。TGV及相关技术在光通信、射频、微波、微机电***、微流体器件和三维集成领域有广泛的应用前景。
传统的ECP技术填充连通TSV或TGV，需要填充金属入矽通孔(TSV)后，再用CMP化学机械抛光技术才能移除通孔外表面的金属层，达成通孔填充的平坦化，但在超薄晶圆或玻璃载板的结构中，采用CMP将限制基板的厚度，倘若太薄，会应力不均而造成破片或机械损伤。
发明内容
为解决上述背景技术中提到的不足，本发明的目的在于提供一种利用TSV和TGV的减薄晶圆封装工艺，利用化学电镀做接触及阻隔层，并提供之后电镀铜时的种子层，利用电极电镀可填充TSV或TGV的通孔，利用黄光图案形成RDL或凸起的Post和PAD，封装导线连接前再去除光阻，利用化学镀Ni/Pd/Au金属叠层的包覆，可形成对外导线的完美熔合键接。
本发明的目的可以通过以下技术方案实现：
一种利用TSV和TGV的减薄晶圆封装工艺，包括以下步骤：
S1、将晶圆正面键合玻璃载板，完成背面减薄，通过黄光制程或Laser穿孔结合蚀刻技术在晶圆背面制作TSV连通孔；
S2、在TSV连通孔侧壁及底部化学电镀Ni/Pd/Cu种子层seed layer；
S3再用电极电镀将Cu填充入TSV连通孔，通过化学机械平坦化CMP抛光晶圆背面，完成TSV通孔填充；
S4、在晶圆背面涂布光阻，通过ECP工艺于晶圆背面对应TSV连通孔处做晶圆铜柱凸块Cu Pillar；
S5、在晶圆铜柱凸块Cu Pillar表面进行化学电镀形成Ni/Pd/Au金属叠层MetalStack，完成TSV通孔连通；
S6、通过黄光制程或Laser穿孔结合蚀刻技术在玻璃载板的背面制作TGV连通孔；
S7、运用化学电镀形成在玻璃载板表面及TGV连通孔侧壁和底部形成Ni/Pd/Cu种子层Seed layer，
S8、在玻璃载板表面涂布光阻，再用电极电镀将Cu填充入TGV连通孔并形成铜柱凸块Cu Pillar；
S9、通过黄光工艺在玻璃载板的背面形成RDL的线路图案；
S10、去除光阻，蚀刻除去玻璃载板背面铜柱凸块Cu Pillar覆盖区域之外的Ni/Pd/Cu种子层Seed layer；
S11、进行无电极化学电镀于玻璃载板铜柱凸块Cu Pillar表面形成Ni/Pd/Au金属叠层覆盖，完成TGV通孔连通；
S12、完成TSV及TGV的连通孔连线制作后，将TSV及TGV的连通孔连线分别焊接Clip或Board，完成高集积度、低延时传导的3D架构。
优选地，所述步骤S1中TSV连通孔连接至晶圆正面铜或铝的金属层，所述金属层已完成侧壁绝缘Sidewall Passivation，可以进行化学化镀。
优选地，所述步骤S6中TGV连通孔连接至晶圆正面PAD。
优选地，所述Ni/Pd/Cu种子层Seed layer厚度小于1um。
本发明的有益效果：
1、本发明不需要Cu CMP(化学机械抛光)工序的TSV/TGV平坦填孔电镀，克服了采用CMP将限制基板的厚度，倘若太薄，会应力不均而造成破片或机械损伤的问题，本发明不需Cu CMP(化学机械抛光)工序,故可以使用薄的基片。
2、本发明正反面分别完成TSV及TGV的连通孔连线，可上下再焊接Clip或是Board，完成高集积度，低延时传导的3D架构，可以连通上下两个(正反面)不同的元件，可增加集积度且减少导线连通所造成的速度延迟。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明TSV、TGV组合封装结构示意图；
图2是本发明图1中位置A处放大示意图；
图3是本发明图1中位置B处放大示意图；
图4是本发明步骤S1的成型结构示意图；
图5是本发明步骤S2的成型结构示意图；
图6是本发明步骤S3的成型结构示意图；
图7是本发明步骤S4的成型结构示意图；
图8是本发明步骤S5的成型结构示意图；
图9是本发明步骤S6的成型结构示意图；
图10是本发明步骤S7的成型结构示意图；
图11是本发明步骤S8的成型结构示意图；
图12是本发明步骤S10的成型结构示意图；
图13是本发明步骤S11的成型结构示意图。
图中：
1-减薄晶圆，2-玻璃载板，3-粘接剂层，4-TSV连通孔，5-Ni/Pd/Cu种子层Seedlayer，6-填充Cu，7-铜柱凸块Cu Pillar，8-Ni/Pd/Au金属叠层Metal Stack，9-TGV连通孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1
一种利用TSV的减薄晶圆封装工艺，包括以下步骤：
S1、通过黄光制程在晶圆正面进行RDL布线，然后将晶圆正面键合玻璃载板，完成背面减薄，通过黄光制程或Laser穿孔结合蚀刻技术在晶圆背面制作TSV连通孔；
S2、在TSV连通孔侧壁及底部化学电镀Ni/Pd/Cu种子层seed layer；
S3、再用电极电镀将Cu填充入TSV连通孔，通过化学机械平坦化CMP抛光晶圆背面，完成TSV通孔填充；
S4、在晶圆背面涂布光阻，通过ECP工艺于晶圆背面对应TSV连通孔处做晶圆铜柱凸块Cu Pillar；
S5、在晶圆铜柱凸块Cu Pillar表面进行化学电镀形成Ni/Pd/Au金属叠层MetalStack，完成TSV通孔连通；
S6、TSV通孔连通后进行封装键接或RDL布线，然后用锡球Solder Bump连通到其他Chip或PCB；
S7、将减薄晶圆固定在切割膜框上，用Laser/UV/Thermald的方式解键合，然后翻转移除玻璃载板；
S8、将减薄晶圆在切割膜框上进行有机溶剂清除黏着剂，然后进行切割及后续封装工程。
实施例2
一种利用TSV和TGV的减薄晶圆封装工艺，包括以下步骤：
S1、通过黄光制程在晶圆正面进行RDL布线，然后将晶圆正面键合玻璃载板，完成背面减薄，通过黄光制程或Laser穿孔结合蚀刻技术在晶圆背面制作TSV连通孔；
S2、在TSV连通孔侧壁及底部化学电镀Ni/Pd/Cu种子层seed layer；
S3、再用电极电镀将Cu填充入TSV连通孔，通过化学机械平坦化CMP抛光晶圆背面，完成TSV通孔填充；
S4、在晶圆背面涂布光阻，通过ECP工艺于晶圆背面对应TSV连通孔处做晶圆铜柱凸块Cu Pillar；
S5、在晶圆铜柱凸块Cu Pillar表面进行化学电镀形成Ni/Pd/Au金属叠层MetalStack，完成TSV通孔连通；
S6、通过黄光制程或Laser穿孔结合蚀刻技术在玻璃载板的背面制作TGV连通孔；
S7、运用化学电镀形成在玻璃载板表面及TGV连通孔侧壁和底部形成Ni/Pd/Cu种子层Seed layer，
S8、在玻璃载板表面涂布光阻，再用电极电镀将Cu填充入TGV连通孔并形成铜柱凸块Cu Pillar；
S9、通过黄光工艺在玻璃载板的背面形成RDL的线路图案；
S10、去除光阻，蚀刻除去玻璃载板背面铜柱凸块Cu Pillar覆盖区域之外的Ni/Pd/Cu种子层Seed layer；
S11、进行无电极化学电镀于玻璃载板铜柱凸块Cu Pillar表面形成Ni/Pd/Au金属叠层覆盖，完成TGV通孔连通；
S12、完成TSV及TGV的连通孔连线制作后，将TSV及TGV的连通孔连线分别焊接Clip或Board，完成高集积度、低延时传导的3D架构。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (4)

1.一种利用TSV和TGV的减薄晶圆封装工艺，其特征在于，包括以下步骤：
S1、通过黄光制程在晶圆正面进行RDL布线，然后将晶圆正面键合玻璃载板，完成背面减薄，通过黄光制程或Laser穿孔结合蚀刻技术在晶圆背面制作TSV连通孔；
S2、在TSV连通孔侧壁及底部化学电镀Ni/Pd/Cu种子层seed layer；
S3、再用电极电镀将Cu填充入TSV连通孔，通过化学机械平坦化CMP抛光晶圆背面，完成TSV通孔填充；
S4、在晶圆背面涂布光阻，通过ECP工艺于晶圆背面对应TSV连通孔处做晶圆铜柱凸块Cu Pillar；
S5、在晶圆铜柱凸块Cu Pillar表面进行化学电镀形成Ni/Pd/Au金属叠层MetalStack，完成TSV通孔连通；
S6、通过黄光制程或Laser穿孔结合蚀刻技术在玻璃载板的背面制作TGV连通孔；
S7、运用化学电镀形成在玻璃载板表面及TGV连通孔侧壁和底部形成Ni/Pd/Cu种子层Seed layer，
S8、在玻璃载板表面涂布光阻，再用电极电镀将Cu填充入TGV连通孔并形成铜柱凸块CuPillar；
S9、通过黄光工艺在玻璃载板的背面形成RDL的线路图案；
S10、去除光阻，蚀刻除去玻璃载板背面铜柱凸块Cu Pillar覆盖区域之外的Ni/Pd/Cu种子层Seed layer；
S11、进行无电极化学电镀于玻璃载板铜柱凸块Cu Pillar表面形成Ni/Pd/Au金属叠层覆盖，完成TGV通孔连通；
S12、完成TSV及TGV的连通孔连线制作后，将TSV及TGV的连通孔连线分别焊接Clip或Board，完成高集积度、低延时传导的3D架构。
2.根据权利要求1所述的利用TSV和TGV的减薄晶圆封装工艺，其特征在于，所述步骤S1中TSV连通孔连接至晶圆正面铜或铝的金属层，所述金属层已完成侧壁绝缘SidewallPassivation，可以进行化学化镀。
3.根据权利要求1所述的利用TSV和TGV的减薄晶圆封装工艺，其特征在于，所述步骤S6中TGV连通孔连接至晶圆正面PAD。
4.根据权利要求1所述的利用TSV和TGV的减薄晶圆封装工艺，其特征在于，所述Ni/Pd/Cu种子层Seed layer厚度小于1um。
CN202010694662.9A 2020-07-17 2020-07-17 一种利用tsv和tgv的减薄晶圆封装工艺 Active CN111799188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010694662.9A CN111799188B (zh) 2020-07-17 2020-07-17 一种利用tsv和tgv的减薄晶圆封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010694662.9A CN111799188B (zh) 2020-07-17 2020-07-17 一种利用tsv和tgv的减薄晶圆封装工艺

Publications (2)

Publication Number Publication Date
CN111799188A true CN111799188A (zh) 2020-10-20
CN111799188B CN111799188B (zh) 2023-12-12

Family

ID=72807801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010694662.9A Active CN111799188B (zh) 2020-07-17 2020-07-17 一种利用tsv和tgv的减薄晶圆封装工艺

Country Status (1)

Country Link
CN (1) CN111799188B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687618A (zh) * 2020-12-23 2021-04-20 绍兴同芯成集成电路有限公司 一种晶圆的封装方法及晶圆封装组件
CN116454020A (zh) * 2023-03-22 2023-07-18 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
CN103474394A (zh) * 2013-09-11 2013-12-25 华进半导体封装先导技术研发中心有限公司 免金属cmp的tsv工艺方法
CN103700621A (zh) * 2013-12-27 2014-04-02 华进半导体封装先导技术研发中心有限公司 一种高深宽比垂直玻璃通孔的刻蚀方法
CN104867892A (zh) * 2014-02-20 2015-08-26 阿尔特拉公司 硅-玻璃混合***层电路
US20160079149A1 (en) * 2013-05-31 2016-03-17 Toppan Printing Co., Ltd. Wiring board provided with through electrode, method for manufacturing same and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
US20160079149A1 (en) * 2013-05-31 2016-03-17 Toppan Printing Co., Ltd. Wiring board provided with through electrode, method for manufacturing same and semiconductor device
CN103474394A (zh) * 2013-09-11 2013-12-25 华进半导体封装先导技术研发中心有限公司 免金属cmp的tsv工艺方法
CN103700621A (zh) * 2013-12-27 2014-04-02 华进半导体封装先导技术研发中心有限公司 一种高深宽比垂直玻璃通孔的刻蚀方法
CN104867892A (zh) * 2014-02-20 2015-08-26 阿尔特拉公司 硅-玻璃混合***层电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687618A (zh) * 2020-12-23 2021-04-20 绍兴同芯成集成电路有限公司 一种晶圆的封装方法及晶圆封装组件
CN116454020A (zh) * 2023-03-22 2023-07-18 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构
CN116454020B (zh) * 2023-03-22 2024-02-09 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构

Also Published As

Publication number Publication date
CN111799188B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
TWI511248B (zh) 多孔基材中之通路
KR101753454B1 (ko) 칩 온 패키지 구조 및 방법
JP4865197B2 (ja) 半導体装置およびその製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
WO2019106455A1 (en) Non-embedded silicon bridge chip for multi-chip module
JP5091221B2 (ja) 半導体装置
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN112802820B (zh) 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法
CN103137613B (zh) 制备有源芯片封装基板的方法
JP2005093980A (ja) 積み重ねが可能な層、ミニスタック、および積層型電子モジュール
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN112420679A (zh) 一种射频模块三维堆叠结构及其制作方法
TWI518874B (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
JP2002100727A (ja) 半導体装置および電子装置
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
JP3731420B2 (ja) 半導体装置の製造方法
JP5171726B2 (ja) 半導体装置
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
TW201640976A (zh) 堆疊電子裝置及其製造方法
CN117038588A (zh) 封装结构以及封装方法
US10229901B2 (en) Immersion interconnections for semiconductor devices and methods of manufacture thereof
US20240006301A1 (en) Semiconductor package
JP2002026240A (ja) 半導体装置及びその製造方法、並びに電子機器
US20230100769A1 (en) High density interconnection and wiring layers, package structures, and integration methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant