CN100578924C - 输出级电路、功率放大电路及电信号的处理方法 - Google Patents
输出级电路、功率放大电路及电信号的处理方法 Download PDFInfo
- Publication number
- CN100578924C CN100578924C CN200710076335A CN200710076335A CN100578924C CN 100578924 C CN100578924 C CN 100578924C CN 200710076335 A CN200710076335 A CN 200710076335A CN 200710076335 A CN200710076335 A CN 200710076335A CN 100578924 C CN100578924 C CN 100578924C
- Authority
- CN
- China
- Prior art keywords
- circuit
- electric current
- output
- node
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供了一种功率放大器的输出级电路,及一种电信号的处理方法。本发明实施例提供的技术方案,在电路静态时,由输出信号控制开关电路导通,从而产生分流电流,将被分流电流分流后的电流放大后作为输出端电流;而在电路处于工作时,开关电路关断,电流不经分流直接进行放大后作为驱动电流。因此本发明实施例提供的技术方案能在保证驱动能力的情况下,有效减少电路的静态电流,从而减少静态功耗。
Description
技术领域
本发明涉及电子电路技术,更具体地,涉及一种功率放大器的输出级电路及电信号的处理方法。
背景技术
在模拟集成电路的某些应用中,对输出驱动能力的要求会比较高,例如音频应用中的扬声器、耳机的驱动,负载电阻只有几十甚至几个欧姆,驱动电路需要提供几十甚至几百毫安的输出电流,同时又要求保证输出具有足够低的线性失真,而随着现在越来越多在手持设备上的应用,更是要求电路具有很低的静态功耗。
目前使用的输出放大器有A类,B类以及AB类三种结构,下面介绍一种传统的AB类功率放大器的输出结构。
如图1所示,P型放大器321与PMOS(P沟道金属氧化物半导体)驱动晶体管(简称P型驱动管)327组成电压跟随器结构:其中P型放大器321的输出端与P型驱动管327的栅极相连,P型放大器321的同相输入端和P型驱动管327的漏极连接于电压跟随器结构的输出端302,P型放大器321的负相输入端与电压跟随器的输入端301相连,P型驱动管327的源极与电压源103相连;同样,N型放大器311与NMOS(N沟道金属氧化物半导体)驱动晶体管(简称N型驱动管)317也组成电压跟随器结构:其中N型放大器311的输出端与N型驱动管317的栅极相连,N型放大器311的同相输入端和N型驱动管317的漏极连接于电压跟随起结构的输出端302,N型放大器311的负相输入端与电压跟随起的输入端301相连,N型驱动管317的源极与接地端100相连。整个电路是由两个工作在不同电压输入范围的电压跟随器电路构成的,输出电压与输入电压相等。
其中P型放大器321如图2所示:由第七PMOS管412和第八PMOS管413构成的电流镜为由第七NMOS管410和第八NMOS管411构成的差分结构的负载,第七PMOS管412的源极和第八PMOS管413的源极连接于电压源103,第七NMOS管410的源极和第八NMOS管411的源极与第一偏置电流源403连接于节点422,第一偏置电流源403的另一端与公共地端100相连,第七PMOS管412的栅极和第八PMOS管413的栅极与第七NMOS管410的漏极连接于节点426,第七NMOS管410的栅极与P型放大器321的同相输入端420相连,第八NMOS管411的栅极与P型放大器321的反相输入端421相连,第八PMOS管413的漏极和第八NMOS管411的漏极与P型放大器321的输出端421相连。
该P型放大器321为带有源负载(第七PMOS管412和第八PMOS管413构成的电流镜)的差动对,它将同相输入端420和反相输入端421的差动输入信号经由第七NMOS管410和第八NMOS管411转化传递给有源电流镜后,由该电流镜将差动输入转换为P型放大器321输出端443的单端输出。
其中N型放大器311如图3所示:由第九NMOS管432和第十NMOS管433构成的电流镜为由第九PMOS管430和第十PMOS管431构成的差分结构的负载,第九NMOS管432和第十NMOS管433的源极连接于公共地端100,第九PMOS管430和第十PMOS管431的源极与第二偏置电流源404连接于节点442,第二偏置电流源404的另一端与电压源103相连,第九NMOS管432的栅极和第十NMOS管433的栅极与第九PMOS管430的漏极连接于节点446,第九PMOS管430的栅极与N型放大器311的同相输入端440相连,第十PMOS管431的栅极与N型放大器311的反相输入端441相连,第十NMOS管433的漏极和第十PMOS管431的漏极与N型放大器311的输出端443相连。
该N型放大器311为带有源负载(第九NMOS管432和第十NMOS管433构成的电流镜)的差动对,它将同相输入端440和反相输入端411的差动输入信号经由第九PMOS管430和第十PMOS管431转化传递给有源电流镜后,由该电流镜将差动输入转换为N型放大器311输出端443的单端输出。
由放大器的结构可知,N型放大器311和P型放大器321的信号输入范围是有限但互补的,当输入电压比较接近电源(即电压源103)电压时,P型放大器312和P型驱动管327组成的电压跟随器单独工作,当输入电压比较接近地时,N型放大器311和N型驱动管317组成的电压跟随器单独工作,而输入电压接近中间电平时,则两个电压跟随器都可以工作,这样就可以保证整个结构可适用于较大的电压输入输出范围。
由于流过P型驱动管327和N型驱动管317的电流分别与放大器321和311的输出电压及它们自身的尺寸(宽长比)有关,通过增大驱动管327和317的尺寸,该输出级电路就可以提供很大的输出驱动电流。
电路处于静态时,也就是电路上电,但是没有对负载进行驱动时,放大器321中的差分结构管第七NMOS管410和第八NMOS管411处于饱和工作状态,由于整个电路的对称性,节点423处的电压V423等于节点426处的电压V426,所以有第八PMOS管413的栅极电压与P型驱动管327的栅极电压相等,而第八PMOS管413和P型驱动管327的源极电压均为电压源103的电压,所以它们的栅源电压(栅极与源极的电压差)相等,由工作在饱和区的MOS管的电流公式可知,流经它们的电流之比为它们的宽长比之比。
同样由于电路的对称性,流经第八PMOS管413的电流为第一偏置电流源403提供的电流的一半,设第一偏置电流源403提供的电流为I0,则流经第八PMOS管413的电流为所以流经P型驱动管327的电流IP327为:
其中,(W/L)327为P型驱动管327的宽长比,(W/L)413为第八PMOS管413的宽长比。
由电路的对称性要求,P型放大器321中的第一偏置电流源403与N型放大器311中的第二偏置电流源404所提供的电流大小相等,所以,基于与上面所述同样的原因,流经N型驱动管317的电流IN317为:
其中(W/L)317为N型驱动管317的宽长比,(W/L)433为第十NMOS管433的宽长比。
设计时应选择各MOS管的尺寸,使得:
所以,当要满足大驱动电流的要求而增加驱动管尺寸时,电路的静态工作电流会较大,从而导致静态功耗大。
如果图1所示电路的工作电压范围只在P型放大器321的输入电压范围内就满足驱动要求,那么,下半边电路,即由N型放大器311和N型驱动管327组成的电压跟随结构可由一个偏置电流源替代,如图4所示,此偏置电流源给电路提供一个静态时的直流偏置,此时电路相当于一个A类输出级电路。
当然,如果图1所示电路的工作电压范围只在N型放大器311的输入电压范围内就满足驱动要求,那么上半部分电路也可由一偏置电流源替代,原理相同。
同样,这种采用了偏置电流源的电路当要满足大驱动电流的要求而增加驱动管尺寸时,电路的静态工作电流也会较大,从而导致静态功耗大。
这个问题主要体现在两个方面:
1、静态工作电流绝对值较大。这主要是由于为了能够提供足够的输出驱动电流,输出驱动管尺寸通常都设计非常大,造成即使放大器中的偏置电流I0很小,驱动管中仍然会有较大的静态工作电流。
2、静态工作电流对输入失调电压敏感。由于电压跟随器电路的开环增益通常很大,因此输出驱动管电流对输入电压的变化非常敏感,因为驱动管电流直接受控于放大器电路的输出电压,而该电压等于放大器电路的增益与输入差分电压的乘积。这样,当电压跟随器(或放大器)电路存在输入失调电压时,输出驱动管的静态工作电流则可能会有较大的变化,甚至可能使静态功耗成倍增加。
发明内容
本发明的实施例提供一种输出级电路,在满足驱动能力要求时减小静态功耗。
本发明的实施例公开了一种输出级电路,包括:
第一运算放大器,用于接收第一输入信号和第二输入信号,将所述第一输入信号和第二输入信号进行差分放大处理并输出差分处理结果;
第一节点;
第一输出电路,连接于所述第一节点与所述第一运算放大器的输出端之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果产生流经所述第一节点的第一电流;
偏置电路,连接于第一节点,用于基于所述第一电流,在第一节点形成第一电压,并基于静态时的所述第一电流对所述第一运算放大器和所述第一输出电路组成的电路进行静态偏置,其中所述第一电压为所述第一运算放大器的第二输入信号;
所述第一输出电路包括:
第二节点;
第一转换电路,连接于所述第一运算放大器的输出端与所述第二节点之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果调整所述第一转换电路与所述第二节点之间的第二电流;
第一馈通分流电路,与所述第二节点相连,用于在所述输出级电路处于静态时形成所述第一馈通分流电路与所述第二节点之间的第三电流;
第一输出处理电路,连接于所述第一节点与所述第二节点之间,用于将所述第一输出处理电路与所述第二节点之间的第四电流转化为流经所述第一节点的所述第一电流,所述第一电流大于所述第四电流;
所述第二电流为所述第三电流与所述第四电流之和。
本发明的实施例还公开了一种电信号的处理方法,包括如下步骤:
第一运算放大器将第一输入电压信号与第二输入信号进行差分放大后产生差分处理结果;
第一转化电路根据所述差分处理结果产生流经第二节点的第二电流;
第一馈通分流电路在静态时产生流经所述第二节点的第三电流,并根据所述第二电流和所述第三电流产生流经所述第二节点的第四电流,使所述第二电流等于所述第三电流和所述第四电流之和;
第一输出处理电路将所述第四电流转化为流经第一节点的第一电流,并在所述第一节点产生第一电压,所述第一电流大于所述第四电流,所述第一电压为所述第二输入信号,其中,所述第一输出处理电路与输出级电路的输出端相连的点为第一节点。
本发明实施例公开的技术方案,对整个电路而言,将输入信号转换为一个中间电流,用于驱动的电流是由所述中间电流放大产生,由于静态时的电流也由所述中间电流放大产生,而在静态时,电路会对所述中间电流进行分流,所述中间电流被分流后产生一个静态基准电流,所述静态基准电流再被电路放大成为流经输出端的静态电流,而所述静态基准电流小于所述中间电流,所以可以减小电路的静态电流,从而减小静态功耗。
附图说明
图1为现有技术AB类功率放大器输出级电路;
图2为图1中P型放大器的内部电路;
图3为图1中N型放大器的内部电路;
图4为图1中下半部分电路替换为偏置电流源的电路;
图5为本发明实施例的电路结构图;
图6为本发明实施例1的电路图;
图7为本发明实施例1中第一放大器的内部电路;
图8为本发明实施例1中第二放大器的内部电路;
图9为本发明实施例2的电路图;
图10为本发明实施例3的电路图;
图11为本发明实施例4的电路图;
图12为本发明实施例5的电路图;
图13为本发明实施例6的电路图;
图14为本发明实施例7的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面利用具体实施例,对本发明作进一步详细的说明。
如图5所示,第一运算放大器1接收输入端的输入信号,第一输出电路2接收所述第一运算放大器的输出信号,并根据该输出信号产生流经输出端的电流。
具体而言,第一输出电路2包括第一转换电路21,第一输出处理电路22和第一馈通分流电路23,第一转换电路22将第一运算放大器1的输出信号转换为电流,第一输出处理电路22接收第一转换电路21的电流并将接收到的电流转化为流经输出端的电流,第一馈通分流电路23受输出端信号控制,在图5所示的电路处于静态时产生分流电流,该分流电流用于对第一转换电路21产生的电流进行分流,以减小电路静态时流经输出端的电流。
偏置电路3提供对电路的静态偏置,当然,此偏置电路可以有多种形式,除了单纯的提供静态时的偏置外,也可具有驱动作用。
实施例1:
如图6所示的输出级电路中,第一运算放大器1具体为第一放大器121,第一转换电路21具体为第一NMOS管123,第一输出处理电路22具体为第一PMOS管126和第二PMOS管127组成的第一输出电流镜,而第一馈通分流电路23则具体包括第一分流产生电路和PMOS开关管128,第一分流产生电路又具体包括第二NMOS管122和由第三PMOS管125与第四PMOS管124组成的第一分流电流镜。
偏置电路3使整个电路具有对称性,除了给电路提供静态偏置外,还具有驱动能力。偏置电路包括第二运算放大器(在此电路中具体为第二放大器111),第二转换电路(在此电路中具体为第五PMOS管113),第二输出处理电路(在此电路中具体为由第三NMOS管116和第四NMOS管117组成的第二输出电流镜)和第二馈通分流电路(在此电路中具体包括第二分流产生电路和NMOS开关管118,第二分流产生电路又包括第六PMOS管112和由第五NMOS管115与第六NMOS管114组成的第二分流电流镜)。
偏置电路与整个电路的其它部分构成对称结构,对称电路的上半部分的结构为:
第一放大器121的同相输入端与该输出级电路的输入端101相连,反相输出端与该输出级电路的输出端102相连,输出端与第一NMOS管123的栅极相连,第一NMOS管123的源极与公共地端100相连、漏极与由第一PMOS管126和第二PMOS管127组成的第一输出电流镜的输入端(即第一PMOS管126的漏极)连接于端点107,该第一输出电流镜的输出端(即第二PMOS管127的漏极)与所述AB类输出级电路的输出端102相连,第一PMOS管126的源极和第二PMOS管127的源极分别与电压源103连接。
如图6所示的输出级电路,对称电路上半部分的工作方式为:
当第一放大器121工作时,第一放大器121接收该AB类输出级电路的输入电压,第一NMOS管123接收第一放大器121的输出电压并根据此电压调整流经该第一NMOS管123的电流,也即第一转换电路与第二节点(端点107)之间的电流,具体的调整方式可由MOS管饱和时的电流-电压特性得到:
其中I为流经MOS管的电流,k为MOS管的物理参数,为MOS管的宽长比,VTH为MOS管的阈值电压,VGS为MOS管栅源之间的电压。
从上面的公式可以看出,在MOS管处于饱和状态时,流经MOS管的电流是由MOS管的栅源电压来调整,而在图6所示的电路中,第一放大器121的输出信号正是加在第一NMOS管123的栅极上,确定第一NMOS管123的栅源电压,从而调整流经第一NMOS管123的电流,也即调整第一转换电路与第二节点(端点107)之间的电流。
此电流由所述第一输出电流镜的输入管,即第一PMOS管126接收,由该第一输出电流镜进行镜像后,由该第一输出电流镜的输出管,即第二PMOS管127将镜像电流输出到该AB类输出级电路的输出端102。
上述的第一放大器121,第一NMOS管123和第一输出电流镜在该AB类输出级电路的输入端101和输出端102之间构成电压跟随器:当输入端101的输入电压增加且在第一放大器121的工作范围时,第一NMOS管123栅极的电压增加,从而流经第一NMOS管123的电流增加,导致所述第一输出电流镜的镜像输出电流增加,从而该AB类输出级电路的输出端102的电压增加,即第一放大器121的反相输入端电压增加,第一NMOS管123的栅极电压降低,从而形成负反馈,而由于第一放大器121的开环增益很大,所以此负反馈为深度负反馈,使得第一放大器121的反相输入端的电压跟随同相输入端的电压,即该AB类输出级电路的输出端102的电压跟随输入端101的电压。
在此基础上,该输出级电路还具有一个第一馈通分流电路23,下面介绍该第一馈通分流电路的连接结构。
该第一馈通分流电路连接于第一NMOS管123的漏极,包括第一分流产生电路和PMOS开关管128,该第一分流产生电路包括第二NMOS管122和由第三PMOS管125与第四PMOS管124组成的第一分流电流镜。第二NMOS管122的栅极与第一放大器121的输出端相连,源极接公共地端100,漏极与第一分流电流镜的输入端(即第三PMOS管125的漏极)连接于端点106;PMOS开关管128的栅极与该AB类输出级电路的输出端102连接,漏极连接于端点107(即第一NMOS管123的漏极),源极与第一分流电流镜的输出端(即第四PMOS管124的漏极)相连,第三PMOS管125的源极和第四PMOS管124的源极与电压源103相连。
第一馈通分流电路减小静态电流的工作原理如下:
当图6所示的AB类输出级电路处于静态时,输出端102的电压处于电路工作电压范围的中间电平,PMOS开关管128导通,第二NMOS管122将第一放大器121的输出级的电压信号转换为电流信号,此电流由第一分流电流镜的输入管,即第三PMOS管125接收,由该第一分流电流镜进行镜像后,由该第一分流电流镜的输出管,即第四PMOS管124将镜像电流输出到PMOS开关管128的源极,导通的PMOS开关管128使该镜像电流流入第一NMOS管123,实现对流经第一NMOS管123的电流的分流,所以第一NMOS管123中电流只有一部分被镜像到第二PMOS管127,形成静态电流;而当输出端102的电压向电压源电压靠近而使PMOS开关管128截止时,电路处于对外工作状态,第一NMOS管中的所有电流都被镜像到第二PMOS管127,对外输出大电流,保证大的驱动能力。
如图6所示的输出级电路,对称电路下半部分,也即偏置电路的结构为:
第二放大器111的同相输入端与该AB类输出级电路的输入端101相连,反相输出端与该AB类输出级电路的输出端102相连,输出端与第五PMOS管113的栅极相连,第五PMOS管113的源极与电压源103相连、漏极与由第三NMOS管116和第四NMOS管117组成的第二输出电流镜的输入端(即第三NMOS管116的漏极)连接于端点105,该第二输出电流镜的输出端(即第四NMOS管117的漏极)与所述AB类输出级电路的输出端102相连,第三NMOS管116的源极和第四NMOS管117的源极分别与公共地端100连接。
如图6所示的AB类输出级电路,对称电路下半部分的工作方式为:
当第二放大器111工作时,第二放大器111接收该AB类输出级电路的输入电压,第五PMOS管113接收第二放大器111的输出电压并产生流经该第五PMOS管113的电流,此电流由所述第二输出电流镜的输入管,即第三NMOS管116接收,由该第二电流镜进行镜像后,由该第二输出电流镜的输出管,即第四NMOS管117将镜像电流输出到该AB类输出级电路的输出端102。
上述的第二放大器111,第五PMOS管113和第二输出电流镜在该AB类输出级电路的输入端101和输出端102之间构成电压跟随器:当输入端101的输入电压增加且在第二放大器111的工作范围时,第五PMOS管113栅极的电压增加,从而流经第五PMOS管113的电流增加,导致所述第二输出电流镜的镜像输出电流增加,从而该AB类输出级电路的输出端102的电压增加,即第二放大器111的反相输入端电压增加,第五PMOS管113的栅极电压降低,从而形成负反馈,而由于第二放大器111的开环增益很大,所以此负反馈为深度负反馈,使得第一放大器111的反相输入端的电压跟随同相输入端的电压,即该AB类输出级电路的输出端102的电压跟随输入端101的电压。
此对称电路的上半部分构成的电压跟随结构和下半部分构成的电压跟随结构组成AB类输出结构,它们互相偏置,且共同产生驱动能力。
在此基础上,该输出级电路的偏置电路还具有一个第二馈通分流电路,下面介绍该第二馈通分流电路的连接结构。
该第二馈通分流电路连接于第五PMOS管113的漏极,包括第二分流源电路和NMOS开关管118,该第二分流源电路包括第六PMOS管112和由第五NMOS管115与第六NMOS管114组成的第二分流电流镜。第六PMOS管112的栅极与第二放大器111的输出端相连,源极与电压源103相连,漏极与第二分流电流镜的输入端(即第五NMOS管115的漏极)连接于端点104;NMOS开关管118的栅极与该AB类输出级电路的输出端102连接,漏极连接于端点105(即第五PMOS管113的漏极),源极与第二分流电流镜的输出端(即第六NMOS管114的漏极)相连,第五NMOS管115的源极和第六NMOS管114的源极分别与公共地端100相连。
第二馈通分流电路减少静态电流的工作原理如下:
当图6所示的AB类输出级电路处于静态时,输出端102的电压处于电路工作电压范围的中间电平,NMOS开关管118导通,第六PMOS管112将第二放大器111的输出级的电压信号转换为电流信号,此电流由第二分流电流镜的输入管,即第五NMOS管115接收,由该第二分流电流镜进行镜像后,由该第二分流电流镜的输出管,即第六NMOS管114将镜像电流输出到NMOS开关管118的源极,导通的NMOS开关管118使该镜像电流从第五PMOS管113中抽取,实现对流经第五PMOS管113的电流的分流,所以第五PMOS管113中的电流只有一部分被镜像到第四NMOS管117,形成静态工作电流;而当输出端102的电压向地电压靠近而使NMOS开关管118截止时,电路处于对外工作状态,第五PMOS管113中的所有电流都被镜像到第四NMOS管117,对外输出大电流,保证大的驱动能力。
为了更明确本实施例减少静态功耗的原理,本实施例提出了第一放大器121和第二放大器111的一种具体的实现方式,需要指出的,这里的第一放大器121和第二放大器111也分别用图3中的N型放大器311和图2中的P型放大器321,两者的不同只是工作的输入电压范围不同而已,当然也可用其它形式的放大器,这里举出的具体结构只是为了说明方便,不能视为对本发明的限制。
下面介绍本实施例中用到的第一放大器121和第二放大器111的组成结构。
图7为图6所示AB类输出级电路中的第一放大器121的电路结构图,第十一NMOS管214和第三偏置电流源200组成第一源跟随器,该第一源跟随器的输出端为第十一NMOS管214的源极225,第三偏置电流源200的一端连接于第十一NMOS管214的源极,另一端接公共地端100;第十二NMOS管215和第四偏置电流源201构成第二源跟随器,该第二源跟随器的输出端为第十二NMOS管215的源极224,第四偏置电流源201的一端连接于第十二NMOS管215的源极,另一端接公共地端100,第十一NMOS管214的漏极和第十二NMOS管215的漏极分别接电压源103。第十一NMOS管214的栅极和第十二NMOS管215的栅极分别与第一放大器121的同相输入端220和反相输入端221相连,接收输入的差动信号,该差动信号经第一源跟随器和第二源跟随器处理后输出至一带有源电流镜负载的第一差动放大电路的输入端,该第一差动放大电路的输入管为第十三PMOS管212和第十四PMOS管213,它们的栅极作为第一差动放大电路的输入端,分别与第十一NMOS管214和第十二NMOS管215的源极相连,接收第一源跟随器和第二源跟随器的输出信号。第十三PMOS管212的源极和第十四PMOS管213的源极与第五偏置电流源203连接于端点222,此第五偏置电流源203的另一端连接于电压源103。该第一差动放大电路的负载为第十五NMOS管210和第十六NMOS管211组成的有源电流镜,该有源电流镜将第十三PMOS管212和第十四PMOS管213接收的输入信号处理转化为与第十四PMOS管213的漏极和该有源电流镜的输出端(即第十六NMOS管211的漏极)相连的该第一差动放大电路的输出端,也即第一放大器121的输出端223的单端输出。第十五NMOS管210的漏极和栅极相连于端点226,并与第十六NMOS管211的栅极以及第十三PMOS管212的漏极相连,第十五NMOS管210的源极和第十六NMOS管的源极分别与公共地端100相连。
由于第一源跟随器和第二源跟随器处理的是差分信号,电路要求对称,所以第三偏置电流源200所提供的电流需与第四偏置电流源201提供的电流相等,我们设这个电流为I1。
图8为图6所示AB类输出级电路中的第二放大器111的电路结构图,第十一PMOS管234和第六偏置电流源205组成第三源跟随器,该第三源跟随器的输出端为第十一PMOS管234的源极245,第六偏置电流源205的一端连接于第十一PMOS管234的源极,另一端接电压源103;第十二PMOS管235和第七偏置电流源206构成第四源跟随器,该第四源跟随器的输出端为第十二PMOS管235的源极244,第七偏置电流源206的一端连接于第十二PMOS管235的源极,另一端接电压源103,第十一PMOS管234的漏极和第十二PMOS管235的漏极分别接公共地端100。第十一PMOS管234的栅极和第十二PMOS管235的栅极分别与第二放大器111的同相输入端240和反相输入端241相连,接收输入的差动信号,该差动信号经第三源跟随器和第四源跟随器处理后输出至一带有源电流镜负载的第二差动放大电路的输入端,该第二差动放大电路的输入管为第十三NMOS管232和第十四NMOS管233,它们的栅极作为第二差动放大电路的输入端,分别与第十一PMOS管234和第十二PMOS管235的源极相连,接收第三源跟随器和第四源跟随器的输出信号。第十三NMOS管232的源极和第十四NMOS管233的源极与第八偏置电流源204连接于端点242,此第八偏置电流源204的另一端连接于公共地端100。该第二差动放大电路的负载为第十五PMOS管230和第十六PMOS管231组成的有源电流镜,该有源电流镜将第十三NMOS管232和第十四NMOS管233接收的输入信号处理转化为与第十四NMOS管233的漏极和该有源电流镜的输出端(即第十六PMOS管231的漏极)相连的该第二差动放大电路的输出端,也即第二放大器111的输出端243的单端输出。第十五PMOS管230的漏极和栅极相连于端点246,并与第十六PMOS管231的栅极以及第十三NMOS管232的漏极相连,第十五PMOS管230的源极和第十六PMOS管231的源极分别与电压源103相连。
由于第三源跟随器和第四源跟随器处理的是差分信号,电路要求对称,所以第六偏置电流源205所提供的电流需与第七偏置电流源206提供的电流相等,我们设这个电流的大小为I2。
对于本实施例中的AB类输出级电路的设计而言,一种方案,将第五偏置电流源203的电流大小和第八偏置电流源204的电流大小设计为相等,仍设其电流大小为I0;将第三偏置电流源200、第四偏置电流源201、第五偏置电流源203和第六偏置电流源205的电流大小设计为相等,设其电流大小为I1。
需要说明的是,上述电流源的电流大小关系的设计只是为了说明的方便,所属技术领域的技术人员知道,实际设计中,只要保证静态时流经第四NMOS管117的电流与流经第二PMOS管127的电流相等即可。
下面分析本实施例中的电路减少静态电流的原理:
对于上半部分电路而言,要使驱动电流比较大,则第二PMOS管127的宽长比应比较大,我们可设第二PMOS管127的宽长比为第一PMOS管126的宽长比的n倍。电路处于静态时,第一放大器中第一差分放大电路的两个输入管第十三PMOS管212中的电流和第十四PMOS管213中的电流相等,为第五偏置电流源203提供的电流的一半,即流经第十六NMOS管211的电流也为且由于静态时第一差分放大电路的对称性,第一放大器121的输出端223的电压(即第十六NMOS管211的漏极电压)等于第十五NMOS管210的漏极电压,也就等于第十六NMOS管211的栅极电压。由于第一放大器121的输出端223与第一NMOS管123的栅极相连,且第一NMOS管的源极和第十六NMOS管的源极均与公共地端100相连,所以第一NMOS管123和第十六NMOS管211有相同的栅源电压,根据MOS管工作在饱和区的电流公式可知,流经第一NMOS管123的电流和流经第十六NMOS管211的电流的比值等于它们的宽长比之比,流经第一NMOS管123的电流IN123为:
其中,(W/L)123为第一NMOS管123的宽长比,(W/L)211为第十六NMOS管211的宽长比。
现在分析有第一馈通分流电路,为描述方便,可设第一NMOS管123的宽长比为第二NMOS管122的宽长比的m倍,第四PMOS管124的宽长比为第三PMOS管125的宽长比的k倍。电路静态时输出电压使PMOS开关管128导通,第一馈通分流电路可产生分流电流。与第一NMOS管123一样,第二NMOS管122的栅源电压与第十六NMOS管211的栅源电压相等,所以流经第二NMOS管122的电流IN122为:
IN122经第三PMOS管125和第四PMOS管124组成的电流镜镜像后,在该电流镜的输出管第四PMOS管124中输出的电流IP124为:
由KCL定律,对端点107而言,有
IN123=IP124+IP126,
其中,IP126为流经第一PMOS管126的电流。
所以,此时流经第二PMOS管127的静态电流IP127为:
更严格的比较,与背景技术部分的传统方案比较,考虑电路的所有静态电流,仍考虑上半部分电路,第一放大器中的电流为I0+2I1,第二PMOS管127中的电流仍为 其余电流为第一NMOS管123中的电流和第二NMOS管122中的电流,分别为和所以上半部分电路的静态电流为:
而传统方案上半部分电路的静态电流为:
为方便比较,可合理假设(这种假设可以通过配置相应MOS管的工艺参数及电流源参数得以实现) m∶k∶n=5∶4∶20、 则可得到:
比较I总与可看出整个电路的静态工作电流仍有显著的减小。
下半部分电路减少静态电流的原理与上半部分电路的一样,这里不再赘述。
在此实施例中,应适当选择MOS管的尺寸及电流源电流值,使静态时流经第二PMOS管127的电流和流经第四NMOS管117的电流相等。
需要说明的是,上面设置m、n、k的值、MOS管的宽长比的比例关系、电流源的电流值以及电流值之间的数量关系只是为了说明的方便,并不能视为对本发明的限制。
实施例2:
如图9所示,本实施例与实施例1相比,将偏置电路3换成了第一偏置电流源31,其它部分相同,此电路适用于输入端101的输入电压范围仅为第一放大器121的工作范围即满足驱动要求的情况。
根据实施例1的分析,同样可设设第二PMOS管127的宽长比为第一PMOS管126的宽长比的n倍,第一NMOS管123的宽长比为第二NMOS管122的宽长比的m倍,第四PMOS管124的宽长比为第三PMOS管125的宽长比的k倍,那么静态时,流经第二PMOS管127的静态电流IP127为:
此时第一偏置电流源31的作用就是提供此静态电流到地的直流通路,它的电流的大小即IP127的大小。
与没有第一馈通分流电路的情况对比,本实施例中的电路能够减少静态功耗,这点在实施例1中有详细的说明,这里不再赘述。
这里需要对实施例1和实施例2中的电路做一个说明:实施例1中的电路完全具有对称性,我们在描述时将对称电路的下半部分作为了偏置电路,当然也可将对称电路的上半部分作为偏置电路,而下半部分作为第一运算放大器1和第一输出电路2,那么对应到实施例2的情况,也可保留实施例1中的对称电路的下半部分电路,而将上半部分的偏置电路3替换为偏置电流源,其工作原理与实施例2中的描述相似。
实施例3:
如图10所示,本实施例与实施例1相比,将第一开关电路由PMOS开关管128替换成了PNP开关晶体管T1和第一电阻R1,第一电阻R1的一端与输出端102相连,另一端与PNP开关管晶体管T1的基极相连,PNP开关晶体管T1的发射极与第四PMOS管124的漏极相连,集电极与端点107(第二节点)相连;将第二开关电路由NMOS开关管118替换成了NPN开关晶体管T2和第二电阻R2,第二电阻R2的一端与输出端102相连,另一端与NPN开关管晶体管T2的基极相连,NPN开关晶体管T2的发射极与第六NMOS管114的漏极相连,集电极与端点105(第三节点)相连。
为说明方便,下面出现的“开关电路”为第一开关电路和第二开关电路的统称,“开关晶体管”为NPN开关晶体管T2和PNP开关晶体管T1的统称,“分流产生电路”为第一分流产生电路和第二分流产生电路的统称,“馈通分流产生电路”为第一馈通分流产生电路和第二馈通分流产生电路的统称,此处的说明适用于整个说明书部分。
在电路处于静态时,输出端102的电压处于中间电平,可使PNP开关晶体管T1的发射结和NPN开关晶体管T2的发射结均导通,从而使开关晶体管T1和T2的发射极和集电极之间导通,使静态时分流产生电路产生的电流能通过开关电路,从而形成第一馈通分流产生电路与第二节点(端点107)之间的第三电流及第二馈通分流产生电路与第三节点(端点105)之间的第七电流。
当然,在此实施例中,也可以将第一开关电路替换为PNP开关晶体管T1和第一电阻R1,而第二开关电路仍用原来的NMOS开关管118;也可以将第二开关电路替换为NPN开关晶体管T2和第二电阻R2,而第一开关电路仍用原来的PMOS开关管128。
以上说明了将实施例1中电路开关电路替换之后的开关电路的工作原理,其余部分的工作原理与实施例中的描述相同,减少静态功耗的原理也与实施例1种所述相同,在此不再赘述。
同样,在本实施例中,由于电路的对称性,上半部分电路和下半部分电路互相偏置,并均可产生驱动能力,上半部分电路和下半部分电路均可由一个偏置电流源所替代,此种用电流源做偏置电路的方案与实施例2中所述的电路原理相同,在此不再赘述。
实施例4:
如图11所示,本实施例与实施例1相比,将分流产生电路的具体组成做了改变:上半部分电路的第一分流产生电路为第四PMOS管124和第一PMOS管126组成的电流镜,将第四PMOS管124与第一PMOS管126组成电流镜,产生分流电流。第四PMOS管124的栅极与第一PMOS管126的栅极相连,源极接电压源103,漏极接第一开关电路;下半部分电路的第二分流产生电路为第六NMOS管114和第三NMOS管116组成的电流镜,将第六NMOS管114与第三NMOS管116组成电流镜,产生分流电流。第六NMOS管114的栅极与第三NMOS管116的栅极相连,源极接公共地端100,漏极接第二开关电路。
设第四PMOS管124的宽长比为第一PMOS管126的宽长比的α倍,则α∶n=1∶5与实施例1中m∶k∶n=5∶4∶20的减少静态功耗的效果相同,原理类似,在此不再赘述。
下半部分电路的工作原理与上半部分电路的工作原理相同。当然,与实施例1相比,在此实施例中可将上半部分的分流产生电路作替换而下半部分保持实施例1中的结构,也可将下半部分的分流产生电路作替换而上半部分保持实施例1种的结构。
进一步,本实施例中的开关电路也可替换成实施例3中所述的情况,即将第一开关电路替换为PNP开关晶体管T1和第一电阻R1,而第二开关电路仍用原来的NMOS开关管118;也可以将第二开关电路替换为NPN开关晶体管T2和第二电阻R2,而第一开关电路仍用原来的PMOS开关管128,也可将第一开关电路和第二开关电路均做替换,替换后的开关电路的工作原理在实施例3中有详细描述,此处不再重复。
再有,在本实施例中,由于电路的对称性,上半部分电路和下半部分电路互相偏置,并均可产生驱动能力,上半部分电路和下半部分电路均可由一个偏置电流源所替代,此种用电流源做偏置电路的方案与实施例2中所述的电路原理相同,在此不再赘述。
实施例5:
如图12所示,本实施例与实施例1相比,将分流产生电路作了改变:上部分电路的第一分流产生电路为第四PMOS管124,第四PMOS管124的栅极与第二放大器111的输出端相连,由第二放大器111的输出电压控制第四PMOS管124产生分流电流。第四PMOS管124的漏极与第一开关电路相连,源极接电压源103;下半部分电路的第二分流产生电路为第六NMOS管114,第六NMOS管114的栅极与第一放大器121相连,由第一放大器121的输出电压控制第六NMOS管114产生分流电流。第六NMOS管114的漏极与第二开关电路相连,源极接公共地端100。
下面分析本实施例中的电路减少静态电流的原理:
对于上半部分电路,主要说明第一分流产生电路如何产生分流电流,其它部分的工作原理与前述实施例相同。仍以第一放大器121为如图7所示的电路,第二放大器111为如图8所示的电路为例,并且第一放大器121和第二放大器111中的偏置电流源电流大小关系与实施例1中设计的相同,实施例1中关于各偏置电流源的电流大小关系的相关说明仍适用于本实施例。
与实施例1描述的工作原理类似,当电路处于静态时,如图8所示的第二放大器111中流经第十三NMOS管232的电流与流经第十四NMOS管233的电流相等,为第八偏置电流源204的电流的一半,即所以流经第十六PMOS管231的电流也为由于静态时电路的对称性,第二放大器111的输出端243的电压(即第十六PMOS管231的漏极电压)等于第十五PMOS管230的漏极电压,而第十五PMOS管230的漏极电压等于第十六PMOS管231的栅极电压,所以第二放大器111的输出端243的电压等于第十六PMOS管231的栅极电压,根据图12所示,由于第四PMOS管124的栅极与第二放大器111的输出端243相连,所以第四PMOS管124的栅极电压与第十六PMOS管231的栅极电压相等,又因为第四PMOS管124的源极和第十六PMOS管231的源极均接电压源103,所以第四PMOS管124的栅源电压与第十六PMOS管231的栅源电压相等,根据MOS管的电流公式可知,流经第四PMOS管124的电流与流经第十六PMOS管231的电流的比值等于第四PMOS管124的宽长比与第十六PMOS管231的宽长比之比。
设第四PMOS管124的宽长比与第十六PMOS管231的宽长比之比为k′,123的宽长比与211的宽长比之比为m′,127的宽长比与126的宽长比为n′,则m′∶k′∶n′=m∶k∶n=5∶4∶20的减少静态工作电流的原理以及效果一样,这点在实施例1中已经详细描述过,在此不再赘述。另外,此电路其它部分减少静态工作电流的原理与上述类似,本领域技术人员可根据上述描述得知此电路的其它部分减少静态工作电流的原理,在此不再赘述。
需要说明的是,以上m′,n′,k′的比例的设定只是为了描述的方便,应当理解,在电路处于静态时,分流产生电路产生了分流电流,并对转换电路(这里的转换电路为第一转换电路和第二转换电路的统称,第一转换电路为第一NMOS管123)产生的电流进行了分流,就可以产生在静态时减少静态功耗的效果。
另外,在本实施例中,开关电路也可替换成实施例3中的情况,可两个开关电路均做替换,也可只替换其中一个,另一个保持不变,其原理与实施例3中描述的相同。
实施例6:
如图13所示,本实施例与实施例1相比,将分流产生电路做了替换:上半部分电路的第一分流产生电路替换为第一分流电流源207,此第一分流电流源207的一端与电压源103相连,另一端与第一开关电路相连;下半部分电路的第二分流产生电路替换为第二分流电流源208,此第二分流电流源208的一端与接地端相连,另一端与第二开关电路相连。
仍以第一放大器121为如图7所示的电路,第二放大器111为如图8所示的电路为例,并且第一放大器121和第二放大器111中的偏置电流源电流大小关系与实施例1中设计的相同,实施例1中关于各偏置电流源的电流大小关系的相关说明仍适用于本实施例。当第一分流电流源的电流为时,其分流作用以及原理与实施例1描述的相类似,在此不再重复说明。
下半部分电路的工作原理与上半部分的工作原理相同,不再重复描述。
需要说明的是,在此实施倒中,上半部分电路中的第一分流产生电路也可采用实施例1中的结构,而下半部分电路的第二分流产生电路仍采用第二分流电流源208;或者上半部分电路的第一分流源产生电路仍采用第一分流电流源207,而下半部分电路的第二分流产生电路采用实施例1中的结构。以上两种形式电路的工作原理在前面实施例中均有描述,在此不再赘述。
另外,在此实施例中,当电路输入端101的输入电压范围仅为第一放大器121的工作范围即满足驱动要求时,该实施例的下半部分电路可替换成一偏置电流源,上半部分电路不变,其工作原理与实施例2中的描述相似,在此不再赘述。由电路的对称性可知,也可将此实施例中的上半部分电路替换成一偏置电流源,下半部分电路不变。
再有,在此实施例中,可以将第一开关电路替换为PNP开关晶体管T1和第一电阻R1,而第二开关电路仍用原来的NMOS开关管118;也可以将第二开关电路替换为NPN开关晶体管T2和第二电阻R2,而第一开关电路仍用原来的PMOS开关管128,也可将第一开关电路和第二开关电路均做替换,替换后的开关电路的工作原理在实施例3中有详细描述,此处不再重复。
还有,在此实施例中,第一分流产生电路也可采用实施例4中的方式,其它保持不变,或者第二分流产生电路采用实施例4中的方式,而其它部分保持不变,其改变部分的工作原理在实施例4中有详细描述,在此不再重复。
实施例7:
本发明实施例还提供了一种电信号的处理方法,如图14所示。该方法包括如下步骤:
S1:将第一输入电压信号与第二输入信号进行差分放大后产生差分处理结果;
S2:根据所述差分处理结果产生流经第二节点的第二电流;
S3:在静态时产生流经所述第二节点的第三电流,并根据所述第二电流和所述第三电流产生流经所述第二节点的第四电流,使所述第二电流等于所述第三电流和所述第四电流之和;
S3步骤具体包括:
S31:由第一电压控制,在静态时所述第一电压控制开关电路导通,使引入的电流通过导通的开关电路流经所述第二节点,产生所述第三电流;
S32:根据所述第二电流和所述第三电流产生流经所述第二节点的第四电流,所述第二电流的大小为所述第三电流的大小和所述第四电流的大小之和;
S4:将所述第四电流转化为流经第一节点的第一电流,并在所述第一节点产生所述第一电压,所述第一电流大于所述第四电流,所述第一电压为所述第二输入信号。
在本实施例中,由于静态时产生了第三电流,用以对第二电流进行分流,所以静态时,只对分流后产生的第四电流进行镜像处理,与直接对第二电流进行镜像处理相比,减少了静态电流,从而降低了静态功耗。
以上是为说明本发明技术方案的若干实施例,在理解本发明技术方案的前提下,所述领域的普通技术人员可根据上述实施例得到其它等同的实施方式,这些等同的实施方式也涵盖在本发明的保护范围内。
Claims (30)
1、一种输出级电路,其特征在于,包括:
第一运算放大器,用于接收第一输入信号和第二输入信号,将所述第一输入信号和第二输入信号进行差分放大处理并输出差分处理结果;
第一节点;
第一输出电路,连接于所述第一节点与所述第一运算放大器的输出端之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果产生流经所述第一节点的第一电流;
偏置电路,连接于第一节点,用于基于所述第一电流,在第一节点形成第一电压,并基于静态时的所述第一电流对所述第一运算放大器和所述第一输出电路组成的电路进行静态偏置,其中所述第一电压为所述第一运算放大器的第二输入信号;
所述第一输出电路包括:
第二节点;
第一转换电路,连接于所述第一运算放大器的输出端与所述第二节点之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果调整所述第一转换电路与所述第二节点之间的第二电流;
第一馈通分流电路,与所述第二节点相连,用于在所述输出级电路处于静态时形成所述第一馈通分流电路与所述第二节点之间的第三电流;
第一输出处理电路,连接于所述第一节点与所述第二节点之间,用于将所述第一输出处理电路与所述第二节点之间的第四电流转化为流经所述第一节点的所述第一电流,所述第一电流大于所述第四电流;
所述第二电流为所述第三电流与所述第四电流之和。
2、如权利要求1所述的输出级电路,其特征在于,所述输出级电路还包括第一公共端,所述第一转换电路为第一MOS管,所述第一MOS管的栅极与所述第一运算放大器的输出端相连,源极接第一公共端,漏极与所述第二节点相连。
3、如权利要求1所述的输出级电路,其特征在于,所述输出级电路还包括第一公共端,所述第一转换电路为第一MOS管和共源共栅MOS管,所述第一MOS管的栅极与所述第一运算放大器的输出端相连,源极接所述第一公共端,漏极与所述共源共栅MOS管的源极连接;所述共源共栅MOS管的栅极接一偏置电压,漏极与所述第二节点相连。
4、如权利要求2或3所述的输出级电路,其特征在于,所述第一运算放大器包含有带有源电流镜负载的第一差动对,所述第一运算放大器的输出端与所述第一差动对的有源电流镜负载相连,所述第一MOS管的沟道类型与构成所述第一差动对的有源电流镜负载的MOS管的沟道类型相同。
5、如权利要求1所述的输出级电路,其特征在于,所述第一输出处理电路为第一有源电流镜,所述第一有源电流镜的电流输入端与所述第二节点相连,所述第一有源电流镜的电流输出端与所述第一节点相连,所述第一有源电流镜接收所述第四电流,将所述第四电流经镜像处理后得到流经所述第一节点的所述第一电流。
6、如权利要求1所述的输出级电路,其特征在于,所述第一馈通分流电路包括:
第一开关电路,所述第一开关电路包括第一控制端,第二端和第三端,所述第一控制端与所述第一节点相连,所述第二端与所述第二节点相连;
第一分流产生电路,所述第一分流产生电路与所述第三端相连;所述第一节点的信号控制所述第一开关电路,使所述第一开关电路在所述输出级电路处于静态时,所述第二端和所述第三端之间导通,所述第一分流产生电路产生的电流通过所述第一开关电路,形成所述第三电流。
7、如权利要求6所述的输出级电路,其特征在于,所述第一开关电路为第一MOS开关管,所述第一MOS开关管的栅极为所述第一控制端,与所述第一节点相连,所述第一MOS开关管的源极和漏极分别为所述第三端和所述第二端,分别与所述第一分流产生电路和所述第二节点相连。
8、如权利要求6所述的输出级电路,其特征在于,所述第一开关电路包括第一电阻和第一晶体管,所述第一电阻的一端为所述第一控制端,与所述第一节点相连,所述第一电阻的另一端与所述第一晶体管的基极相连,所述第一晶体管的发射极和集电极分别为所述第三端和所述第二端,分别与所述第一分流产生电路和所述第二节点相连。
9、如权利要求6所述的输出级电路,其特征在于,所述第一分流产生电路包括:
第二MOS管,用于根据所述第一运算放大器的差分处理结果调整流经所述第二MOS管的电流,所述第二MOS管的栅极与所述第一运算放大器的输出端相连,源极与第一公共端相连;
第二有源电流镜,所述第二有源电流镜的电流输入端与所述第二MOS管的漏极相连,接收所述第二MOS管的电流,所述第二有源电流镜的输出端与所述第三端相连。
10、如权利要求6所述的输出级电路,其特征在于,所述第一输出处理电路为第一有源电流镜,所述第一有源电流镜包括第一输入MOS管和第一输出MOS管,所述第一输入MOS管的栅极及漏极与所述第一输出MOS管的栅极相连于所述第一有源电流镜的电流输入端,所述第一输入MOS管的源极与所述第一输出MOS管的源极连接于第二公共端,所述第一输出MOS管的漏极为所述第一有源电流镜的电流输出端,所述第一有源电流镜的电流输入端与所述第二节点相连,所述第一有源电流镜的电流输出端与所述第一节点相连,所述第一有源电流镜接收所述第四电流,将所述第四电流经镜像处理后得到流经所述第一节点的所述第一电流。
11、如权利要求10所述的输出级电路,其特征在于,
所述第一分流产生电路为第二有源电流镜,所述第二有源电流镜包括所述第一输入MOS管和第二输出MOS管,所述第二输出MOS管的栅极与所述第一输入MOS管的栅极相连,所述第二输出MOS管的源极与所述第二公共端相连,所述第二输出MOS管的漏极与所述第三端相连。
12、如权利要求6所述的输出级电路,其特征在于,所述输出级电路还包括第二公共端,
所述第一分流产生电路为第一分流电流源,所述第一分流电流源的一端接于第二公共端,另一端连接于所述第三端,所述第一分流电流源产生的电流在所述第一开关电路的第二端和第三端导通之间时通过所述第一开关电路,形成所述第三电流。
13、如权利要求1所述的输出级电路,其特征在于,所述输出级电路还包括第一公共端,所述偏置电路为偏置电流源,所述偏置电流源的一端接所述第一节点,另一端接所述第一公共端,所述偏置电流源的大小为所述输出级电路处于静态时的所述第一电流。
14、如权利要求1所述的输出级电路,其特征在于,所述偏置电路包括:
第二运算放大器,所述第二运算放大器接收所述第一输入信号和所述第二输入信号,将所述第一输入信号和所述第二输入信号进行差分放大处理并输出差分处理结构;
第二输出电路,用于接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果产生流经所述第一节点的第五电流;
所述输出级电路处于静态时,所述第五电流与所述第一电流相等。
15、如权利要求14所述的输出级电路,其特征在于,所述第二输出电路包括:
第三节点;
第二转换电路,连接于所述第二运算放大器与所述第三节点之间,用于接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果调整所述第二转换电路与所述第三节点间的第六电流;
第二输出处理电路,连接于所述第一节点与所述第三节点之间,用于将所述第二输出处理电路与所述第三节点之间的第七电流转化为流经所述第一节点的所述第五电流;
16、如权利要求15所述的输出级电路,其特征在于,所述第二输出电路还包括第二馈通分流电路,所述第二馈通分流电路与所述第三节点相连,用于在静态时形成所述第二馈通分流电路与所述第三节点之间的第八电流,所述第六电流为所述第七电流与所述第八电流之和。
17、如权利要求6所述的输出级电路,其特征在于,所述偏置电路包括:
第二运算放大器,用于接收所述第一输入信号和所述第二输入信号,将所述第一输入信号和所述第二输入信号进行差分放大处理并输出差分处理结果;第二输出电路,连接于所述第一节点与所述第二运算放大器的输出端之间,用于接收所述第二运算放大器的差分处理结果,并根据所述第二放大器的差分处理结果产生流经所述第一节点的第五电流;
所述第二输出电路包括:
第三节点;
第二转换电路,连接于所述第二运算放大器的输出端与所述第三节点之间,用于接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果调整所述第二转换电路与所述第三节点之间的第六电流;
第二输出处理电路,连接于所述第一节点与所述第三节点之间,用于将所述第二输出处理电路与所述第三节点之间的第七电流转化为流经所述第一节点的所述第五电流;
第二馈通分流电路,与所述第三节点相连,用于在静态时形成所述第二馈通分流电路与所述第三节点之间的第八电流;
所述第六电流为所述第七电流与所述第八电流之和。。
18、如权利要求17所述的输出级电路,其特征在于,所述第二馈通分流电路包括:
第二开关电路,所述第二开关电路包括第四控制端,第五端和第六端,所述第四控制端与所述第一节点相连,所述第五端与所述第三节点相连;
第二分流产生电路,所述第二分流产生电路与所述第六端相连;所述第一节电的信号控制所述第二开关电路,使所述第二开关电路在所述输出级电路处于静态时,所述第五端和所述第六端之间导通,所述第二分流产生电路产生的电流通过所述第二开关电路,形成所述第八电流。
19、如权利要求18所述的输出级电路,其特征在于,所述第一分流产生电路为第一分流MOS管,所述第一分流MOS管的栅极与所述第二运算放大器的输出端相连,漏极与所述第一开关电路的第三端相连,源极接第二公共端,所述第一分流MOS管用于在所述第一开关电路的第二端和第三端之间导通时接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果调整流经所述第一分流MOS管的电流,该电流通过所述第一开关电路,形成所述第三电流。
20、如权利要求18或19所述的输出级电路,其特征在于,所述第二分流产生电路为第二分流MOS管,所述第二分流MOS管的栅极与所述第一运算放大器的输出端相连,漏极与所述第二开关电路的第六端相连,源极接第一公共端,所述第二分流MOS管用于在所述第二开关电路的第五端和第六端之间导通时接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果调整流经所述第二分流MOS管的电流,该流经所述第二分流MOS管的电流通过所述第二开关电路,形成所述第七电流。
21、一种功率放大电路,包括输出级电路,其特征在于,所述输出级电路包括:
第一运算放大器,用于接收第一输入信号和第二输入信号,将所述第一输入信号和第二输入信号进行差分放大处理并输出差分处理结果;
第一节点;
第一输出电路,连接于所述第一节点与所述第一运算放大器的输出端之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果产生流经所述第一节点的第一电流;
偏置电路,连接于第一节点,用于基于所述第一电流,在第一节点形成第一电压,并基于静态时的所述第一电流对所述第一运算放大器和所述第一输出电路组成的电路进行静态偏置,其中所述第一电压为所述第一运算放大器的第二输入信号;
所述第一输出电路包括:
第二节点;
第一转换电路,连接于所述第一运算放大器的输出端与所述第二节点之间,用于接收所述第一运算放大器的差分处理结果,并根据所述第一运算放大器的差分处理结果调整所述第一转换电路与所述第二节点之间的第二电流;
第一馈通分流电路,与所述第二节点相连,用于在所述输出级电路处于静态时形成所述第一馈通分流电路与所述第二节点之间的第三电流;
第一输出处理电路,连接于所述第一节点与所述第二节点之间,用于将所述第一输出处理电路与所述第二节点之间的第四电流转化为流经所述第一节点的所述第一电流,所述第一电流大于所述第四电流;
所述第二电流为所述第三电流与所述第四电流之和。
22、如权利要求21所述的功率放大电路,其特征在于,所述第一输出处理电路为第一有源电流镜,所述第一有源电流镜的电流输入端与所述第二节点相连,所述第一有源电流镜的电流输出端与所述第一节点相连,所述第一有源电流镜接收所述第四电流,将所述第四电流经镜像处理后得到流经所述第一节点的所述第一电流。
23、如权利要求21所述的功率放大电路,其特征在于,所述第一馈通分流电路包括:
第一开关电路,所述第一开关电路包括第一控制端,第二端和第三端,所述第一控制端与所述第一节点相连,所述第二端与所述第二节点相连;
第一分流产生电路,所述第一分流产生电路与所述第三端相连;所述第一节点的信号控制所述第一开关电路,使所述第一开关电路在所述输出级电路处于静态时,所述第二端和所述第三端之间导通,所述第一分流产生电路产生的电流通过所述第一开关电路,形成所述第三电流。
24、如权利要求21所述的功率放大电路,其特征在于,所述输出级电路还包括第一公共端,所述偏置电路为偏置电流源,所述偏置电流源的一端接所述第一节点,另一端接所述第一公共端,所述偏置电流源的大小为所述输出级电路处于静态时的所述第一电流。
25、如权利要求21所述的功率放大电路,所述偏置电路包括:
第二运算放大器,所述第二运算放大器接收所述第一输入信号和所述第二输入信号,将所述第一输入信号和所述第二输入信号进行差分放大处理并输出差分处理结构;
第二输出电路,用于接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果产生流经所述第一节点的第五电流;
所述输出级电路处于静态时,所述第五电流与所述第一电流相等。
26、如权利要求25所述的功率放大电路,其特征在于,所述第二输出电路包括:
第三节点;
第二转换电路,连接于所述第二运算放大器与所述第三节点之间,用于接收所述第二运算放大器的差分处理结果,并根据所述第二运算放大器的差分处理结果调整所述第二转换电路与所述第三节点间的第六电流;
第二输出处理电路,连接于所述第一节点与所述第三节点之间,用于将所述第二输出处理电路与所述第三节点之间的第七电流转化为流经所述第一节点的所述第五电流;
27、如权利要求26所述的功率放大电路,其特征在于,所述第二输出电路还包括第二馈通分流电路,所述第二馈通分流电路与所述第三节点相连,用于在静态时形成所述第二馈通分流电路与所述第三节点之间的第八电流,所述第六电流为所述第七电流与所述第八电流之和。
28、一种电信号的处理方法,其特征在于包括如下步骤:
第一运算放大器将第一输入电压信号与第二输入信号进行差分放大后产生差分处理结果;
第一转化电路根据所述差分处理结果产生流经第二节点的第二电流;
第一馈通分流电路在静态时产生流经所述第二节点的第三电流,第一馈通分流电路根据所述第二电流和所述第三电流产生流经所述第二节点的第四电流,使所述第二电流等于所述第三电流和所述第四电流之和;
第一输出处理电路将所述第四电流转化为流经第一节点的第一电流,并在所述第一节点产生第一电压,所述第一电流大于所述第四电流,所述第一电压为所述第二输入信号,其中,所述第一输出处理电路与输出级电路的输出端相连的点为第一节点。
29、如权利要求28所述的电信号的处理方法,其特征在于,所述将所述第四电流转化为流经第一节点的第一电流的步骤具体为:
所述第四电流经电流镜进行镜像处理后得到所述第一电流。
30、如权利要求28所述的电信号的处理方法,其特征在于,所述在静态时产生流经所述第二节点的第三电流的步骤具体为:
由所述第一电压控制,在静态时所述第一电压控制开关电路导通,使引入的电流通过导通的开关电路流经所述第二节点,产生所述第三电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710076335A CN100578924C (zh) | 2007-07-03 | 2007-07-03 | 输出级电路、功率放大电路及电信号的处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710076335A CN100578924C (zh) | 2007-07-03 | 2007-07-03 | 输出级电路、功率放大电路及电信号的处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101110575A CN101110575A (zh) | 2008-01-23 |
CN100578924C true CN100578924C (zh) | 2010-01-06 |
Family
ID=39042502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710076335A Active CN100578924C (zh) | 2007-07-03 | 2007-07-03 | 输出级电路、功率放大电路及电信号的处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100578924C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956196A (zh) * | 2012-10-26 | 2013-03-06 | 上海大学 | 有机发光显示器的参考电压产生电路 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8373505B2 (en) * | 2011-02-16 | 2013-02-12 | Fairchild Semiconductor Corporation | Dynamic current boost in class AB amplifier for low distortion |
CN102130655B (zh) * | 2011-05-03 | 2013-10-02 | 四川和芯微电子股份有限公司 | 交点下移电路 |
GB2512916A (en) * | 2013-04-11 | 2014-10-15 | Nujira Ltd | Output stage for class AB amplifier |
CN106325346B (zh) * | 2015-06-30 | 2018-06-05 | 展讯通信(上海)有限公司 | Ldo电路 |
CN109164864B (zh) * | 2018-09-29 | 2019-07-23 | 西安微电子技术研究所 | 一种减小ldo电源静态电流的线路结构及控制方法 |
CN109546981B (zh) * | 2018-11-23 | 2020-07-07 | 京东方科技集团股份有限公司 | 差分输入电路及放大电路、显示装置 |
CN109802641B (zh) * | 2019-01-24 | 2023-06-16 | 上海华虹宏力半导体制造有限公司 | 一种输入电压范围较宽的放大器 |
CN111327278B (zh) * | 2020-04-10 | 2023-10-13 | 上海兆芯集成电路股份有限公司 | 输出级电路 |
CN111864867B (zh) * | 2020-09-22 | 2021-01-15 | 深圳英集芯科技有限公司 | 电池保护控制电路、芯片及电子装置 |
CN114756076B (zh) * | 2021-01-08 | 2023-07-07 | 成都微光集电科技有限公司 | 电压缓冲电路 |
CN114629489B (zh) * | 2022-03-29 | 2024-05-14 | 北京紫光芯能科技有限公司 | 一种电平转换电路和多电压域的电子设备 |
CN115765639B (zh) * | 2022-12-22 | 2023-08-18 | 电子科技大学 | 一种运算放大器及其输出级电路 |
-
2007
- 2007-07-03 CN CN200710076335A patent/CN100578924C/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956196A (zh) * | 2012-10-26 | 2013-03-06 | 上海大学 | 有机发光显示器的参考电压产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101110575A (zh) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100578924C (zh) | 输出级电路、功率放大电路及电信号的处理方法 | |
CN102045035B (zh) | 一种低功耗宽带高增益高摆率单级运算跨导放大器 | |
US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
CN100483930C (zh) | 电子推挽式放大器及其输出阻抗和交越失真减小方法 | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
JP2007116568A (ja) | 差動増幅器 | |
CN101501986B (zh) | 堆叠式缓冲器 | |
CN103427773B (zh) | 轨至轨运算放大器 | |
KR20020035324A (ko) | 차동 증폭기 | |
US5668502A (en) | Amplifier stage having a switchable gain and reduced distortion | |
JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
JPH09260968A (ja) | 増幅器及び半導体装置 | |
KR20060131321A (ko) | 정밀한 듀티 사이클을 가지는 고효율 전력 증폭기 | |
US3986134A (en) | Push-pull amplifier circuitry | |
CN101527569B (zh) | 数字模拟转换器 | |
TW201406057A (zh) | 共源共柵放大器及放大電路 | |
CN102983853B (zh) | 一种模拟平方电路 | |
CN108964617A (zh) | 运算放大器电路 | |
CN102457235B (zh) | 声音伪三极管特性放大设备和声音伪三极管特性推挽式放大设备 | |
CN201323554Y (zh) | 增益辅助放大电路 | |
CN107896096A (zh) | 采样保持电路前端宽带放大器 | |
KR101320146B1 (ko) | 바이어스 회로를 갖는 전력 증폭기 모듈 | |
CN100578926C (zh) | 具有增益调整装置的可调式增益放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |