CN102054864A - Ldmos及其制造方法 - Google Patents

Ldmos及其制造方法 Download PDF

Info

Publication number
CN102054864A
CN102054864A CN2009102017538A CN200910201753A CN102054864A CN 102054864 A CN102054864 A CN 102054864A CN 2009102017538 A CN2009102017538 A CN 2009102017538A CN 200910201753 A CN200910201753 A CN 200910201753A CN 102054864 A CN102054864 A CN 102054864A
Authority
CN
China
Prior art keywords
trap
doping
type
ldmos
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102017538A
Other languages
English (en)
Other versions
CN102054864B (zh
Inventor
张帅
戚丽娜
吕赵鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201753A priority Critical patent/CN102054864B/zh
Publication of CN102054864A publication Critical patent/CN102054864A/zh
Application granted granted Critical
Publication of CN102054864B publication Critical patent/CN102054864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS,在传统LDMOS结构的基础上增加:阱(12)中靠近沟槽(13)的侧壁和底部处具有轻掺杂区(30),轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。本发明还公开了所述LDMOS的制造方法。传统LDMOS的漂移区为阱(12),本发明LDMOS的漂移区为阱(12)和轻掺杂区(30)。这样本发明LDMOS便可降低沟道在垂直和水平方向上的电场,从而减小了漂移区的电子碰撞强度,使热载流子注入效应得到抑制,提高了LDMOS器件的安全工作区和可靠性。

Description

LDMOS及其制造方法 
技术领域
本发明涉及一种电子器件及其制造方法,特别是涉及一种LDMOS及其制造方法。 
背景技术
LDMOS(laterally diffused MOSFET,横向扩散MOS晶体管)广泛用于射频、微波领域的功率放大器。 
请参阅图1,这是一种用BCD(bipolar、CMOS和DMOS)工艺制造的n型LDMOS的现有结构示意图。在p型硅衬底10之上分别是p型外延层11和n阱12。n阱12的厚度例如为4~5μm。n阱12中具有沟槽13、p阱16和n型重掺杂漏区22。p阱16和n型重掺杂漏区22分别在沟槽13的两侧且均不与沟槽13相重合(即均与沟槽13相距一定距离)。沟槽13的侧壁和底部具有衬垫氧化层14,沟槽13内填充有浅槽隔离结构15。p阱16内具有n型重掺杂源区21和n型轻掺杂区19,n型重掺杂源区21的掺杂浓度大于n型轻掺杂区19的掺杂浓度。n型重掺杂漏区22的掺杂浓度大于n阱12的掺杂浓度。n阱12之上分别是栅氧化层17和多晶硅栅极18,多晶硅栅极18的一侧在浅槽隔离结构15的上方,另一侧在p阱16的上方。多晶硅栅极18的两侧具有侧墙20a,上方具有介质20b,侧墙20a、介质20b与栅氧化层17一起构成多晶硅栅极18的隔离结构。该LDMOS的漂移区为n阱12。 
p型LDMOS的现有结构与n型LDMOS相同,只是各部分的掺杂类型相反。 
上述LDMOS的制造方法包括如下步骤,以n型LDMOS为例: 
第1步,请参阅图2a,在p型衬底10上外延生长一层p型外延层11,再在p型外延层11中注入n型杂质,从而在p型外延层11的表面形成掺杂浓度高的n阱12,离子注入后进行高温退火,n阱12最终的厚度约为4~5μm。通常在离子注入工艺之后都会进行高温炉退火或快速热退火(RTA)工艺,本申请文件中其他离子注入工艺之后将不再特别注明退火工艺。 
第2步,请参阅图2b,先在n阱12表面以浅槽隔离(STI)工艺刻蚀出一个沟槽13,在沟槽13的侧壁和底部氧化生长一层衬垫氧化层14,再以化学气相淀积(CVD)工艺在硅片表面淀积一层氧化硅,该层氧化硅至少将沟槽13填充满,最后以化学机械抛光(CMP)工艺将所淀积的氧化硅研磨至与n阱12上表面齐平,此时在沟槽13内形成了浅槽隔离结构15。 
进行p型离子注入,在n阱12中形成p阱16,p阱16在浅槽隔离结构15的一侧且两者之间具有一定距离。 
第3步,请参阅图2c,先在硅片表面生长一层氧化硅,再在氧化硅之上淀积一层多晶硅,刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17。多晶硅栅极18的一侧在浅槽隔离结构15之上,另一侧在p阱16之上。在多晶硅栅极18靠近p阱16的一侧进行n型杂质的轻掺杂漏注入(LDD),从而在p阱16中形成n型轻掺杂区19。 
在硅片表面淀积一层介质,该层介质高于多晶硅栅极18的上表面。反刻该层介质,在多晶硅栅极18的两侧形成侧墙20a,在多晶硅栅极18的上 方形成介质20b,侧墙20a与介质20b连为一体。侧墙20a的一侧在浅槽隔离结构15之上,另一侧在p阱16之上。 
第4步,请参阅图1,在侧墙20a靠近p阱16的一侧进行n型杂质的重掺杂源注入,从而在p阱16中形成n型重掺杂源区21,n型重掺杂源区21的掺杂浓度大于n型轻掺杂区10的掺杂浓度。在浅槽隔离结构15远离p阱16的一侧进行n型杂质的重掺杂漏注入,从而在n阱12中形成n型重掺杂漏区22,n型重掺杂漏区22的掺杂浓度大于n阱12的掺杂浓度,n型重掺杂漏区22与浅槽隔离结构15之间具有一定距离。 
上述LDMOS的漂移区为n阱12,源端除了n型重掺杂源区21之外还包括n型轻掺杂区19,n型重掺杂漏区22位于n阱12中,这些结构都有助于改善LDMOS的热载流子注入效应(Hot Carrier Injection Effect)。可是当上述LDMOS器件的漏端电压较高时,沟道区域的载流子(电子和空穴)仍然比较容易获得高动能,从而注入到上面的栅氧化层中,引起LDMOS器件的阈值电压漂移、跨导降低、驱动能力下降能性能参数的衰退。 
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件,可以有效改善现有LDMOS器件的热载流子注入效应问题。为此本发明还有提供所述LDMOS器件的制造方法。 
为解决上述技术问题,本发明LDMOS自下而上分别包括衬底10、外延层11和阱12,外延层11与衬底10的掺杂类型相同,阱12与外延层11的掺杂类型相反; 
阱12中具有沟槽13、阱16和重掺杂漏区22,阱16和重掺杂漏区22分别在沟槽13的两侧且均不与沟槽13相重合; 
沟槽13的侧壁和底部具有衬垫氧化层14,沟槽13内填充有浅槽隔离结构15; 
阱16与阱12的掺杂类型相反,阱16的厚度小于阱12的厚度,阱16内具有重掺杂源区21和轻掺杂区19,重掺杂源区21与阱16的掺杂类型相反,重掺杂源区21和轻掺杂区19的掺杂类型相同且重掺杂源区21的掺杂浓度更大; 
重掺杂漏区22与阱12的掺杂类型相同且重掺杂漏区22的掺杂浓度更大; 
阱12之上分别是栅氧化层17和多晶硅栅极18,多晶硅栅极18的一侧在浅槽隔离结构15的上方,另一侧在p阱16的上方; 
多晶硅栅极18的两侧具有侧墙20a,多晶硅栅极18的上方具有介质20b; 
所述阱12中靠近沟槽13的侧壁和底部处具有轻掺杂区30,轻掺杂区30与阱12的掺杂类型相同且轻掺杂区30的掺杂浓度更小。 
上述LDMOS的制造方法包括如下步骤: 
第1步,在衬底10上外延生长一层与衬底10的掺杂类型相同的外延层11,在外延层11中进行离子注入,从而在外延层11表面形成与外延层11掺杂类型相反的阱12; 
第2步,在阱12表面刻蚀出一个沟槽13,在沟槽13的侧壁和底部氧 化生长一层衬垫氧化层14,再在硅片表面淀积一层介质,该层介质至少将沟槽13填充满,再将所淀积的介质研磨至与阱12上表面齐平,此时在沟槽13内形成了浅槽隔离结构15; 
在阱12中进行离子注入形成阱16,阱16在浅槽隔离结构15的一侧且两者不重合,阱16的掺杂类型与阱12相反; 
第3步,在硅片表面生长一层氧化硅,再淀积一层多晶硅,刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17;多晶硅栅极18的一侧在浅槽隔离结构15之上,另一侧在阱16之上; 
在多晶硅栅极18靠近阱16的一侧进行轻掺杂漏注入,从而在阱16中形成与阱16掺杂类型相反的轻掺杂区19; 
在硅片表面淀积一层介质,该层氧化硅高于多晶硅栅极18的上表面;反刻该层介质,在多晶硅栅极18的两侧形成侧墙20a,在多晶硅栅极18的上方形成介质20b; 
第4步,在侧墙20a靠近阱16的一侧进行重掺杂源注入,从而在阱16中形成与阱16掺杂类型相反的重掺杂源区21;在浅槽隔离结构15远离阱16的一侧进行重掺杂漏注入,从而在阱12中形成与阱12掺杂类型相同、掺杂浓度更高的重掺杂漏区22,重掺杂漏区22与浅槽隔离结构15不重合; 
所述方法第2步中,在刻蚀出沟槽13和在沟槽13的侧壁和底部生长衬垫氧化层14之间还包括:对沟槽13的侧壁和底部进行离子注入,离子注入类型与阱12相反,从而在阱12的靠近沟槽13的侧壁和底部处形成轻掺杂区30,轻掺杂区30与阱12的掺杂类型相同且轻掺杂区30的掺杂浓度 更小。 
如图1所示,传统的LDMOS器件的漂移区为阱12;如图3所示,本发明LDMOS器件的漂移区为阱12和轻掺杂区30,轻掺杂区30与阱12的掺杂类型相同但掺杂浓度较低。这样便可降低沟道在垂直和水平方向上的电场,从而减小了漂移区的电子碰撞强度,使热载流子注入效应得到抑制,提高了LDMOS器件的安全工作区和可靠性。 
附图说明
图1是现有的LDMOS的结构示意图; 
图2a、图2b、图2c是现有的LDMOS的制造方法各步骤的示意图; 
图3是本发明LDMOS的结构示意图; 
图4a、图4b是本发明LDMOS的制造方法各步骤的示意图; 
图5是传统LDMOS和本发明LDMOS的n型杂质的离子分布图; 
图6是传统LDMOS和本发明LDMOS的沟道垂直电场分布图; 
图7是传统LDMOS和本发明LDMOS的沟道水平电场分布图。 
图中附图标记说明: 
10为衬底;11为外延层;12为阱;13为沟槽;14为衬垫氧化层;15为浅槽隔离结构;16为阱;17为栅氧化层;18为多晶硅栅极;19为轻掺杂区;20a为侧墙;20b为介质;21为重掺杂源区;22为重掺杂漏区;20为轻掺杂区;A、B、C均为剖切线。 
具体实施方式
下面以一个n型LDMOS为例对本发明LDMOS器件的结构进行说明。 
请参阅图3,本发明n型LDMOS自下而上分别包括p型衬底10、p型外延层11和n阱12。n阱12的厚度通常为4~5μm,有时也称为“深n阱”。n阱12中具有沟槽13、p阱16和n型重掺杂漏区22,p阱16和n型重掺 杂漏区22分别在沟槽13的两侧且均不与沟槽13相重合(即均与沟槽13相距一定距离)。沟槽13的侧壁和底部具有衬垫氧化层14,沟槽13内填充有浅槽隔离结构15(通常是氧化硅、氮化硅、氮氧化硅等介质材料)。n阱12中靠近沟槽13的侧壁和底部处具有n型轻掺杂区30,n型轻掺杂区30的掺杂浓度小于n阱12的掺杂浓度。p阱16例如为“低压p阱”,p阱16的厚度小于n阱12的厚度,p阱16内具有n型重掺杂源区21和n型轻掺杂区19,n型重掺杂源区21的掺杂浓度大于n型轻掺杂区19的掺杂浓度。n型重掺杂漏区22的掺杂浓度大于n阱12的掺杂浓度。n阱12之上分别是栅氧化层17和多晶硅栅极18,多晶硅栅极18的一侧在浅槽隔离结构15的上方,另一侧在p阱16的上方。多晶硅栅极18的两侧具有侧墙20a,多晶硅栅极18的上方具有介质20b,侧墙20a和介质20b通常为氧化硅、氮化硅、氮氧化硅等介质材料。 
n型LDMOS相较于p型LDMOS而言,受到热载流子注入效应的影响更明显。本发明LDMOS的结构同样适用于p型LDMOS,只是各部分的掺杂类型与n型LDMOS相反。 
请参阅图5,这是沿着图1和图3中的虚线A剖切的、传统LDMOS和本发明LDMOS的n型杂质的离子分布图。图中虚线表示传统LDMOS,实线表示本发明LDMOS。显然本发明LDMOS在Y轴坐标的某个位置具有较低的n型杂质离子分布,这表示本发明LDMOS在该位置形成了掺杂浓度较低的n型轻掺杂区30。 
请参阅图6,这是沿着图1和图3中的虚线B剖切的、传统LDMOS和本 发明LDMOS的沟道垂直电场分布图。图中虚线表示传统LDMOS,实线表示本发明LDMOS。显然本发明LDMOS在栅氧化层17下方的沟道处具有较低的垂直方向(纵向)电场分布,并且下降幅度较大,这是轻掺杂区30带来的。 
请参阅图7,这是沿着图1和图3中的虚线C剖切的、传统LDMOS和本发明LDMOS的沟道水平电场分布图。图中虚线表示传统LDMOS,实线表示本发明LDMOS。显然本发明LDMOS在栅氧化层17下方的沟道处具有较低的水平方向(横向)电场分布,下降幅度不是很大,这也是轻掺杂区30带来的。 
从图5、图6、图7可知,由于本发明LDMOS器件增加了轻掺杂区30,这样LDMOS器件的漂移区由阱12和轻掺杂区30共同构成。掺杂浓度较低的轻掺杂区30可以显著降低沟道在垂直方向的电场分布,并适当降低沟道在水平方向的电场分布,从而改善热载流子注入效应对LDMOS器件带来的不利影响。 
本发明LDMOS的制造方法包括如下步骤,以n型LDMOS为例: 
第1步,请参阅图2a,在p型衬底10上外延生长一层p型外延层11。再在p型外延层11中进行n型杂质的离子注入,n型杂质通常为磷、砷、锑等,在p型外延层11的上部(靠近上表面处)形成n阱12。经过退火工艺之后n阱12的深度例如为4~5μm。 
第2步,请参阅图4a,在n阱12表面刻蚀出一个沟槽13,例如采用浅槽隔离(STI)工艺。对沟槽13的侧壁和底部进行p型杂质的离子注入,p型杂质通常为硼等,在n阱12的靠近沟槽13的侧壁和底部处形成n型轻掺杂区30。在对沟槽13的侧壁和底部进行离子注入时,可以在硅片表面除 沟槽13以外的部分淀积覆盖氧化硅、氮化硅、氮氧化硅等介质作为离子注入的阻挡层。由于在n阱12中注入p型离子形成的n型轻掺杂区30,因此n型轻掺杂区30的掺杂浓度小于n阱12的掺杂浓度。 
接着在沟槽13的侧壁和底部氧化生长或淀积一层衬垫氧化层14,再在硅片表面淀积(例如为HDPCVD工艺)一层介质(例如为氧化硅、氮化硅、氮氧化硅等),该层介质至少将沟槽13填充满,再将所淀积的介质研磨(例如为CMP工艺)至与阱12上表面齐平,此时在沟槽13内形成了浅槽隔离结构15。 
在n阱12中进行p型离子注入形成p阱16,p阱16在浅槽隔离结构15的一侧且两者不重合(即相距一定距离)。 
第3步,请参阅图4b,在硅片表面生长一层氧化硅,在氧化硅之上淀积一层多晶硅,刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17。多晶硅栅极18的一侧在浅槽隔离结构15之上,另一侧在p阱16之上。接着在多晶硅栅极18靠近p阱16的一侧进行n型杂质的轻掺杂漏注入,从而在p阱16中形成n型轻掺杂区19。在硅片表面淀积一层介质,该层介质高于多晶硅栅极18的上表面。反刻该层介质,在多晶硅栅极18的两侧形成侧墙20a,同时在多晶硅栅极18的上方形成介质20b。侧墙20a和介质20b连为一体,通常为氧化硅、氮化硅、氮氧化硅等介质材料。此时侧墙20a的一侧在浅槽隔离结构15之上,另一侧在p阱16之上。 
第4步,请参阅图3,在侧墙20a靠近p阱16的一侧进行n型杂质的重掺杂源注入,从而在p阱16中形成n型重掺杂源区21,n型重掺杂源区 21的掺杂浓度大于n型轻掺杂区19的掺杂浓度。在浅槽隔离结构15远离p阱16的一侧进行n型杂质的重掺杂漏注入,从而在n阱12中形成比n阱12的掺杂浓度更高的n型重掺杂漏区22,n型重掺杂漏区22与浅槽隔离结构15不重合(即相距一定距离)。 
上述n型LDMOS的制造方法同样适用于制造本发明p型LDMOS,只是各步骤离子注入的杂质类型、各部分结构的掺杂类型与n型LDMOS相反。 
上述方法第2步中,对沟槽13的侧壁和底部进行离子注入,可以是硼(B)原子或二氧化硼(BF2+)离子。 
上述方法第2步中,对沟槽13的侧壁和底部进行离子注入,剂量例如为1×1011~1×1012原子每平方厘米(或离子每平方厘米),能量例如为10~20keV。 
综上所述,本发明通过在LDMOS的沟槽侧壁和底部形成轻掺杂区,降低了沟槽在垂直和水平方向的电场,从而较小热载流子注入效应对LDMOS带来的不利影响,提高LDMOS的安全工作区和可靠性。 

Claims (5)

1.一种LDMOS,自下而上分别包括衬底(10)、外延层(11)和阱(12),外延层(11)与衬底(10)的掺杂类型相同,阱(12)与外延层(11)的掺杂类型相反;
阱(12)中具有沟槽(13)、阱(16)和重掺杂漏区(22),阱(16)和重掺杂漏区(22)分别在沟槽(13)的两侧且均不与沟槽(13)相重合;
沟槽(13)的侧壁和底部具有衬垫氧化层(14),沟槽(13)内填充有浅槽隔离结构(15);
阱(16)与阱(12)的掺杂类型相反,阱(16)的深度小于阱(12)的深度,阱(16)内具有重掺杂源区(21)和轻掺杂区(19),重掺杂源区(21)与阱(16)的掺杂类型相反,重掺杂源区(21)和轻掺杂区(19)的掺杂类型相同且重掺杂源区(21)的掺杂浓度更大;
重掺杂漏区(22)与阱(12)的掺杂类型相同且但重掺杂漏区(22)的掺杂浓度更大;
阱(12)之上分别是栅氧化层(17)和多晶硅栅极(18),多晶硅栅极(18)的一侧在浅槽隔离结构(15)的上方,另一侧在阱(16)的上方;
多晶硅栅极(18)的两侧具有侧墙(20a),多晶硅栅极(18)的上方具有介质(20b);
其特征是:所述阱(12)中靠近沟槽(13)的侧壁和底部处具有轻掺杂区(30),轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。
2.根据权利要求1所述的LDMOS,其特征是:
当所述LDMOS为n型LDMOS时,衬底(10)、外延层(11)、阱(16)为p型;阱(12)、轻掺杂区(19)、重掺杂源区(21)、重掺杂漏区(22)为n型;
当所述LDMOS为p型LDMOS时,衬底(10)、外延层(11)、阱(16)为n型;阱(12)、轻掺杂区(19)、重掺杂源区(21)、重掺杂漏区(22)为p型。
3.如权利要求1所述的LDMOS的制造方法,包括如下步骤:
第1步,在衬底(10)上外延生长一层与衬底(10)掺杂类型相同的外延层(11),再在外延层(11)中进行离子注入与高温退火,在外延层(11)的表面形成与外延层(11)掺杂类型相反的阱(12);
第2步,在阱(12)表面刻蚀出一个沟槽(13),在沟槽(13)的侧壁和底部氧化生长一层衬垫氧化层(14),再在硅片表面淀积一层介质,该层介质至少将沟槽(13)填充满,再将所淀积的介质研磨至与阱(12)上表面齐平,此时在沟槽(13)内形成了浅槽隔离结构(15);
在阱(12)中进行离子注入形成阱(16),阱(16)的掺杂类型与阱(12)相反,阱(16)在浅槽隔离结构(15)的一侧且两者不重合;
第3步,在硅片表面生长一层氧化硅,再淀积一层多晶硅,刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极(18)和栅氧化层(17);多晶硅栅极(18)的一侧在浅槽隔离结构(15)之上,另一侧在阱(16)之上;
在多晶硅栅极(18)靠近阱(16)的一侧进行轻掺杂漏注入,从而在阱(16)中形成与阱(16)掺杂类型相反的轻掺杂区(19);
在硅片表面淀积一层介质,该层介质高于多晶硅栅极(18)的上表面;反刻该层介质,在多晶硅栅极(18)的两侧形成侧墙(20a),在多晶硅栅极(18)的上方形成介质(20b);
第4步,在侧墙(20a)靠近阱(16)的一侧进行重掺杂源注入,从而在阱(16)中形成与阱(16)掺杂类型相反的重掺杂源区(21);在浅槽隔离结构(15)远离阱(16)的一侧进行重掺杂漏注入,从而在阱(12)中形成与阱(12)掺杂类型相同、掺杂浓度更高的重掺杂漏区(22),重掺杂漏区(22)与浅槽隔离结构(15)不重合;
其特征是,所述方法第2步中,在刻蚀出沟槽(13)和在沟槽(13)的侧壁和底部生长衬垫氧化层(14)之间还包括:对沟槽(13)的侧壁和底部进行离子注入,离子注入类型与阱(12)的杂质类型相反,从而在阱(12)的靠近沟槽(13)的侧壁和底部处形成轻掺杂区(30),轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。
4.根据权利要求3所述的LDMOS的制造方法,其特征是,当所述LDMOS为n型LDMOS时,所述方法第2步中对沟槽(13)的侧壁和底部进行硼原子或二氧化硼离子的注入。
5.根据权利要求3所述的LDMOS的制造方法,其特征是,所述方法第2步中对沟槽(13)的侧壁和底部进行离子注入的剂量为1×1011~1×1012原子每平方厘米,能量为10~20keV。
CN200910201753A 2009-11-05 2009-11-05 Ldmos及其制造方法 Active CN102054864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201753A CN102054864B (zh) 2009-11-05 2009-11-05 Ldmos及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201753A CN102054864B (zh) 2009-11-05 2009-11-05 Ldmos及其制造方法

Publications (2)

Publication Number Publication Date
CN102054864A true CN102054864A (zh) 2011-05-11
CN102054864B CN102054864B (zh) 2012-10-03

Family

ID=43959021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201753A Active CN102054864B (zh) 2009-11-05 2009-11-05 Ldmos及其制造方法

Country Status (1)

Country Link
CN (1) CN102054864B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412126A (zh) * 2011-11-04 2012-04-11 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法
CN103035730A (zh) * 2012-12-07 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及其制造方法
CN103199110A (zh) * 2012-01-09 2013-07-10 上海华虹Nec电子有限公司 一种nldmos器件及其制造方法
CN103208519A (zh) * 2012-01-12 2013-07-17 上海华虹Nec电子有限公司 与5伏cmos工艺兼容的nldmos结构及其制法
CN104157571B (zh) * 2013-05-15 2017-03-01 中芯国际集成电路制造(上海)有限公司 Ldnmos管的制备方法
CN109755133A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制造方法
CN114335155A (zh) * 2022-03-15 2022-04-12 北京芯可鉴科技有限公司 Ldmos器件场板隔离介质层的制作方法及ldmos器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059281B2 (en) 2013-07-11 2015-06-16 International Business Machines Corporation Dual L-shaped drift regions in an LDMOS device and method of making the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412126A (zh) * 2011-11-04 2012-04-11 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法
CN102412126B (zh) * 2011-11-04 2013-12-18 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法
CN103199110A (zh) * 2012-01-09 2013-07-10 上海华虹Nec电子有限公司 一种nldmos器件及其制造方法
CN103199110B (zh) * 2012-01-09 2015-10-14 上海华虹宏力半导体制造有限公司 一种nldmos器件及其制造方法
CN103208519A (zh) * 2012-01-12 2013-07-17 上海华虹Nec电子有限公司 与5伏cmos工艺兼容的nldmos结构及其制法
CN103208519B (zh) * 2012-01-12 2015-12-09 上海华虹宏力半导体制造有限公司 与5伏cmos工艺兼容的nldmos结构及其制法
CN103035730A (zh) * 2012-12-07 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及其制造方法
CN103035730B (zh) * 2012-12-07 2015-12-02 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104157571B (zh) * 2013-05-15 2017-03-01 中芯国际集成电路制造(上海)有限公司 Ldnmos管的制备方法
CN109755133A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制造方法
CN114335155A (zh) * 2022-03-15 2022-04-12 北京芯可鉴科技有限公司 Ldmos器件场板隔离介质层的制作方法及ldmos器件

Also Published As

Publication number Publication date
CN102054864B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102054864B (zh) Ldmos及其制造方法
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
JP6741070B2 (ja) 半導体装置およびその製造方法
EP1269530B1 (en) Method of making a trench gate dmos transistor
US20170141225A1 (en) Top Drain LDMOS
US9559187B2 (en) Semiconductor device
CN103022091A (zh) 带有窄沟槽发射极的横向pnp双极晶体管
US20190096744A1 (en) Sinker to buried layer connection region for narrow deep trenches
US8674442B2 (en) Semiconductor device and manufacturing method thereof
CN103022112A (zh) 带有多个外延层的横向pnp双极晶体管
CN105448916A (zh) 晶体管及其形成方法
CN104659090A (zh) Ldmos器件及制造方法
CN103050536A (zh) 一种射频ldmos器件及其制造方法
EP1040517B1 (en) Semiconductor component and manufacturing method for semiconductor component
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102376776A (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
KR101386132B1 (ko) 트렌치 구조를 갖는 SiC MOSFET 및 그 제조방법
US8592870B2 (en) Pseudo buried layer and manufacturing method of the same, deep hole contact and bipolar transistor
CN103137473B (zh) 以具有外延层的衬底制造场终止型igbt器件的方法
US10607880B2 (en) Die with buried doped isolation region
CN104576731A (zh) 一种射频ldmos器件及其制造方法
KR20120031450A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN104409500A (zh) 射频ldmos及其制作方法
CN101764157B (zh) 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.