CN103199833A - Pdp输出驱动电路中igbt开关速度的控制电路及方法 - Google Patents

Abstract

本发明公开了PDP输出驱动电路中IGBT开关速度的控制电路及方法，该电路包括：态控制信号处理电路模块，用于将芯片状态控制信号的逻辑运算；第一IGBT管电平移位电路驱动信号电路，实现态控制信号处理电路模块的输出信号、第一驱动信号对输出驱动电路中第一IGBT管开关速度的控制；第二IGBT管驱动信号电路模块，实现态控制信号处理电路模块的输出信号和第二驱动信号对输出驱动电路中第二IGBT2开关速度的控制。使用本发明能控制PDP输出驱动电路中IGBT管开启时间，仅在寻址期间用相对快的速度去开、关IGBT,从而满足快速寻址和降低⊿I/⊿T，从而实现降低电磁辐射的目的。

Description

PDP输出驱动电路中IGBT开关速度的控制电路及方法

技术领域

本发明涉及PDP（等离子显示板）显示屏行驱动技术，具体涉及一种控制PDP行驱动芯片中作为功率开关器件的IGBT（等绝缘栅双极晶体管）的开关频率以降低电磁辐射的控制电路及方法。

 背景技术

IGBT具有容易驱动且能以较高的开关频率处理大电流和高电压的特点，被广泛应用于PDP显示屏行驱动技术中。

根据PDP的显示原理，其工作过程包括相关电路对PDP屏电容上的电荷进行擦除，寻址（写入新的数据），显示等几个过程。而这几个过程都必须通过PDP屏上的行驱动芯片中的IBGT管开关态的转换来实现，其实现的过程则是PDP行驱动芯片工作状态变化的过程，即芯片的输出状态经过了高阻输出，全高电平输出，全低电平输出，跟随输入数据变化的过程。由于PDP屏上的行驱动芯片数量较多，以1366*768分辨率的显示屏为例，则需要768个高压输出电路，如果按目前广泛使用的行驱动方式，即每个芯片有96路高压输出电路，则需要8只行驱动芯片。根据IGBT（绝缘栅双极型晶体管）的开关特性，若不采取措施，在768路同时由全高到全低或全低到全高的变化过程中将产生较大的穿通电流，这样将导致在高压电源上产生巨大的⊿I/⊿T，激烈的电流变化将产生较大的电磁辐射。实际上，IGBT的开关速度仅在寻址(寻址期间仅有一路高压输出电路中的IBGT管进行开、关状态转变)期间要求有较快的开关速度，而在其他时间对IGBT的开关速度要求不高，即不需要较高的速度去开启或关闭高压输出电路中的IGBT管。

 

发明内容

为了使电流变化产生的较电磁辐射达到最低，本发明提供了一种控制PDP输出驱动电路中IGBT在不同状态下开关速度的电路，包含态控制信号处理电路模块，第一IGBT管电平移位电路驱动信号电路模块，第二IGBT管驱动信号电路模块。

态控制信号处理电路模块，用于将芯片状态控制信号的逻辑运算；

第一IGBT管电平移位电路驱动信号电路，实现态控制信号处理电路模块的输出和第一驱动信号对输出驱动电路中第一IGBT管开关速度的控制；

第二IGBT管驱动信号电路模块，实现态控制信号处理电路模块的输出信号和第二驱动信号对输出驱动电路中第二IGBT2开关速度的控制；

第一IGBT管电平移位电路驱动信号电路的输出信号在寻址期变大，非寻址期变小；第二IGBT管驱动信号电路模块的输出信号在寻址期变大，非寻址期变小。

    本发明控制并联使用的PMOS管的开关状态，使寻址期时并联PMOS管沟道宽度/沟通长度的比值变大，增大驱动电流信号，缩短IGBT开启时间；在非寻址期，减小并联PMOS管沟道宽度/沟通长度沟道的比值,减小驱动电流信号，延长IGBT开启时间。

    使用本发明，能使电路在不同的工作状态时，改变驱动高压输出电路的驱动电流，改变开启时间，仅在寻址期间用相对快的速度去开、关IGBT,从而满足快速寻址和降低⊿I/⊿T，从而实现降低电磁辐射的目的。

附图说明

图1是现有技术中PDP输出驱动电路图。

图2是现有技术第一IGBT管电平移位电路驱动信号电路图。

图3是现有技术第二IGBT管驱动信号电路图。

图4是本发明态控制信号处理电路模块。

图5是本发明第一IGBT管电平移位电路驱动信号电路模块。

图6是本发明第二IGBT管驱动信号电路模块。

具体实施方式

该发明中：

OC1表示第一芯片状态控制信号； 

OC2表示第二芯片状态控制信号；

DATA1表示第一驱动信号；

DATA2表示第二驱动信号；

OC12表示态控制信号处理电路模块的输出信号；

字符“L”表示低电平；

字符“H”表示高电平。

图1是PDP现有技术中典型的输出驱动电路图，通过两个IGBT管开、关状态的转变控制行驱动芯片的输出状态，本文中将图中上部的IGBT称为第一IGBT管，图中下部的IGBT称为第二IGBT管。现有技术中DATA1经过图2所示电路转换为DO1、DO2信号， DATA2经过图3逻辑转换电路转换为DO3信号。DO1、DO2、DO3作用于图1中IGBT管。

根据IGBT的开关特性，在PDP的电荷擦除，寻址（写入新的数据），显示等几个过程，PDP显示器的所有高压输出电路会同时由全高到全低或全低到全高，变化过程中将产生较大的穿通电流，这样将导致在高压电源上产生巨大的⊿I/⊿T，激烈的电流变化将产生较大的电磁辐射。实际上，行驱动芯片中IGBT的开关速度仅在寻址(寻址期间仅有一路高压输出电路中的IBGT管进行开、关状态转变)期间要求有较快的开关速度，而在其他时间对IGBT的开关速度要求不高，如果能使IGBT的开关速度在非寻址期降低，就能大大降低激烈的电流变化导致的电磁辐射。

为了达到上述目的，本发明提出了控制PDP输出驱动电路图中IGBT的开关速度的电路，它分为三个模块：态控制信号处理电路模块、IGBT管电平移位电路驱动信号电路模块、IGBT管驱动信号电路模块。在对各个部分说明前，有必要对本发明中各个信号之间的关系进行说明，

表1所示是PDP行驱动芯片工作状态控制信号OC1，OC2对芯片的控制状态.

寻址数据	OC1	OC2	输出状态
				X	L	L	高阻状态
X	H	L	全低状态
				L	H	H	全高状态
L	L	H	L，跟随数据变化
				H	L	H	H，跟随数据变化

                        表1

表2是PDP行驱动芯片其他电路根据态控制信号OC1，OC2及寻址数据产生DATA1、DATA2控制信号的关系表。 

寻址数据	OC1	OC2	DATA1	DATA2
					X	L	L	L	L
X	H	L	L	H
					L	H	H	H	L
L	L	H	H	L
					H	L	H	L	H

表2

下面对各个部分电路图及原理分别作出说明。

态控制信号处理电路模块：

该模块实现芯片状态控制信号OC1和OC2的逻辑运算：                                                

。OC1逻辑取反后与OC2相与得到OC12，在OC1为L,OC2为H时，进入寻址状态。

如图4所示：包含第一反相器INV1、第二反相器INV2、第一与非门NAND1；第一芯片状态控制信号OC1和第一反相器INV1连接后与第二芯片状态控制信号OC2连接到第一与非门NAND1输入端；第二反相器INV2输入端连接第一与非门NAND1输出端，输出端连接IGBT管电平移位电路驱动信号电路模块和IGBT管驱动信号电路模块。

第一IGBT管电平移位电路驱动信号电路模块：

该模块实现态控制信号处理电路模块的输出和第一驱动信号对输出驱动电路中第一IGBT管开关速度的控制。

如图5所示：所述第一IGBT管电平移位电路驱动信号电路模块，由第三反相器INV3、第二与非门NAND2 、第一NMOS管MNC1，第一PMOS管MPC1，第二PMOS管MPC2管构成；所述第二与非门NAND2输入端连接太控制信号处理电路模块的输出信号OC12和第一驱动信号DATA1，输出端连接到第二PMOS管MPC2的栅极；第三反相器INV3的输入端连接第一驱动信号DATA信号，输出端连接到第一NMOS管MNC1和第一PMOS管MPC1的栅极；两个PMOS管并联，源极与第一NMOS管MNC1漏极连接；第三反相器INV3的输出端位该模块的一个信号输出端，并联的PMOS管的源极为该模块的另一个信号输出端，输出信号分别为DO1、DO2。

与图3所示现有技术对比可知，本发明增加了一个PMOS管，与原PMOS管并联，两者尺寸相同。DATA1与OC12进行逻辑运算（）的结果作为新信号作用到与新增PMOS管的栅极。

当在OC1=L，OC2=H时（即正常寻址时），OC12=H；此时MPC2管是否开启取决于DATA1信号，即当DATA1=L到DATA1=H时MPC2管、MPC1管同时开启，相当于增加了PMOS基区宽度，PMOS管基区宽度/基区长度的比值变大，DO1,D02驱动电流变大，第一IGBT管的迅速转为开状态。而当进入全高状态，（即OC1=H，OC2=H时），OC12=L；MPC2将进入关闭状态，此时DO1和DO2只受DATA1控制，而此时DATA1=H，PMOS管基区宽度/基区长度的比值变小 DO1驱动电流变小。从而实现进入全高状态时，DO1信号的驱动能力减小，实现了上管IGBT的弱开启，减小冲击电流，即减小⊿I/⊿T，降低了从其他状态向全高状态变化时的电磁辐射。

第二IGBT管驱动信号电路模块：

该模块实现态控制信号处理电路模块的输出信号和第二驱动信号对输出驱动电路中第二IGBT2开关速度的控制。

如图6所示：该模块由第三与非门NAND3、第四反相器INV4、第五反相器INV5、第二NMOS管MNC2、第三PMOS管MPC3、第四PMOS管MPC4构成；第四反相器INV4输入端连接第二驱动信号DATA2，输出端与态信号处理电路模块的输出信号OC12连接到第三与非门NAND3输入端；第三与非门NAND3输出端连接第四PMOS管MPC4的栅极；第五反相器INV5的输入端连接DATA2信号，输出端连接第二NMOS管MNC2和第三PMOS管MPC3的栅极；两个PMOS管尺寸相同，两者并联，，源极与第一NMOS管MNC1漏极连接；并联PMOS管的源极输出信号DO1，两个PMOS管(MPC3，MPC4)的源极为该模块的信号输出端，输出信号为DO3。

与图4对比可知，增加了一个PMOS管与原PMOS并联，两者尺寸相同。将DATA2与OC12进行逻辑运算（

）的结果为新信号作用到与新增PMOS管的栅极。

当在OC1=L，OC2=H时（即正常寻址时），OC12=H；此时MPC4管是否开启取决于DATA2信号，即当DATA2=H时(需要寻址的行被寻址时)，MPC3和MPC4管同时开启,由于PMOS管并联，相当于增加了PMOS基区宽度，PMOS管基区宽度/基区长度的比值变大，电流变大， DO3信号电流变大，第二IGBT2管迅速开启；而当进入全低（即OC1=H，OC2=L）状态时OC12=L；MPC4将进入关闭状态，此时输出信号DO3只受DATA2控制，而此时DATA2=H，PMOS管基区宽度/基区长度的比值变小，DO3驱动电流小，从而实现进入全低状态时第二IGBT管的弱开启，即减小⊿I/⊿T，降低了从其他状态向全低状态变化时的电磁辐射。

    总之，本发明利用并联PMOS管的导通原理，实现了对PDP输出驱动电路中IGBT开关转换速度的控制，有效降低了电磁辐射。

Claims (9)

1.PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于，包含：态控制信号处理电路模块，用于将芯片状态控制信号的逻辑运算；

第一IGBT管电平移位电路驱动信号电路，实现态控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)对输出驱动电路中第一IGBT管开关速度的控制；

第二IGBT管驱动信号电路模块，实现态控制信号处理电路模块的输出信号(OC12)和第二驱动信号(DATA2)对输出驱动电路中第二IGBT2开关速度的控制。

2.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述态控制信号处理电路模块包含第一反相器(INV1)、第二反相器(INV2)、第一与非门(NAND1)；第一芯片状态控制信号(OC1)和第一反相器(INV1)连接后与第二芯片状态控制信号(OC2)连接到第一与非门(NAND1)输入端；第二反相器(INV2)输入端连接第一与非门(NAND1)输出端，输出端连接IGBT管电平移位电路驱动信号电路模块和IGBT管驱动信号电路模块。

3.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第一IGBT管电平移位电路驱动信号电路模块，由第三反相器(INV3)、第二与非门(NAND2)、第一NMOS管(MNC1)，第一PMOS管(MPC1)，第二PMOS管(MPC2)管构成；所述第二与非门(NAND2)输入端连接太控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)，输出端连接到第二PMOS管(MPC2)的栅极；第三反相器(INV3)的输入端连接第一驱动信号(DATA1)，输出端连接到第一NMOS管(MNC1)和第一PMOS管(MPC1)的栅极；两个PMOS管(MPC1，MPC2)尺寸相同，两者并联，源极与第一NMOS管(MNC1)漏极连接；第三反相器(INV3)的输出端位该模块的一个信号输出端，并联的PMOS(MPC1，MPC2)管的源极为该模块的另一个信号输出端。

4.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第二IGBT管驱动信号电路模块，由第三与非门(NAND3)、第四反相器(INV4)、第五反相器(INV5)、第二NMOS管(MNC2)、第三PMOS管(MPC3)、第四PMOS管(MPC4)构成；第四反相器(INV4)输入端连接第二驱动信号(DATA2)，输出端与态信号处理电路模块的输出信号(OC12)连接到第三与非门(NAND3)输入端；第三与非门(NAND3)输出端连接第四PMOS管(MPC4)的栅极；第五反相器(INV5)的输入端连接第二驱动信号(DATA2)，输出端连接第二NMOS管(MNC2)和第三PMOS管(MPC3)的栅极；两个PMOS管(MPC3，MPC4)尺寸相同，两者并联，，源极与第一NMOS管(MNC1)漏极连接；并联PMOS管(MPC3，MPC4)的源极输出信号DO1，两个PMOS管(MPC3，MPC4)的源极为该 模块的信号输出端。

5.如权利要求3所述的PDP输出驱动电路中IGBT开关速度的电路，其特征在于：所述第一IGBT管电平移位电路驱动信号电路模块的第一PMOS管(MPC1)和第二PMOS管(MPC2)尺寸相同。

6.如权利要求4所述的PDP输出驱动电路中IGBT开关速度的控制电路，其特征在于：所述第二IGBT管驱动信号电路模块第三PMOS管(MPC3)和第四PMOS管(MPC4)尺寸相同。

7.如权利要求1所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：第一IGBT管电平移位电路驱动信号电路的输出信号(DO1、DO2)在寻址期变大，非寻址期变小；第二IGBT管驱动信号电路模块的输出信号(DO3)在寻址期变大，非寻址期变小。

8.如权利要求7所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：使用态控制信号处理电路模块的输出信号(OC12)和第一驱动信号(DATA1)实现第一IGBT管电平移位电路驱动信号电路中的第二PMOS管(MPC2)在寻址期开启，非寻址期关断。

9.如权利要求7所述的PDP输出驱动电路中IGBT开关速度的控制电路的控制方法，其特征在于：态控制信号处理电路模块的输出信号(OC12)和第二驱动信号(DATA2)实现第二IGBT管驱动信号电路模块的第四PMOS管(MPC4)在寻址期开启，非寻址期关断。 

Images