CN103165515B - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN103165515B CN103165515B CN201110406845.7A CN201110406845A CN103165515B CN 103165515 B CN103165515 B CN 103165515B CN 201110406845 A CN201110406845 A CN 201110406845A CN 103165515 B CN103165515 B CN 103165515B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- manufacture method
- temperature oxide
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的制作方法。所述制作方法包括:提供半导体衬底;在所述半导体衬底上依次形成阻挡层、低K介质层;用氧等离子体对低K介质层表面进行轰击;在所述低K介质层上依次形成低温氧化层和图案化的光刻胶层;以所述光刻胶层为掩模,刻蚀所述低温氧化层;去除所述光刻胶层,以低温氧化层为掩模,刻蚀所述低K介质层和阻挡层至露出所述半导体衬底,形成沟槽;对上述步骤形成的半导体结构进行清洗。本发明可以防止底切现象。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及的是一种半导体器件的制作方法。
背景技术
随着半导体技术的发展,集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小,线宽的减小对集成电路的形成工艺提出了更高的要求。
半导体器件通常由多层金属层、多层介质层形成,所述多层金属层由设置于介质层中的插塞实现金属层之间的电连接,随着线宽的减小,现在介质层多采用介电常数小于3的低介电常数的介质材料。
现有技术在形成低K(介电常数)介质层之后,还会在低K介质层上形成硬掩模层,所述硬掩模层形成于所述低K介质层的顶部,防止低K介质层与化学溶液发生反应。
具体地,参考图1至图5示出了现有技术半导体器件制造方法的示意图。
如图1所示,提供半导体衬底10,在半导体衬底10上依次形成铜阻挡层20、低K介质层30,并通过氧等离子体对低K介质层30的表面进行轰击,去除低K介质层30表面的杂质,从而使低K介质层30表面较为整洁,提高了低K介质层30与后续形成的硬掩模层之间的粘附性。
如图2所示,在低K介质层30的表面上依次形成硬掩模层40、底部抗反射(Bottom Anti-Reflective Coating,BARC)层50和图案化的光刻胶层60,所述硬掩模层40的材料可以为以TEOS(正硅酸乙酯)为反应源制备的二氧化硅。
如图3所示,以图案化的光刻胶层60为掩模,刻蚀BARC层50和硬掩模层40,且去除光刻胶层60。
如图4所示,以所述BARC层50为掩模,采用干法刻蚀工艺刻蚀所述低K介质层30和铜阻挡层20至露出半导体衬底10,形成沟槽。
如图5所示,通过稀释的氢氟酸(DHF)对半导体结构进行清洗。
然而,在所述清洗步骤中,低K介质层30和硬掩模层40交界面的端部会形成一个缺口,称为底切现象。
所述底切的形成容易影响半导体器件的性能,降低半导体器件的良率。
更多的防止底切现象的半导体制造方法的技术可以参考公告号为US10687424的美国专利。
因此,如何防止半导体器件出现底切的现象就成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的技术问题是提供一种防止底切现象的半导体器件的制作方法。
为了解决上述问题,本发明提供了一种半导体器件的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上依次形成阻挡层、低K介质层;
用氧等离子体对低K介质层表面进行轰击;
在所述低K介质层上依次形成低温氧化层和图案化的光刻胶层;
以所述光刻胶层为掩模,刻蚀所述低温氧化层,并去除所述光刻胶层;
以低温氧化层为掩模,刻蚀所述低K介质层和阻挡层至露出所述半导体衬底,形成沟槽;
对上述步骤形成的半导体结构进行清洗。
可选地,所述阻挡层的厚度范围包括:
可选地,所述低温氧化层的厚度范围包括:
可选地,所述低温氧化层的材料包括:二氧化硅。
可选地,所述低温氧化层的形成温度小于或等于300℃。
可选地,所述半导体器件的制作方法还包括:在形成图案化的光刻胶层之前,在所述低温氧化层上形成底部抗反射层;在刻蚀所述低温氧化层之前,以所述光刻胶层为掩模,刻蚀所述底部抗反射层;在刻蚀所述低K介质层至露出所述阻挡层之后,去除所述底部抗反射层。
可选地,所述底部抗反射层的材料包括:氮化钛;所述底部抗反射层的厚度范围包括:
可选地,所述进行清洗的步骤包括:通过氢氟酸对半导体器件进行清洗。
可选地,所述半导体器件的制作方法还包括:在进行清洗之后,在所述沟槽中填充金属层,进行平坦化处理,去除所述低温氧化层,所述金属层的上表面与所述低K介质层的上表面齐平。
可选地,所述低温氧化层采用CMP(化学机械研磨)工艺去除。
可选地,所述金属层的材料为铜,所述阻挡层为铜阻挡层。
与现有技术相比,本发明具有以下优点:本发明在低K介质层上形成低温氧化层,由于低温氧化层与清洗液的反应速率远大于低K介质层与清洗液的反应速率,因此在刻蚀低K介质层之后的清洗过程中,可以避免清洗液对所述低K介质层表面的腐蚀,进而防止底切现象。
附图说明
图1至图5是现有技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图;
图6是本发明半导体器件的制作方法一实施方式的流程示意图;
图7至图17是本发明半导体器件的制作方法的示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
常见的低K介质层包括由Si(硅)、C(碳)、O(氧)、H(氢)四种原子组成的SiCOH介质。本发明的申请人发现在通过氧等离子体对低K介质层表面进行轰击时,位于低K介质层表面的SiCOH介质会和氧发生反应,具体地,SiCOH介质中的C与氧发生反应而从低K介质层表面脱离,从而在低K介质层表面处形成SiOH介质。
而在清洗过程中,由于清洗液对不含C原子的SiOH介质的腐蚀速率远大于其对SiCOH的腐蚀速率,并且清洗液对SiOH介质的腐蚀速率远大于其对硬掩模层的腐蚀速率,因此低K介质层与硬掩模层交界面端部的SiOH介质被很快地腐蚀,从而在低K介质层表面和硬掩模层之间形成缺口,进而造成了底切现象。
为了解决现有技术的问题,本发明提供一种半导体器件的制作方法,包括:提供半导体衬底;在所述半导体衬底上依次形成阻挡层、低K介质层;用氧等离子体对低K介质层表面进行轰击;在所述低K介质层上依次形成低温氧化层和图案化的光刻胶层;以所述光刻胶层为掩模,刻蚀所述低温氧化层,并去除所述光刻胶层;以低温氧化层为掩模,刻蚀所述低K介质层和阻挡层至露出所述半导体衬底,形成沟槽;进行清洗。
本发明通过在低K介质层上形成低温氧化层,用低温氧化层取代了现有技术中的硬掩模层。由于低温氧化层与清洗液的反应速率远大于低K介质层或硬掩模层与清洗液的反应速率,因此在刻蚀低K介质层之后的清洗过程中,可以避免清洗液对所述低K介质层表面的腐蚀,进而防止底切现象。
参考图6,示出了本发明半导体器件的制作方法一实施方式的流程示意图。所述制作方法大致包括以下步骤:
步骤S1,提供半导体衬底,在所述半导体衬底上依次形成阻挡层、低K介质层;
步骤S2,用氧等离子体对低K介质层表面进行轰击;
步骤S3,在所述低K介质层上依次形成低温氧化层和图案化的光刻胶层;
步骤S4,以所述光刻胶层为掩模,刻蚀所述低温氧化层,并去除所述光刻胶层;
步骤S5,以低温氧化层为掩模,刻蚀所述低K介质层和阻挡层至露出所述半导体衬底,形成沟槽;
步骤S6,对上述步骤形成的半导体结构进行清洗。
下面结合附图对本发明的技术方案做详细说明。
执行步骤S1,如图7所示,提供半导体衬底100。
所述半导体衬底100可以是硅或者硅锗,所述半导体衬底100中可以包括MOS管等器件,还可以包括用于实现电连接的金属导线。
在半导体衬底100上形成低K介质层之前,先在半导体衬底100上形成阻挡层200,所述阻挡层200用于防止金属扩散。例如,所述阻挡层200可以是铜阻挡层或铝阻挡层等金属阻挡层。需要说明的是,本实施例中,所述阻挡层200为铜阻挡层,用于防止位于阻挡层200下方的铜质金属导线的扩散,所述铜阻挡层的材料可以为氮化硅,但是本发明并不限制于此。
具体地,所述阻挡层200的厚度范围可以包括:如: 或
在阻挡层200上形成低K介质层300。本实施例中,所述低K介质层300可以由Si、C、O、H四种原子组成,为SiCOH介质层。
具体地,可以通过化学气相沉积的方法形成所述SiCOH介质层。
所述低K介质层300的厚度范围可以包括如: 或
执行步骤S2,通过氧(O)等离子体对低K介质层300的表面进行轰击,去除低K介质层300表面的杂质,以获得平整洁净的低K介质层300表面,进而提高低K介质层300与后续形成的位于其上表面的材料的粘附性。
通过氧等离子体对低K介质层300进行轰击时,Si、C、O、H四种原子中的C会和O发生反应,从而使低K介质层300的表面形成包括Si、O、H的SiOH层(图中未示出)。
执行步骤S3,如图8所示,在所述低K介质层300上形成低温氧化层400。
由于低K介质层300的表面很平整洁净,因此低温氧化层400与低K介质层300的粘附性很好。
本实施例中采用低温氧化层400取代现有技术中的硬掩模层,现有技术中形成硬掩模层时的温度一般位于350℃~400℃,而本实施例中形成低温氧化层400的温度则可以小于或等于300℃,如:300℃、220℃或150℃等。从而低温氧化层400与清洗液的反应速率远高于低K介质层300或硬掩模层与清洗液的反应速率,最终可以避免清洗液对所述低K介质层300表面的腐蚀,进而防止底切现象。
所述低温氧化层400的材料可以包括:二氧化硅,也可以为在300℃以下的温度形成的其他氧化层。
所述低温氧化层400的厚度范围可以包括:如:或
优选地,参考图9所示,在所述低温氧化层400表面形成光刻胶之前,还可以在所述低温氧化层400表面形成底部抗反射层500。所述底部抗反射层500的作用主要为:防止光线通过光刻胶后在晶圆界面发生反射,避免反射的光线会与入射光发生干涉,使得光刻胶能均匀曝光。
所述底部抗反射层500的厚度范围可以包括:如: 或具体地,所述底部抗反射层500的材料可以为氮化钛(TiN)。
接着,在所述底部抗反射层500上形成光刻胶层,并采用光刻工艺,如图10所示,在所述底部抗反射层500上形成图案化的光刻胶层600。
本发明并不限制光刻胶的材料,可以是任意材料的光刻胶。
接着执行步骤S4,如图11所示,以所述光刻胶层600为掩模,刻蚀所述底部抗反射层500和所述低温氧化层400,并去除所述光刻胶层600。
本实施例中可以采用干法刻蚀工艺刻蚀所述底部抗反射层500和所述低温氧化层400。具体地,可以采用Cl2(氯气)作为刻蚀气体。
本实施例可以采用灰化工艺去除所述光刻胶层600。
接着执行步骤S5,如图12所示,以所述底部抗反射层500为掩模,刻蚀所述低K介质层300至露出所述阻挡层200。
本实施例中可以采用干法刻蚀工艺刻蚀所述低K介质层300,其中,刻蚀气体可以为Cl2(氯气)。
所述刻蚀气体对底部抗反射层500的刻蚀速率远小于所述刻蚀气体Cl2对低K介质层300的刻蚀速率。
当刻蚀所述低K介质层300之后,如图13所示,去除所述底部抗反射层500。
如图14所示,以低温氧化层400为掩模,可以继续采用以Cl2作为刻蚀气体的干法刻蚀工艺刻蚀所述阻挡层200至露出所述半导体衬底100,形成沟槽。所述刻蚀气体Cl2对低温氧化层400的刻蚀速率远小于所述刻蚀气体Cl2对阻挡层200的刻蚀速率。
执行步骤S6,本实施例中,采用稀释的氢氟酸作为清洗液对所述半导体器件进行清洗,但是本发明对此不做限制。
如图15所示,在清洗的过程中,清洗液会与低温氧化层400发生反应,从而腐蚀低温氧化层400,但是清洗液与低K介质层300的反应速率远小于清洗液与低温氧化层400的反应速率,因此可以避免清洗液对所述低K介质层300表面的腐蚀,在低K介质层300和所述低温氧化层400的交界面处不会形成缺口,也就不会造成底切现象。
具体地,所述稀释的氢氟酸中水和氢氟酸的体积比为300∶1。
需要说明的是,上述实施例以稀释的氢氟酸作为清洗溶液,但是本发明并不限制于此,还可以是诸如磷酸溶液等的其他清洗溶液。
在进行清洗之后,如图16所示,本实施例还可以在所述沟槽中填充金属层700,如:铜金属层。如图17所示,进行平坦化处理,去除所述低温氧化层400,且使所述金属层700的上表面与所述低K介质层300的上表面齐平,以形成金属栓塞700a。具体地,可以采用化学机械研磨(CMP)工艺去除所述低温氧化层400及位于低温氧化层400上的金属层700,使剩余的金属层700的上表面与所述低K介质层300的上表面齐平。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种半导体器件的制作方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上依次形成阻挡层、低K介质层;
用氧等离子体对低K介质层表面进行轰击;
在所述低K介质层上依次形成低温氧化层和图案化的光刻胶层,所述低温氧化层的形成温度小于或等于300℃;
以所述光刻胶层为掩模,刻蚀所述低温氧化层,并去除所述光刻胶层;
以低温氧化层为掩模,刻蚀所述低K介质层和阻挡层至露出所述半导体衬底,形成沟槽;
对上述步骤形成的半导体结构进行清洗。
2.如权利要求1所述的半导体器件的制作方法,其特征在于,所述阻挡层的厚度范围包括:
3.如权利要求1所述的半导体器件的制作方法,其特征在于,所述低温氧化层的厚度范围包括:
4.如权利要求1所述的半导体器件的制作方法,其特征在于,所述低温氧化层的材料包括:二氧化硅。
5.如权利要求1所述的半导体器件的制作方法,其特征在于,所述半导体器件的制作方法还包括:在形成图案化的光刻胶层之前,在所述低温氧化层上形成底部抗反射层;在刻蚀所述低温氧化层之前,以所述光刻胶层为掩模,刻蚀所述底部抗反射层;在刻蚀所述低K介质层至露出所述阻挡层之后,去除所述底部抗反射层。
6.如权利要求5所述的半导体器件的制作方法,其特征在于,所述底部抗反射层的材料包括:氮化钛;所述底部抗反射层的厚度范围包括:
7.如权利要求1所述的半导体器件的制作方法,其特征在于,所述进行清洗的步骤包括:通过氢氟酸对半导体器件进行清洗。
8.如权利要求1所述的半导体器件的制作方法,其特征在于,所述半导体器件的制作方法还包括:在进行清洗之后,在所述沟槽中填充金属层,进行平坦化处理,去除所述低温氧化层,所述金属层的上表面与所述低K介质层的上表面齐平。
9.如权利要求8所述的半导体器件的制作方法,其特征在于,所述低温氧化层采用CMP工艺去除。
10.如权利要求8所述的半导体器件的制作方法,其特征在于,所述金属层的材料为铜,所述阻挡层为铜阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110406845.7A CN103165515B (zh) | 2011-12-08 | 2011-12-08 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110406845.7A CN103165515B (zh) | 2011-12-08 | 2011-12-08 | 半导体器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165515A CN103165515A (zh) | 2013-06-19 |
CN103165515B true CN103165515B (zh) | 2015-03-11 |
Family
ID=48588492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110406845.7A Active CN103165515B (zh) | 2011-12-08 | 2011-12-08 | 半导体器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165515B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517831B (zh) * | 2013-09-27 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN107564849B (zh) * | 2016-06-30 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6495447B1 (en) * | 2001-06-26 | 2002-12-17 | Advanced Micro Devices, Inc. | Use of hydrogen doping for protection of low-k dielectric layers |
CN1649126A (zh) * | 2004-01-28 | 2005-08-03 | 三星电子株式会社 | 用于在半导体器件中形成互连线的方法及互连线结构 |
CN1941327A (zh) * | 2005-09-30 | 2007-04-04 | 东部电子株式会社 | 制造图像传感器的方法 |
CN101964307A (zh) * | 2010-07-30 | 2011-02-02 | 上海宏力半导体制造有限公司 | 刻蚀图形的形成方法 |
-
2011
- 2011-12-08 CN CN201110406845.7A patent/CN103165515B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6495447B1 (en) * | 2001-06-26 | 2002-12-17 | Advanced Micro Devices, Inc. | Use of hydrogen doping for protection of low-k dielectric layers |
CN1649126A (zh) * | 2004-01-28 | 2005-08-03 | 三星电子株式会社 | 用于在半导体器件中形成互连线的方法及互连线结构 |
CN1941327A (zh) * | 2005-09-30 | 2007-04-04 | 东部电子株式会社 | 制造图像传感器的方法 |
CN101964307A (zh) * | 2010-07-30 | 2011-02-02 | 上海宏力半导体制造有限公司 | 刻蚀图形的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103165515A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100576499C (zh) | 双镶嵌结构的形成方法 | |
CN101459125A (zh) | 连接孔的形成方法 | |
CN102148191A (zh) | 接触孔形成方法 | |
US7772112B2 (en) | Method of manufacturing a semiconductor device | |
CN104183536A (zh) | 一种制作半导体器件的方法 | |
CN101055421A (zh) | 双镶嵌结构的形成方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
CN103165515B (zh) | 半导体器件的制作方法 | |
CN102222640B (zh) | 通孔形成方法 | |
CN101625992A (zh) | 双镶嵌结构的制作方法 | |
KR100778869B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
CN104979275A (zh) | 接触插塞的形成方法 | |
JP2004006708A (ja) | 半導体装置の製造方法 | |
CN103035509B (zh) | 半导体器件的制造方法 | |
CN103165520A (zh) | 半导体器件的制造方法 | |
KR100900680B1 (ko) | 반도체 소자의 제조 방법 | |
KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
CN107564849B (zh) | 半导体器件的制造方法 | |
JP4338748B2 (ja) | 半導体装置の製造方法 | |
CN102446814A (zh) | 双镶嵌结构的形成方法 | |
KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100326262B1 (ko) | 반도체장치제조방법 | |
KR20030000483A (ko) | 반도체소자의 제조방법 | |
JP2010114255A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |