KR100900680B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100900680B1 KR100900680B1 KR1020020075796A KR20020075796A KR100900680B1 KR 100900680 B1 KR100900680 B1 KR 100900680B1 KR 1020020075796 A KR1020020075796 A KR 1020020075796A KR 20020075796 A KR20020075796 A KR 20020075796A KR 100900680 B1 KR100900680 B1 KR 100900680B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- gas
- etching
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 abstract description 15
- 238000009499 grossing Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000008239 natural water Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 듀얼 다마신 패턴(Dual Damascene Pattern)의 금속 배선(Metal Line) 형성에 있어서 금속 배선용 트렌치(Trench)를 먼저 형성하여 금속 배선을 형성할 수 있고, 트렌치 상부의 모서리 부분을 라운딩(Rounding)화하여 비아홀 패터닝(Via Hole Patterning) 공정을 원활하게 할 수 있는 반도체 소자의 제조 방법을 제공한다.
트렌치, 라운딩, 듀얼 다마신
Description
도 1은 종래의 패싯 현상이 나타난 듀얼 다마신 패턴의 SEM 사진이고, 도 2는 비아홀 개구부 상에 형성된 펜스가 형성된 SEM 사진이다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 배리어막
14 : 층간 절연막 16 : 트렌치
18 : 반사 방지막 20 : 비아홀
22 : 금속배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, 듀얼 다마신 패턴 의 금속 배선 형성 방법에 관한 것이다.
반도체 제조 기술의 최대 목표는 반도체 소자의 고집적화와 고성능화에 있다. 이는 소자가 집적화될 수록 백 앤드 오브 라인(Back End Of Line; BEOL)의 금속화(Metalization)에 의한 RC(Resistance Capacitance) 딜레이(Delay)가 소자의 속도(Device Speed)를 좌우하게 되었다. 이러한 RC 딜레이를 줄이기 위해 저항이 낮은 구리(Cu)를 메탈로 적용하고 유전체(Dielectric)로 저유전율(Low-k)의 물질을 사용하여 비아홀(Via Hole)과 메탈 배선을 동시에 형성하는 듀얼 다마신(Dual Damascene) 방법을 사용한다.
이러한 듀얼 다마신 패턴을 형성하는 방법에는 여러 가지가 있지만, 일반적으로 포토 마스크 정렬(Photo Mask Align) 측면에서 가장 유리한 비아홀을 먼저 형성한 다음 트렌치를 형성하여 듀얼 다마신 패턴을 형성하는 비아 퍼스트 스킴(Via First Scheme)을 사용한다.
도 1은 종래의 패싯 현상이 나타난 듀얼 다마신 패턴의 SEM 사진이고, 도 2는 비아홀 개구부 상에 형성된 펜스가 형성된 SEM 사진이다.
도 1 및 도 2를 참조하면, 상술한 비아 퍼스트 스킴은 노광장비의 적층능력에 매우 문제가 많이 발생한다. 0.13㎛ 이하의 고성능 반도체 소자에서, 높은 종횡비를 갖는 비아홀 형성을 위해서는 적층능력의 한계와 같은 많은 문제점이 발생한다. 또한, 유전상수가 낮은 막을 이용하여 층간 절연막을 형성하게 되면 도 1에서와 같이 비아홀 개구부에 패싯(Facet) 현상이 발생하여 소자 특성을 악화시킨다(도 1의 A영역). 또한, 비아홀 형성후 비아홀 하부를 보호하기 위하여 반사 방지막을 이용하여 비아홀을 매립하지만 비아홀의 패턴 밀도 차에 의해 비아홀에 매립되는 반사 방지막의 높이가 서로 일정하지 않아 트렌치 형성시 큰 문제점이 된다. 또한, 도 2에서와 같이 트렌치 식각시 비아홀 개구부 상에 식각 산화막으로 이루어진 뿔 또는 왕관모양의 펜스(Fence)가 발생하여 금속배선의 전기적 특성을 악화시키는 문제점이 발생한다(도 2의 B영역).
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 듀얼 다마신 패턴의 금속 배선 형성에 있어서 트렌치 퍼스트 스킴을 적용하되, 트렌치 상부 모서리 부분을 라운딩하여 비아 마스크 패터닝을 원활하게 실시함으로서 트렌치 퍼스트 스킴을 이용한 듀얼 다마신 패턴의 금속배선을 형성할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 접합부 또는 하부 금속배선이 형성된 반도체 기판 상에 배리어막과 층간 절연막을 순차적으로 형성하는 단계와, 패터닝 공정을 실시하여 상기 층간 절연막의 일부를 식각하여 트렌치를 형성하는 단계와, 패터닝 공정을 실시할 때 빛이 난 반사되는 것을 억제하기 위하여 상기 트렌치 상부 모서리 부분이 라운딩되도록 식각하는 단계와, 패터닝 공정을 실시하여 상기 트렌치 하부에, 상기 접 합부 또는 상기 하부 금속 배선과의 연결을 위한 비아홀을 형성하는 단계와, 상기 비아홀을 통해 노출된 상기 배리어막을 제거하는 단계 및 전체 구조 상부에 상기 트렌치가 매립되도록 도전성 물질을 증착한 다음, 상기 트렌치 상부의 라운딩된 모서리 부분이 제거되도록 평탄화 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(접합부, 하부금속배선)가 형성된 반도체 기판(10) 상에 배리어(Barrier)막(12) 및 층간 절연막(14)을 형성한다.
구체적으로, 배리어막(12)은 반도체 기판(10)과 기판상에 형성된 여러 요소를 보호하고, 확산을 방지하기 위해 질화막 계열을 물질막(SiC막, SiN막)으로 형성한다. 층간 절연막(14)은 후속 공정에 의해 손실을 감안하여 형성될 금속배선의 높 이 보다 100 내지 2000Å 높게 형성한다. 예를 들어 비아홀과 금속배선용 트렌치가 형성될 층간 절연막(14)에서 목표로 하는 금속배선의 높이가 3000Å 이고, 비아홀의 높이가 2000Å 이면 종래에는 5000Å 두께의 층간 절연막을 형성하였지만, 본 발명에서는 이보다 100 내지 2000Å 더 두껍게 5100 내지 7000Å 두께의 층간 절연막(14)을 형성한다. 층간 절연막(14)은 화학 기상 증착법(Chemical Vaper Deposition; CVD), 저압 화학 기상 증착법(Low Pressure CVD; LP-CVD), 플라즈마 인핸스드 화학 기상 증착법(Plasma Enhanced CVD; PE-CVD) 또는 대기압 화학 기상 증착법(Atmospheric Pressure CVD; AP-CVD)을 이용하여 형성하거나, 회전도포 방식을 이용하여 유기 규산염(Organo-Silicate Glass; OSG) 계열의 HOSP막, 또는 유기 계열의 SiLK막 및 플레어(Flare)막을 형성한다.
이에 한정되지 않고, 듀얼 다마신 패턴의 금속 배선을 형성하기 위한 다양한 목적을 갖는 다양한 형태의 절연막을 이용하여 층간 절연막(14)을 형성할 수 있다. 즉, 반도체 기판 상에 하부 구조물을 보호하기 위한 배리어막, 비아홀 형성을 위한 제 1 층간 절연막, 트렌치 형성을 위한 식각 방지막 및 제 2 층간 절연막을 증착한다.
도 3b 및 3c를 참조하면, 패터닝 공정을 실시하여 트렌치(16)를 형성한 다음 트렌치(16) 상부 모서리 부분을 라운딩 한다. 전체 구조 상부에 단차를 따라서 실리콘 질화막(SiON막)계열의 반사 방지막(18)을 형성한다.
구체적으로, 층간 절연막(14) 상부에 감광막을 도포한 다음 트렌치(16) 마스크를 이용한 사진식각공정을 실시하여 제 1 감광막 패턴(미도시)을 형성한다. 상기 제 1 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 층간 절연막(14)의 일부를 제거하여 금속 배선용 트렌치(16)를 형성한다. 트렌치(16)는 CxFyHz(x, y, z는 자연수) 가스를 주 식각 가스로 하는 건식 식각을 실시하여 목표로 하는 깊이로 형성하거나, 목표로 하는 깊이보다 100 내지 2000Å 더 깊게 형성한다. 감광막 스트립 공정을 실시하여 상기 제 1 감광막 패턴을 제거한다. 이에 한정되지 않고, 감광막 증착전에 유기 반사 방지막(Organic BARC)을 도포하여 트렌치 마스크 패터닝을 용이하게 하고, 상기 제 1 감광막 패턴 식각시 함께 식각한다. 또는 유기 반사방지막 대신 SiN막 또는 SiON 계열의 막을 증착하여 트렌치 마스크 패터닝을 용이하게 할 수 있다.
플라즈마 건식 식각이나, 불소(F)계열의 용액을 이용한 습식식각을 실시하여 트렌치(16) 상부 모서리를 라운딩시킨다(도 3c의 C영역). 네온(Ne), 아르곤(Ar) 및 크립톤(Kr)등의 불활성 기체를 이용한 건식 식각 공정을 수행할 수 있다. 구체적으로는 '불활성 기체와 N2가스의 혼합가스', '불활성 기체와 O2가스의 혼합가스' 또는 '불활성 기체, N2가스 및 O2 가스의 혼합가스' 중 어느 하나의 혼합 가스를 이용한 플라즈마 건식 식각을 실시하여 트렌치(16)가 형성된 층간 절연막(14) 상부를 식각하게 되면, 플라즈마 건식 식각에 의한 패싯 현상으로 인해 트렌치(16) 상부 모서리 부분이 라운딩된다. 또한, HF를 포함하는 불소 계열의 용액을 이용한 습식 식각을 실시하게 되면, 평평한 면보다 모서리 부분이 빨리 식각되는 특성으로 인해 트렌치(16) 상부 모서리 부분이 라운딩 된다.
이때, 플라즈마 건식 식각이나, 습식 식각을 통해 소정 두께의 층간 절연막(14)이 식각된다. 만일 트렌치의 폭을 목표하는 깊이로 식각하였을 경우 트 렌치(16) 상부의 층간 절연막(14) 뿐만 아니라 트렌치(16) 하부의 층간 절연막(14)까지 식각된다. 한편, 트렌치(16) 폭을 목표로 하는 깊이보다 100 내지 2000Å 깊게 식각하였다면, 트렌치(16) 상부의 층간 절연막(14)만 식각하고, 트렌치(16) 하부와 측벽의 형상에 미치는 영향을 극소화한다. 이를 위해 불화성 기체 분자를 사용하거나, 트렌치(16) 내부를 소정의 물질막으로 매립하는 등의 방법을 사용한다. 이때, 목표보다 두껍게 증착한 층간 절연막(14)을 완전히 제거하거나 또는, 일부만 제거하여 듀얼 다마신 패턴 형성후 완전히 제거할 수 있다.
전체 구조 상부에 단차를 따라 100 내지 400Å 두께의 SiON 계열의 반사 방지막(18)을 증착하여 후속 비아 패터닝시 난반사를 최소화 한다. SiON 계열의 반사 방지막(18)을 형성하지 않고 본 발명의 반도체 소자의 제조 공정을 진행할 수 있다.
도 3d를 참조하면, 패터닝 공정을 실시하여 트렌치(16) 하부에 접합부 또는 하부 금속배선과의 연결을 위한 비아홀(20)을 형성한다.
구체적으로, 전체 구조 상부에 감광막을 도포한 다음 비아 마스크를 이용한 사진식각공정을 실시하여 제 2 감광막 패턴(미도시)을 형성한다. 상기 제 2 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 SiON 계열의 반사 방지막(18) 및 층간 절연막(14)을 제거하여 비아홀(20)을 형성한다. SiON 계열의 반사 방지막(18)은 CF 계열의 가스를 포함한 할로겐족 원소를 이용한 건식식각을 실시하여 제거하거나, H3PO4 용액을 이용한 습식식각을 실시하여 제거한다. 일반적인 비아식각을 실 시하여 층간 절연막(14)을 식각한다. 이에 한정되지 않고, 상기 감광막 도포 전에 유기계열의 반사 방지막(미도시)을 도포하여 트렌치(16) 상부 모서리 부분에서 발생하는 난반사를 최소화 할 수 있다. 상기 제 2 감광막 패턴을 식각한 다음 트렌치(16) 내부와 층간 절연막(14) 상부에 잔류하는 SiON 계열의 반사 방지막(18)을 제거하거나, 금속배선 형성후 상호 정전용량상 그 마진(Margin)이 허용될 경우는 제거하지 않을 수 있다.
도 3e를 참조하면, 비아홀(20) 하부에 노출된 배리어막(12)을 제거한다. 세정공정을 실시한 다음 비아홀(20)과 트렌치(16)를 포함하는 전체 구조의 단차를 따라 금속의 확산을 방지하는 얇은 장벽층(미도시)과 씨드층(미도시)을 증착한다. 전체 구조 상부에 도전성 물질을 증착하여 비아홀(20)과 트렌치(16)를 매립한다. 열처리 공정과 평탄화 공정을 실시하여 듀얼 다마신 구조의 금속 배선(22)을 형성한다. 이때, 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 또는 전면 건식 식각(Blank Etch)을 이용한 평탄화 공정을 실시하여 트렌치(16) 상부 모서리에 형성된 패싯의 깊이만큼 층간 절연막(14)을 제거하여 트렌치(16) 상부 모서리에 형성된 패싯(라운딩 형상)을 제거한다. 또한, 잔류하는 SiON 계열의 반사 방지막(18)을 세정 공정을 통해 제거하거나, 평탄화 공정을 통해 제거한다.
상술한 바와 같이, 본 발명은 듀얼 다마신 패턴의 금속 배선 형성에 있어서 금속 배선용 트렌치를 먼저 형성하여 금속 배선을 형성할 수 있다.
또한, 트렌치 상부의 모서리를 라운딩화 하여 비아홀 패터닝 공정을 원활하게 할 수 있다.
Claims (5)
- (a)접합부 또는 하부 금속배선이 형성된 반도체 기판 상에 배리어막과 층간 절연막을 순차적으로 형성하는 단계;(b)패터닝 공정을 실시하여 상기 층간 절연막의 일부를 식각하여 트렌치를 형성하는 단계;(c)패터닝 공정을 실시할때 빛이 난반사되는 것을 억제하기 위하여 상기 트렌치 상부 모서리 부분이 라운딩되도록 식각하는 단계;(d)패터닝 공정을 실시하여 상기 트렌치 하부에, 상기 접합부 또는 상기 하부 금속 배선과의 연결을 위한 비아홀을 형성하는 단계;(e)상기 비아홀을 통해 노출된 상기 배리어막을 제거하는 단계; 및(f)전체 구조 상부에 상기 트렌치가 매립되도록 도전성 물질을 증착한 다음, 상기 트렌치 상부의 라운딩된 모서리 부분이 제거되도록 평탄화 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (c) 단계의 식각은,'불활성 기체와 N2가스의 혼합가스', '불활성 기체와 O2가스의 혼합가스' 또는 '불활성 기체, N2가스 및 O2 가스의 혼합가스' 중 어느 하나의 혼합 가스를 이용한 플라즈마 건식 식각인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (c) 단계의 식각은,HF를 포함하는 불소 계열의 용액을 이용한 습식 식각인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (c) 단계와 상기 (d) 단계 사이에,전제 구조상에 단차를 따라 SiON 계열의 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막은 제 1 절연막, 식각 방지막 및 제 2 절연막이 순차적 적층된 막인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075796A KR100900680B1 (ko) | 2002-12-02 | 2002-12-02 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075796A KR100900680B1 (ko) | 2002-12-02 | 2002-12-02 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040048042A KR20040048042A (ko) | 2004-06-07 |
| KR100900680B1 true KR100900680B1 (ko) | 2009-06-01 |
Family
ID=37342966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020075796A KR100900680B1 (ko) | 2002-12-02 | 2002-12-02 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100900680B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726147B1 (ko) * | 2005-02-28 | 2007-06-13 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체장치의 제조 방법 |
| KR100724625B1 (ko) * | 2005-06-09 | 2007-06-04 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR100724271B1 (ko) * | 2005-12-29 | 2007-05-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100770541B1 (ko) * | 2005-12-29 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930024106A (ko) * | 1992-05-30 | 1993-12-21 | 김주용 | 반도체 소자의 콘택형성방법 |
| JPH06283483A (ja) * | 1993-03-24 | 1994-10-07 | Sanyo Electric Co Ltd | エッチング方法 |
| KR19990039605A (ko) * | 1997-11-13 | 1999-06-05 | 윤종용 | 반도체 소자의 층간 접속방법 |
| US6429121B1 (en) * | 2001-02-07 | 2002-08-06 | Advanced Micro Devices, Inc. | Method of fabricating dual damascene with silicon carbide via mask/ARC |
-
2002
- 2002-12-02 KR KR1020020075796A patent/KR100900680B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930024106A (ko) * | 1992-05-30 | 1993-12-21 | 김주용 | 반도체 소자의 콘택형성방법 |
| JPH06283483A (ja) * | 1993-03-24 | 1994-10-07 | Sanyo Electric Co Ltd | エッチング方法 |
| KR19990039605A (ko) * | 1997-11-13 | 1999-06-05 | 윤종용 | 반도체 소자의 층간 접속방법 |
| US6429121B1 (en) * | 2001-02-07 | 2002-08-06 | Advanced Micro Devices, Inc. | Method of fabricating dual damascene with silicon carbide via mask/ARC |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040048042A (ko) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060073699A1 (en) | Method for fabricating semiconductor device | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| KR20030060481A (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| US20210375750A1 (en) | Interconnection structure having increased conductive features and method of manufacturing the same | |
| KR100900680B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100616499B1 (ko) | 반도체소자 제조 방법 | |
| US7015149B2 (en) | Simplified dual damascene process | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100471409B1 (ko) | 반도체소자 제조방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100515058B1 (ko) | 금속 패턴을 갖는 반도체 소자의 형성방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR100460745B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100609133B1 (ko) | 금속 배선 형성 방법 | |
| KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| KR100875027B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101152261B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100481889B1 (ko) | 반도체 소자의 제조방법 | |
| KR100456419B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 11 |