CN103138754A - 频率产生器及产生频率信号的方法 - Google Patents

频率产生器及产生频率信号的方法 Download PDF

Info

Publication number
CN103138754A
CN103138754A CN2012100234804A CN201210023480A CN103138754A CN 103138754 A CN103138754 A CN 103138754A CN 2012100234804 A CN2012100234804 A CN 2012100234804A CN 201210023480 A CN201210023480 A CN 201210023480A CN 103138754 A CN103138754 A CN 103138754A
Authority
CN
China
Prior art keywords
signal
frequency
error amount
frequency error
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100234804A
Other languages
English (en)
Other versions
CN103138754B (zh
Inventor
吴青正
莊志禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deyi Microelectronics Co ltd
Original Assignee
Skymedi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skymedi Corp filed Critical Skymedi Corp
Publication of CN103138754A publication Critical patent/CN103138754A/zh
Application granted granted Critical
Publication of CN103138754B publication Critical patent/CN103138754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种频率产生器及产生频率信号的方法。数字控制振荡器(DCO)产生频率信号。第一频率校正单元萃取周期信号并决定萃取周期信号与导出频率信号之间的频率误差量。当频率误差量的绝对值大于第一预设临界值时，第二频率校正单元产生粗调谐信号，且当频率误差量的绝对值小于第二预设临界值时，第二频率校正单元产生细调谐信号。

Description

频率产生器及产生频率信号的方法
技术领域
本发明涉及一种通讯***，特别是涉及一种适用于通讯***的频率产生器及产生频率信号的方法。
背景技术
对于串化(serializer，Ser)/解串化(deserializer，Des)接口架构的通讯***，一般是使用串化/解串化(Ser/Des)链接或串行总线来连接主机与电子装置，例如通用串行总线(USB)、串行进阶技术附加装置(SATA)或***组件互连扩展(PCI-E)等串行总线。图1显示传统通讯***的方块图，其包含主机11及电子装置12。此外，通信***还包含合成器13(例如锁相回路(PLL)或展频频率产生器(SSCG))，用以提供频率给电子装置12的发射器/接收器(Tx/Rx)。合成器13或主机11需使用谐振器(resonator)14(例如石英晶体、电感电容共振腔(LC tank)或电阻电容振荡器(RC bank))，以提供稳定且准确的频率源。然而，谐振器14通常体积庞大或/和消耗大量功率，因此一些高度整合***(例如优盘(pen drive))无法提供足够空间或功率。虽然有人提出基于板上芯片(COB)技术的嵌入式振荡器，然而其成本的增加远大于所得到的好处。
因此亟需提出一种产生频率信号的新颖机制及方法，用以较佳化面积与功率消耗的成本效益。
发明内容
鉴于上述，本发明实施例提出一种适用于通讯***的电子装置的频率产生器及产生频率信号的方法。本实施例可优化频率产生器的面积与功率消耗，并提供不同调谐范围的有效率且经济的频率校正机制。
根据本发明实施例，数字控制振荡器(DCO)用以产生一频率信号。第一频率校正单元用以决定一接收信号的有效性，并侦测且萃取该接收信号所内含的一周期信号。当接收信号为有效时，第一频率校正单元决定萃取周期信号与频率信号所导出的一导出频率信号之间的频率误差量。当频率误差量的绝对值大于第一预设临界值时，第二频率校正单元根据频率误差量以产生一粗调谐信号至数字控制振荡器。当频率误差量的绝对值小于第二预设临界值时，第二频率校正单元根据频率误差量以产生一细调谐信号至数字控制振荡器，其中第二预设临界值小于第一预设临界值。
附图说明
图1显示传统通讯***的方块图。
图2显示本发明实施例的通讯***的方块图。
图3显示图2的频率产生器的详细方块图。
图4显示图3的第一频率校正单元的详细方块图。
图5显示图3的第二频率校正单元的详细方块图。
图6显示图3的数字控制振荡器的详细方块图。
图7A显示本发明实施例的产生频率信号的方法的流程图。
图7B例示本实施例处于高速模式的相关信号波形。
图7C例示本实施例处于全速模式的相关信号波形。
主要组件符号说明
1         主机
2         谐振器
3         电子装置
31        收发器
311       发射器
312       接收器
33        频率产生器
331       第一频率校正单元
3311      信号有效侦测器
3312      周期信号侦测器
3313      频率误差计算单元
3314      频率除法器
332       第二频率校正单元
3321      频率侦测器
3322      数字低通滤波器
3323      DCO控制器
333       数字控制振荡器(DCO)
3331      电压控制振荡器(VCO)
3332      数字控制电压调节器
3333      数字控制电压调节器
5         串行总线
11        主机
12        电子装置
13        合成器
14        谐振器
71-84     步骤
Tx        发射器
Rx        接收器
DATA      接收信号
VALID     有效信号
CLK       频率信号
ERR       频率误差信号
CT        粗调谐信号
FT        细调谐信号
PERIOD    萃取周期信号
D_CLK     导出频率信号
DET       周期信号侦测信号
FD_EN    频率侦测器致能信号
LP_UP/DOWN    经低通滤波的上/下信号
INI      初始DCO值
MODE     速度模式信号
TX_EN    传输致能信号
VV       电压输入
具体实施方式
图2显示本发明实施例的通讯***的方块图，其主机1(例如计算机)藉由串行总线5连接于电子装置3(例如快闪记忆装置)。所示通讯***的主机1或/和电子装置(简称装置)3可使用串化/解串化(Ser/Des)接口架构。本实施例的串行总线5是以通用串行总线(USB)为例，特别是USB 2.0。然而，其它的串行总线标准也可适用，例如串行进阶技术附加装置(SATA)或***组件互连扩展(PCI-E)。
主机1使用谐振器2(例如石英晶体)以提供频率信号。装置3主要包含发射器(Tx)311及接收器(Rx)312，合称为收发器31。值得注意的是，本实施例的收发器31并未使用谐振器(例如石英晶体)来提供频率信号给收发器31，而是使用频率产生器33，因而得以降低体积与成本并维持频率精确度。
图3显示图2的频率产生器33的细节方块图。在本实施例中，频率产生器33包含第一频率校正单元331、第二频率校正单元332及数字控制振荡器(DCO)333。一般来说，第一频率校正单元331决定来自主机1的接收信号DATA的有效性。有效的接收信号DATA以有效信号VALID来表示，该有效信号VALID也馈至第二频率校正单元332。第一频率校正单元331侦测并萃取一周期信号，例如起始框(SOF)信号，其内含于接收信号DATA。接着，当接收信号DATA为有效时，第一频率校正单元331决定萃取周期信号与数字控制振荡器(DCO)333所产生的频率信号CLK(或其导出、相除信号)之间的频率误差量。频率误差量由频率误差信号ERR表示，其被馈至第二频率校正单元332。当频率误差量的绝对值大于第一预设临界值(例如3000ppm)时，第二频率校正单元332根据频率误差量来产生粗调谐信号CT，其控制数字控制振荡器333以初步(或粗步)降低频率误差量。对于USB2.0的一些操作速度模式(例如高速模式)，当频率误差量的绝对值小于第二预设临界值时(例如1000ppm)(其小于第一预设临界值)，第二频率校正单元332根据频率误差量(亦即，频率误差信号ERR)，以及根据频率信号CLK与接收信号DATA的比较，以产生细调谐信号FT，其控制数字控制振荡器333以进一步(或细部)降低频率误差量。
本实施例的数字控制振荡器333受到第二频率校正单元332的数字式控制，亦即，受控于数字控制信号，例如粗调谐信号CT及细调谐信号FT。本实施例的数字控制振荡器333可免除庞大的谐振器(例如石英晶体、电感电容共振腔(LC tank)或电阻电容振荡器(RC bank))。此外，当频率产生器33操作时，粗调谐信号CT或/和细调谐信号FT的值也可记录下来，例如记录于缓存器，其可位于频率产生器33之内或之外。在***中断时，所记录的粗/细调谐信号CT/FT仍可予以应用。在电源关闭或***重新启动时，所记录的粗/细调谐信号CT/FT则会抹除。
图4显示图3的第一频率校正单元331的细部方块图。在本实施例中，第一频率校正单元331包含信号有效侦测器3311、周期信号侦测器3312、频率误差计算单元3313及频率除法器3314。其中，信号有效侦测器3311根据接收信号DATA以决定接收信号DATA的有效性。接收信号DATA的有效性系以有效信号VALID来表示。周期信号侦测器3312侦测周期信号(例如起始框信号(SOF))是否存在；如果存在，则输出萃取周期信号PERIOD。频率误差计算单元3313受到主动的有效信号VALID的致能后，藉由比较萃取周期信号PERIOD与导出(或相除)频率信号D_CLK，以决定频率误差量。导出频率信号D_CLK是由频率信号CLK经频率除法器3314所导出，使得导出频率信号D_CLK的频率可相当于萃取周期信号PERIOD的频率。如果频率信号CLK的频率已经相当于萃取周期信号PERIOD的频率，则可以省略频率除法器3314。所决定的频率误差量是由频率误差信号ERR来表示。此外，本实施例的频率误差计算单元3313产生周期信号侦测信号DET，每当周期信号被辨识出来时，即触发周期信号侦测信号DET。主动的周期信号侦测信号DET被用来启动数字控制振荡器333的粗调谐阶段。频率误差计算单元3313还产生频率侦测器致能信号FD_EN，当频率误差量的绝对值小于第二预设临界值时，频率侦测器致能信号FD_EN即变为主动。主动的频率侦测器致能信号FD_EN被用来启动数字控制振荡器333的细调谐阶段。
图5显示图3的第二频率校正单元332的细部方块图。在本实施例中，第二频率校正单元332包含频率侦测器3321、数字低通滤波器3322及DCO控制器3323。其中，当受到主动的有效信号VALID及频率侦测器致能信号FD_EN的致能后，频率侦测器3321即比较频率信号CLK及接收信号DATA的频率。藉此，频率侦测器3321产生上/下信号UP/DOWN。例如，如果频率信号的频率低于接收信号DATA时，即产生上信号；如果频率信号的频率高于接收信号DATA时，即产生下信号。接下来，可选择性使用数字低通滤波器3322以压抑或去除确定性抖动(deterministic jitter，DJ)或/和资料相关抖动(data dependentjitter，DDJ)。数字低通滤波器3322可使用调适性调谐序列来调整频宽。例如，在开始时提供较宽的频宽，以得到高追踪速度；接着提供较窄的频宽，得以较大量去除信号抖动，例如符间干扰(ISI)、DDJ、串音等。经低通滤波的上/下信号LP_UP/DOWN，(或者上/下信号UP/DOWN，当省略数字低通滤波器3322时)被馈至DCO控制器3323，其还接收有频率误差信号ERR及周期信号侦测信号DET。如前所述，DCO控制器3323产生或调整粗调谐信号CT及细调谐信号FT，其控制数字控制振荡器333，用以分别粗略地和精细地降低频率误差量。如图所示，DCO控制器3323还接收初始DCO值INI，作为初始粗调谐信号CT及细调谐信号FT；速度模式信号MODE，表示操作速度，例如USB 2.0的高速模式或全速模式；及传输致能信号TX_EN，当其为非主动时(例如TX_EN＝0或当装置3处于接收模式时)，则会致能DCO控制器3323。
图6显示图3的数字控制振荡器333的详细方块图。在本实施例中，数字控制振荡器333包含电压控制振荡器(VCO)3331，及至少两个数字控制电压调节器3332及3333。在本实施例中，高位电压调节器3332(例如低压降(low-dropout)调节器)受控于粗调谐信号CT，且低位电压调节器3333受控于细调谐信号FT。高位电压调节器3332及低位电压调节器3333可以使用数字至模拟转换器(DAC)或数字控制电阻来实施。高位电压调节器3332的第一输出电压，及低位电压调节器3333的第二输出电压予以混合，因而产生一电压输入VV至VCO3331，其中第一输出电压提供电压输入VV的高有效位，而第二输出电压则提供电压输入VV的低有效位。例如，当电压输入VV表示为二进制的0110 1101，高位电压调节器3332的第一输出电压提供高位0110，而低位电压调节器3333的第二输出电压则提供低位1101。电压控制振荡器(VCO)3331根据数字控制电压调节器3332及3333所提供的电压输入VV，用以产生频率信号CLK。有关DCO的实施细节可参考相关文献，例如Heesoo Song等人提出的“具1.0-ps周期分辨率DCO及调适性比例式增益控制器的1.0～4.0-Gb/s全数字CDR(A 1.0-4.0-Gb/sAll-Digital CDR With 1.0-ps Period Resolution DCO and AdaptiveProportional Gain Control)”，刊载于IEEE固态电路期刊第46册第2号2011年二月(IEEE Journal of Solid-State Circuits，Vol.46，No.2，February 2011)，其内容视为本说明书的一部分。
图7A显示本发明实施例的产生频率信号CLK的方法的流程图，且图7B例示本实施例的相关信号波形。显示于图7A的本实施例方法可适用于USB 2.0的高速模式，其一般具有三个阶段：阶段1、阶段2及阶段3。
首先，在电源稳定并执行初始重置后，读取初始DCO值INI(步骤71)，以产生初始频率信号CLK。接着，在主机1与装置3之间进行信号交换(handshaking)以决定速度模式(步骤72)，例如USB 2.0定义的高速模式或全速模式。当速度模式决定之后，主机1与装置3之间的数据通讯即开始进行。在步骤73，决定装置3是否处于接收模式(亦即，传输致能信号TX_EN＝0)。仅有当装置3处于接收模式时，才会进行以下的频率校正步骤。
在步骤74，决定主机1与装置3之间是否建立有链接(link)。在本实施例中，当来自主机1的接收信号DATA为有效(亦即，有效信号VALID为主动)且侦测到周期信号(亦即，周期信号侦测信号DET被触发)时，表示建立有链接。当链接建立后，流程进入阶段1，比较萃取周期信号PERIOD与频率信号CLK(或导出/相除频率信号D_CLK)，以决定频率误差量(步骤75)，其是由频率误差信号ERR来表示。
在步骤76，当频率误差量的绝对值大于第一预设临界值(例如3000ppm)时，(第二频率校正单元332)根据频率误差量以调整粗调谐信号CT(步骤77)，其控制数字控制振荡器333以初步(或粗步)降低频率误差量，然而维持细调谐信号FT。
在步骤78，当频率误差量的绝对值小于第二预设临界值时(例如1000ppm)(其小于第一预设临界值)，(除了有效信号VALID变为主动外)频率侦测器致能信号FD_EN变为主动，且流程进入阶段2。在步骤79，第二频率校正单元332比较频率信号CLK与接收信号DATA的频率，藉以产生上/下信号UP/DOWN。该上/下信号UP/DOWN可选择性(使用数字低通滤波器3322)进行低通滤波以压抑或去除确定性抖动(DJ)或/和资料相关抖动(DDJ)(步骤80)。
接下来，在步骤81，(DCO控制器3323)根据频率误差量及频率信号CLK/接收信号DATA的比较结果，以调整细调谐信号FT，其控制数字控制振荡器333以进一步(或细部)降低频率误差量。阶段2将持续进行，直到上/下信号UP/DOWN在(预设)N次触发的周期信号侦测信号DET当中，不再有更新或变化(步骤82)为止，此时流程进入阶段3。
在阶段3，持续或间歇检查频率误差量(亦即，频率误差信号ERR)，并根据***环境变化而调整细调谐信号FT(步骤83)。阶段3将持续进行，直到频率误差量大于第二临界值(步骤84)为止，此时流程回至阶段1。
对于全速模式，可跳过图7A所示流程的阶段2。图7C例示本实施例处于全速模式的相关信号波形。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求所限定的范围内。

Claims (17)

1.一种频率产生器，包含：
一数字控制振荡器(DCO)，用以产生一频率信号；
一第一频率校正单元，用以决定一接收信号的有效性，并侦测且萃取该接收信号所内含的一周期信号，当该接收信号为有效时，该第一频率校正单元决定萃取周期信号与所述频率信号所导出的一导出频率信号之间的频率误差量；及
一第二频率校正单元，当所述频率误差量的绝对值大于第一预设临界值时，该第二频率校正单元根据所述频率误差量以产生一粗调谐信号至所述数字控制振荡器；
当所述频率误差量的绝对值小于第二预设临界值时，所述第二频率校正单元根据所述频率误差量以产生一细调谐信号至所述数字控制振荡器，其中所述第二预设临界值小于所述第一预设临界值。
2.如权利要求1所述的频率产生器，其中，所述第一频率校正单元包含：
一信号有效侦测器，输入所述接收信号以决定该接收信号的有效性，其中该接收信号的有效性是以一有效信号来表示；
一周期信号侦测器，其侦测该周期信号的存在，并输出一萃取周期信号；及
一频率误差计算单元，其受到主动的所述有效信号的致能后，藉由比较所述萃取周期信号与所述导出频率信号来决定所述频率误差量。
3.如权利要求2所述的频率产生器，其中，所述第一频率校正单元还包含一频率除法器，其除以所述频率信号以得到所述导出频率信号。
4.如权利要求2所述的频率产生器，其中，所述频率误差计算单元产生一周期信号侦测信号，每当所述周期信号被辨识出来时，即触发所述周期信号侦测信号，其中主动的所述周期信号侦测信号被用来启动所述数字控制振荡器。
5.如权利要求2所述的频率产生器，其中，所述频率误差计算单元产生一频率侦测器致能信号，当该频率误差量的绝对值小于该第二预设临界值时，该频率侦测器致能信号即变为主动，其中主动的该频率侦测器致能信号用以启动该数字控制振荡器的细调谐阶段。
6.如权利要求5所述的频率产生器，其中，所述第二频率校正单元包含：
一频率侦测器，当受到主动的所述有效信号及主动的所述频率侦测器致能信号的致能后，所述频率侦测器即比较所述频率信号与所述接收信号的频率，用以产生一上/下信号；及
一DCO控制器，其根据所述上/下信号及所述频率误差量力调整所述粗调谐信号及所述细调谐信号。
7.如权利要求6所述的频率产生器，其中，所述DCO控制器受到一非主动的传输致能信号所致能，其中所述传输致能信号在接收模式时变为非主动。
8.如权利要求6所述的频率产生器，其中，所述第二频率校正单元还包含一数字低通滤波器，用以压抑所述上/下信号的抖动。
9.如权利要求1所述的频率产生器，其中，所述数字控制振荡器包含：
一电压控制振荡器(VCO)；及
至少两个数字控制电压调节器，分别受控于所述粗调谐信号及所述细调谐信号，其中所述数字控制电压调节器的输出被馈至所述电压控制振荡器。
10.如权利要求9所述的频率产生器，其中，所述至少两个数字控制电压调节器包含：
一高位电压调节器，受控于所述粗调谐信号；及
一低位电压调节器，受控于所述细调谐信号；
其中所述高位电压调节器的第一输出电压与所述低位电压调节器的第二输出电压予以混合，因而产生一电压输入至所述VCO，其中所述第一输出电压提供所述电压输入的高有效位，而所述第二输出电压则提供所述电压输入的低有效位。
11.一种产生频率信号的方法，包含：
决定一主机与一装置之间是否建立有一链接；
比较一萃取周期信号与一频率信号，以决定频率误差量；
当所述频率误差量的绝对值大于第一预设临界值时，调整一粗调谐信号；
当所述频率误差量的绝对值小于第二预设临界值时，比较所述频率信号与所述接收信号的频率，藉以产生上/下信号，其中所述第二预设临界值小于所述第一预设临界值；
根据所述频率误差量，及所述频率信号与所述接收信号的比较结果，调整一细调谐信号；及
当所述上/下信号在一预设期间不具有更新时，则检查所述频率误差量，直到所述频率误差量大于所述第二临界值。
12.如权利要求11所述产生频率信号的方法，当一接收信号为有效且侦测到所述接收信号所内含的周期信号时，表示建立有所述链接。
13.如权利要求11所述产生频率信号的方法，在调整所述细调谐信号之前，还包含对所述上/下信号进行低通滤波。
14.如权利要求11所述产生频率信号的方法，还包含一步骤以决定一接收模式。
15.如权利要求11所述产生频率信号的方法，还包含一步骤：读取一初始DCO值，以产生一初始频率信号。
16.如权利要求11所述产生频率信号的方法，还包含决定一速度模式的一步骤。
17.如权利要求11所述产生频率信号的方法，其中，所述主机藉由一串行总线以连接至所述装置，其中所述串行总线符合通用串行总线标准。
CN201210023480.4A 2011-12-05 2012-02-01 频率产生器及产生频率信号的方法 Active CN103138754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/311,354 2011-12-05
US13/311,354 US8427219B1 (en) 2011-12-05 2011-12-05 Clock generator and a method of generating a clock signal

Publications (2)

Publication Number Publication Date
CN103138754A true CN103138754A (zh) 2013-06-05
CN103138754B CN103138754B (zh) 2016-07-20

Family

ID=48094841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210023480.4A Active CN103138754B (zh) 2011-12-05 2012-02-01 频率产生器及产生频率信号的方法

Country Status (3)

Country Link
US (1) US8427219B1 (zh)
CN (1) CN103138754B (zh)
TW (1) TWI451228B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及***
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
CN108199710A (zh) * 2017-12-25 2018-06-22 深圳市紫光同创电子有限公司 一种振荡器校正电路及振荡器校正方法
CN110990322A (zh) * 2018-10-02 2020-04-10 新唐科技股份有限公司 时钟调整装置及其传输***和方法
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子***

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8656205B2 (en) * 2010-10-04 2014-02-18 Jmicron Technology Corp. Generating reference clocks in USB device by selecting control signal to oscillator form plural calibration units
US9257994B2 (en) * 2012-03-22 2016-02-09 Amr M. Lotfy Apparatus and system for digitally controlled oscillator
US9128643B2 (en) * 2012-05-17 2015-09-08 Silicon Motion Inc. Method and apparatus performing clock extraction utilizing edge analysis upon a training sequence equalization pattern
CN104518839B (zh) * 2013-09-30 2017-06-27 华为技术有限公司 频偏检测方法和装置
CN103683330B (zh) * 2013-12-24 2016-06-22 中国西电电气股份有限公司 一种微网***离网到并网的切换方法和***
CN105446926B (zh) * 2014-09-09 2020-09-22 纳瑞塔有限责任公司 用于执行传输i/o的usb接口

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292253B (zh) * 2003-05-23 2008-01-01 Genesys Logic Inc
US7453958B2 (en) * 2002-12-23 2008-11-18 Infineon Technologies Ag Method and device for extracting a clock frequency underlying a data stream
CN101547005A (zh) * 2008-03-28 2009-09-30 盛群半导体股份有限公司 振荡调整电路及方法
CN101594141A (zh) * 2009-07-03 2009-12-02 松翰科技股份有限公司 锁频装置
TW201019072A (en) * 2008-11-11 2010-05-16 Genesys Logic Inc Serial bus clock frequency calibration system and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US7382199B2 (en) * 2006-02-03 2008-06-03 Nanoamp Solutions, Inc. Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
CN101051837B (zh) * 2006-04-07 2011-08-10 盛群半导体股份有限公司 Usb接口内建式振荡器的频率校正装置及其方法
US7746182B2 (en) * 2007-11-02 2010-06-29 Texas Instruments Incorporated Systems and methods for voltage controlled oscillator calibration
WO2010093471A1 (en) * 2009-02-13 2010-08-19 Silego Technology, Inc. An integrated circuit frequency generator
JP2011155489A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体集積回路装置および発振周波数較正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453958B2 (en) * 2002-12-23 2008-11-18 Infineon Technologies Ag Method and device for extracting a clock frequency underlying a data stream
TWI292253B (zh) * 2003-05-23 2008-01-01 Genesys Logic Inc
CN101547005A (zh) * 2008-03-28 2009-09-30 盛群半导体股份有限公司 振荡调整电路及方法
TW201019072A (en) * 2008-11-11 2010-05-16 Genesys Logic Inc Serial bus clock frequency calibration system and method
CN101594141A (zh) * 2009-07-03 2009-12-02 松翰科技股份有限公司 锁频装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及***
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
CN108199710A (zh) * 2017-12-25 2018-06-22 深圳市紫光同创电子有限公司 一种振荡器校正电路及振荡器校正方法
CN108199710B (zh) * 2017-12-25 2021-06-29 深圳市紫光同创电子有限公司 一种振荡器校正电路及振荡器校正方法
CN110990322A (zh) * 2018-10-02 2020-04-10 新唐科技股份有限公司 时钟调整装置及其传输***和方法
CN110990322B (zh) * 2018-10-02 2021-03-19 新唐科技股份有限公司 时钟调整装置及其传输***和方法
CN114430272A (zh) * 2020-10-29 2022-05-03 爱普存储技术(杭州)有限公司 具有频率校准功能的时钟产生单元及其相关的电子***

Also Published As

Publication number Publication date
TW201324077A (zh) 2013-06-16
US8427219B1 (en) 2013-04-23
CN103138754B (zh) 2016-07-20
TWI451228B (zh) 2014-09-01

Similar Documents

Publication Publication Date Title
CN103138754A (zh) 频率产生器及产生频率信号的方法
US10263761B2 (en) Clock and data recovery having shared clock generator
CN101098220B (zh) 一种基于数字锁相环的时钟同步方法及其***
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US7003065B2 (en) PLL cycle slip detection
JP5314595B2 (ja) 直列送受信装置及びその通信方法
US8571158B2 (en) Method and data transceiving system for generating reference clock signal
US9054821B2 (en) Apparatus and method for frequency locking
WO2007062577A1 (fr) Boucle a phase asservie et methode d'amelioration de precision d'horloge
CN101110590B (zh) 一种时序余量检测过程中相位调整的方法及装置
CN105281752A (zh) 一种基于数字锁相环实现的时钟数据恢复***
CN101183871B (zh) 输入时钟转换为高频时钟的实现方法及锁相环装置
CN105024701A (zh) 一种用于杂散抑制的分频比调制器
US7839965B2 (en) High-speed serial data link with single precision clock source
CN104009756B (zh) 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法
CN101557231A (zh) 用于收发机的频率综合源的控制方法及其控制模块
US7443251B2 (en) Digital phase and frequency detector
US10116435B2 (en) Control circuit and control method of communication device
US7847641B2 (en) Digital phase and frequency detector
CN107741523A (zh) 一种基于pll锁相环的时域信号测量装置
US20230344615A1 (en) Circuit and Method for Removing Spread Spectrum
US10031881B1 (en) USB controller with automatic clock generation and method thereof
Kang et al. Digital clock data recovery circuit fot S/PDIF
Qin et al. An all-digital clock-smoothing technique-counting-prognostication
CN101547005A (zh) 振荡调整电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160527

Address after: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A

Applicant after: Liding Technology (Shenzhen) Co.,Ltd.

Address before: Hongkong Chinese Jubilee Street No. 1 News Building Room 706

Applicant before: Fusion International Ltd.

Effective date of registration: 20160527

Address after: Hongkong Chinese Jubilee Street No. 1 News Building Room 706

Applicant after: Fusion International Ltd.

Address before: 300, Taiwan, China Hsinchu force line 10-1, No. 6 Building

Applicant before: Skymedi Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180702

Address after: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee after: YEESTOR MICROELECTRONICS Co.,Ltd.

Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong

Patentee before: Liding Technology (Shenzhen) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180726

Address after: 518000 Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretary Co., Ltd.)

Patentee after: Liding Technology (Shenzhen) Co.,Ltd.

Address before: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee before: YEESTOR MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190426

Address after: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee after: YEESTOR MICROELECTRONICS Co.,Ltd.

Address before: 518000 Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretary Co., Ltd.)

Patentee before: Liding Technology (Shenzhen) Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 area a, 7th floor, building A1, Shenzhen digital technology park, 17 Gaoxin South 7th Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Deyi Microelectronics Co.,Ltd.

Address before: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee before: YEESTOR MICROELECTRONICS Co.,Ltd.