CN103135049B - 测试图形生成装置、测试程序生成装置、生成方法及测试装置 - Google Patents
测试图形生成装置、测试程序生成装置、生成方法及测试装置 Download PDFInfo
- Publication number
- CN103135049B CN103135049B CN201210495123.8A CN201210495123A CN103135049B CN 103135049 B CN103135049 B CN 103135049B CN 201210495123 A CN201210495123 A CN 201210495123A CN 103135049 B CN103135049 B CN 103135049B
- Authority
- CN
- China
- Prior art keywords
- cycle
- user
- test
- sequence
- resolution chart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供一种测试图形生成装置,用于生成与具有多个管脚的被测器件之间进行通信的测试图形,其包括:图元生成部,用于基于用户的指示,生成在基本周期中表示在各个多个管脚之间进行通信的信号图形的周期图元;器件周期生成部,用于基于用户的指示,排列多个周期图元,生成表示多个基本周期内的信号图形的器件周期;序列生成部,用于基于用户的指示,排列多个器件周期,生成提供给被测器件的测试图形的序列。该装置使并不详细了解测试装置的硬件规格和测试装置用的程序语言的用户也能容易地生成测试图形。
Description
技术领域
本发明涉及测试图形生成装置、测试程序生成装置、生成方法及测试装置。
背景技术
以前,当采用测试装置对被测器件进行测试时,用户利用该测试装置用的程序语言编写针对测试用的测试程序,在对测试程序进行调试后用于测试(例如参照专利文献1及2)。
专利文献1:特开2006-323706号公报
专利文献2:特开平11-118889号公报
发明内容
发明要解决的问题:
然而,如果要生成这种测试程序的,尤其是生成要与被测器件进行通信的测试图形,就要求用户具有测试装置的硬件规格和测试装置用程序语言方面的知识,并且要有编程经验等,所以很难简单地完成。
解决问题的方案:
在本发明第一方式中提供一种测试图形生成装置、以及测试程序生成装置、生成方法和测试装置,其中的测试图形生成装置用于生成与具有多个管脚的被测器件之间进行通信的测试图形,包括:图元生成部,用于基于用户的指示,在基本周期中生成表示在各个多个管脚之间进行通信的信号图形的周期图元;器件周期生成部,用于基于用户的指示,排列多个周期图元,生成表示多个基本周期内的信号图形的器件周期;序列生成部,用于基于用户的指示,排列多个器件周期,生成供应给被测器件的测试图形的序列。
另外,上述发明内容中并未列举本发明全部的必要特征。而且,这些特征组的子组合也能够成为发明。
附图说明
图1将本实施方式所述测试图形生成装置100的结构例与序列10共同表示。
图2表示本实施方式所述图元生成部110向用户显示的设定画面200的结构例。
图3表示本实施方式所述器件周期生成部130向用户显示的设定画面300的结构例。
图4表示本实施方式所述序列生成部150向用户显示的设定画面360的结构例。
图5将本实施方式所述测试程序生成装置400的结构例与测试程序20共同表示。
图6将本实施方式所述测试装置500的结构例与被测器件30共同表示。
图7表示计算机1900的硬件结构的一例。
符号说明:
10序列、20测试程序、30被测器件、100测试图形生成装置、110图元生成部、120图元存储部、122周期图元、130器件周期生成部、140器件周期存储部、150序列生成部、200设定画面、210管脚信息显示部、220波形信息显示部、230驱动器工作范围显示部、240选通信息显示部、250波形说明部、300设定画面、310编号显示部、320名称显示部、330管脚名称显示部、340波形显示区域、360设定画面、362执行指定列、364编号显示列、366名称显示列、368循环信息显示列、400测试程序生成装置、410序列保存部、420变量输入部、430参数保存部、440程序生成部、500测试装置、510测试程序存储部、520测试执行部、1900计算机、2000CPU、2010ROM、2020RAM、2030通信接口、2040硬盘驱动器、2050软盘驱动器、2060DVD驱动器、2070输入输出芯片、2075图形控制器、2080显示装置、2082主机控制器、2084输入输出控制器、2090软盘、2095DVD-ROM
具体实施方式
以下通过发明的实施方式对本发明进行说明,但以下的实施方式并未对权利要求书所涉及的发明进行限定。另外,在实施方式中说明的全部特征组合对发明的解决方案并非都是必需的。
图1将本实施方式所述测试图形生成装置100的结构例与序列10共同表示。测试图形生成装置100用于生成与具有多个管脚的被测器件之间进行通信的测试图形。测试图形生成装置100包括:图元(primitive)生成部110、图元存储部120、器件周期生成部130、器件周期存储部140、序列生成部150。
图元生成部110用于基于用户的指示生成表示在基本周期中多个管脚彼此之间进行通信的信号图形的周期图元(cycleprimitive)122。此处,基本周期为测试装置与被测器件收发信号的一个周期,可以是测试装置能够产生的信号的最小单位。另外,周期图元122为基本周期内的信号图形的结构要素。
图元生成部110以波形图的形式生成周期图元122。图元生成部110可以在响应用户输入形成信号图形的参数的动作时生成周期图元122。图元生成部110在被测器件的各个管脚处生成周期图元122。而且,图元生成部110可以预先存储有信号图形的模型,在响应用户调用该模型以输入或更改参数的动作时,生成周期图元122。
图元存储部120用于存储由图元生成部110生成的周期图元122。图元存储部120可以将用户输入的参数等存储为数据文件。图元存储部120可以为存储数据的存储装置或外部存储装置等。另外,图元存储部120可以存储有周期图元122的模型,图元生成部110可以调用该模型并显示给用户。
器件周期生成部130用于基于用户的指示排列多个周期图元122,并生成表示多个基本周期内的信号图形的器件周期。此处,器件周期可以通过对被测器件而言具有命令或应答等意思的信号单位而生成。器件周期生成部130可以以波形图的形式生成器件周期。
器件周期存储部140用于存储由器件周期生成部130生成的器件周期。器件周期存储部140可以为存储数据的存储装置,也可以为外部存储装置等。
序列生成部150用于基于用户的指示排列多个器件周期,并生成提供给被测器件的测试图形的序列10。序列生成部150以表格形式生成测试图形的序列10。也就是说,序列生成部150根据用户的指定,以表格形式排列器件周期,并将描述该器件周期的排列的序列10输出为测试图形。
图2表示本实施方式所述图元生成部110显示给用户的设定画面200的结构例。设定画面200具有:管脚信息显示部210、波形信息显示部220、驱动器工作范围显示部230、选通信息显示部240、波形说明部250。
管脚信息显示部210用于显示要通信的被测器件的管脚信息。管脚信息显示部210用于显示管脚的名称、正负逻辑、管脚种类、周期时间等管脚信息。管脚信息显示部210可以在输入这些管脚信息的管脚信息输入部中显示用户输入的结果。此时,管脚信息输入部可以显示输入管脚信息的画面,并使用户输入管脚信息。另外,管脚信息显示部210可以通过使用户对所显示的区域进行操作而输入和更改管脚信息。
例如,管脚信息显示部210将管脚的名称在表示为“器件管脚(Device Pin)”的区域中进行显示。另外,管脚信息显示部210将该管脚的正负逻辑在表示为“P/N”的区域中进行显示,当正逻辑时显示“正(POSITIVE)”,当负逻辑时显示“负(NEGATIVE)”。
另外,管脚信息显示部210将管脚种类在表示为“种类(type)”的区域中进行显示,当该管脚为输入输出管脚时显示“IO”,当为驱动器管脚时显示“IN”,当为高压驱动器管脚时显示“INH”,当为比较器管脚时显示“OUT”。此处,输入输出管脚是指对图形信号进行输入和输出的管脚;驱动器管脚是指输入图形信号的管脚;比较器管脚是指输出应答信号的管脚。
另外,管脚信息显示部210也可以在表示为“速率(Rate)”的区域中显示周期图元122的一个周期的时间。在本图中表示用户在被测器件的“CLE”管脚上以正逻辑生成一个周期300ns的周期图元122作为驱动器管脚的例子。
波形信息显示部220将生成的周期图元122的波形信息对应于用户的输入进行显示。波形信息显示部220显示周期图元122的波形模式、数据、定时值等信息。波形信息显示部220通过由用户操作所显示的区域来对波形信息进行输入和更改。
例如,波形信息显示部220在表示为“波形(Wave Form)”的区域显示波形模式。此处,波形信息显示部220可以显示非归零码(Not Return to Zero,NRZ)波形、反转NRZ波形、归零(Return to Zero,RZ)波形、反转RZ波形、高电平信号、低电平信号或断开等文字或图标等作为波形模式供用户选择。在本图中表示波形信息显示部220响应用户选择NRZ波形的输入动作显示表示NRZ波形的图标的例子。
另外,波形信息显示部220在表示为“数据(Data)”的区域中将波形的数据值显示为“1”或“0”。另外,波形信息显示部220在表示为“e1”的区域显示波形的第一定时值。另外,波形信息显示部220在表示为“e2”的区域显示波形的第二定时值。波形信息显示部220可使用户输入第一定时值作为波形的上升定时值,使用户输入第二定时值作为波形的下降定时值。
驱动器工作范围显示部230在生成的图形信号中,针对用户的输入,将工作范围的波形信息显示为向被测器件输入的驱动器信号。驱动器工作范围显示部230显示周期图元122的波形模式、定时值等波形信息。驱动器工作范围显示部230可以通过由用户对显示的区域进行操作,从而使其输入和更改波形信息。
驱动器工作范围显示部230当管脚信息显示部210的“种类(type)”区域显示“IO”并与被测器件的输入输出管脚进行通信时,认为用户的输入有效。测试图形生成装置100例如当响应用户选中由驱动器工作范围显示部230表示为“驱动器使能(Driver Enable)”的区域的复选框的动作时,生成由用户输入的波形作为驱动器信号。
驱动器工作范围显示部230在表示为“波形(Wave Form)”的区域显示波形模式。驱动器工作范围显示部230可以显示NRZ波形、RZ波形等文字或图标等作为波形模式供用户选择。
另外,驱动器工作范围显示部230在表示为“d1”的区域显示波形的第三定时值。另外,驱动器工作范围显示部230在表示为“d2”的区域显示波形的第四定时值。驱动器工作范围显示部230可以使用户输入第三定时值作为驱动器波形的开始定时值,使用户输入第四定时值作为驱动器波形的结束定时值。
选通信息显示部240用于针对用户的输入,显示当通过选通信号的定时执行对来自于被测器件的输出信号进行比较判断时的选通信息。选通信息显示部240显示期望值、选通信号种类、选通位置等选通信息。选通信息显示部240可以通过由用户对显示的区域进行操作,使其输入并更改选通信息。
选通信息显示部240当管脚信息显示部210的“种类(type)”区域显示为“IO”或“OUT”并与被测器件的输出管脚进行通信时,认为用户的输入有效。测试图形生成装置100例如当响应由用户选中表示选通信息显示部240的“比较使能(Comparison Enable)”的区域的复选框的动作时,生成在用户输入的选通位置与期望值进行比较判断的图形信号。
选通信息显示部240在表示为“期望值(Exp)”的区域显示期望值。选通信息显示部240可以显示“1”、“0”、“高”或“低”等文字或图标等作为期望值供用户选择。另外,选通信息显示部240在表示为“种类(Type)”的区域显示选通信号种类。选通信息显示部240可以显示“单个(Single)”作为在一个选通信号位置处进行比较判断的选通信号种类,显示“窗口(Window)”作为在选通信号位置之间的范围内进行比较判断的选通信号种类,供用户选择。
另外,选通信息显示部240在表示为“s1”的区域显示波形的第五定时值。另外,选通信息显示部240在表示为“s2”的区域显示波形的第六定时值。选通信息显示部240可以使用户输入第五定时值作为“Single”选通的选通位置或“Window”选通的比较判断开始位置,使用户输入第六定时值作为“Window”选通的比较判断结束位置。
波形说明部250显示波形与形成波形的参数在时间上的位置关系。波形说明部250显示大致的时间上的位置关系,使用户了解设定的参数与波形的关系。在本图中表示由波形说明部250将第一定时值至第六定时值与实线或虚线的波形示意图形进行共同显示的例子。
如上所述,本实施方式所述图元生成部110显示与被测器件进行收发的信号的一个周期部分的波形信息,对应用户的输入而生成周期图元122。由于图元生成部110使用单选按钮、复选框、滑动条、旋转按钮、列表框、下拉列表及文本框等图形用户界面使用户进行输入,因此,用户无需记住测试装置的硬件规格和测试装置用的程序语言等,便能够生成周期图元122。
图3表示本实施方式所述器件周期生成部130向用户显示的设定画面300的结构例。设定画面300具有:编号显示部310、名称显示部320、管脚名称显示部330、波形显示区域340。
编号显示部310显示排列的周期图元122的编号。编号显示部310可以将周期图元122的信号波形按照作为器件周期而通信的顺序标注编号并显示。
名称显示部320显示排列的周期图元122的名称。此处,周期图元122的名称可以为周期图元122带有的文件名,或者可以为周期图元122带有的标签。
管脚名称显示部330显示被测器件的管脚名称。在图中表示由管脚名称显示部330显示被测器件为“LOOP”、“ALE”、“CE#”和“WE#”管脚这四个管脚名称的例子。
波形显示区域340表示排列的周期图元122的波形图。在本图中表示当响应由用户将“cp1”、“cp2”和“cp3”这三个周期图元122依次排列作为器件周期的动作时,显示这三个周期图元122的波形图的例子。
此处,器件周期生成部130如果在以波形图的形式生成器件周期时收到用户指示,则启动编辑表格形式的定时表格的定时编辑器,使其设定信号图形的定时值。也就是说,器件周期生成部130针对用户的指示,将器件周期的定时数值以表格形式显示,启动对其进行编辑的定时编辑器,从而使用户编辑定时数值。据此,器件周期生成部130能够在以波形图的形式对器件周期的波形进行确认的同时,还能够直接编辑定时的具体数值。
另外,器件周期生成部130在生成的器件周期中包含循环处理。器件周期生成部130针对用户的指定,可以包含将一个以上的周期图元122循环指定次数的处理。此处,器件周期生成部130可以由用户通过编号显示部310的编号指定循环范围。
另外,器件周期生成部130可以在比较判断的同时在器件周期中包含循环指定次数的循环处理。此时,器件周期生成部130可以使用户根据比较判断的结果指定当与期望值一致时的处理及当与期望值不一致时的处理。
另外,当器件周期生成部130在器件周期中包含循环处理时,可以响应由用户指定循环变量的动作,在波形显示区域340的波形图或定时表格中显示循环变量的名称。此时,器件周期生成部130可以在设定画面300中显示循环变量的名称。在本图表示由波形显示区域340显示循环变量“LP1”的例子。此处,器件周期生成部130可以通过由用户点击循环变量“LP1”,来显示循环处理的详情。
如此,器件周期生成部130能够在显示周期图元122的波形图的同时,使用户生成器件周期。因此,用户无需记住测试装置的硬件规格及测试装置用的程序语言等便能够生成器件周期。
图4表示由本实施方式所述序列生成部150显示给用户的设定画面360的结构例。设定画面360以表格形式显示序列10中包含的器件周期。设定画面360具有:执行指定列362、编号显示列364、名称显示列366。
执行指定列362用于指定是否执行同一行中显示的器件周期。执行指定列362可以包含复选框,当响应用户选中该复选框的动作时,将位于选中行中的器件周期作为待执行的器件周期。
编号显示列364为表示行编号的例子。编号显示列364可以从表格的第一行,从1开始顺序分配编号。序列生成部150可以将该编号作为以器件周期的信号波形为图形信号进行通信时的顺序的编号。
名称显示列366显示器件周期的名称。此处,器件周期的名称可以为器件周期带有的文件名,或者也可以为器件周期带有的标签。
此处,序列生成部150在生成的测试图形的序列中包含循环处理。序列生成部150可以针对用户的指定,包含将一个以上器件周期循环指定次数的处理。此处,序列生成部150使用户通过编号显示列364中显示的编号指定循环范围。
另外,序列生成部150还可以在进行比较判断的同时,在序列中包含循环指定次数的循环处理。此时,序列生成部150可以使用户根据比较判断的结果,指定当与期望值一致时的处理以及当与期望值不一致时的处理。
当测试图形的序列中包含循环处理时,序列生成部150响应由用户指定循环变量的动作,在表格形式的序列中显示循环变量的名称。此时,序列生成部150可以在设定画面360中设置循环信息显示列368,以显示循环变量的名称。在本图中表示由循环信息显示列368显示循环变量“loop_w_d”的例子。此处,序列生成部150可以通过由用户进行点击循环变量“loop_w_d”,而显示进行循环处理的详情。
如此,序列生成部150显示将由用户指定的器件周期设定成表格形式的设定画面360,使用户生成序列10。据此,用户无需记住测试装置的硬件规格以及测试装置用的程序语言等便能够生成作为测试图形的序列10。
图5将本实施方式所述测试程序生成装置400的结构例与测试程序20进行共同表示。测试程序生成装置400用于生成具有多个管脚的被测器件的测试程序。测试程序生成装置400包括:图1~4中说明的测试图形生成装置100、序列保存部410、变量输入部420、参数保存部430、程序生成部440。
序列保存部410将由测试图形生成装置100生成的测试图形的序列10保存为测试图形文件。序列保存部410可以为存储数据的存储装置,也可以为外部存储装置等。
变量输入部420用于基于用户的指示输入测试图形的序列10所用的变量值。变量输入部420可以输入针对被测器件的地址值及数据值的原始数据作为变量。另外,变量输入部420可以输入序列10或器件周期中包含的循环处理的循环次数的指定值作为变量。
变量输入部420当响应由用户指示设定循环处理的动作时,在器件周期生成部130或序列生成部150的设定画面中被调出。变量输入部420针对用户的指定输入变量
参数保存部430将由变量输入部420输入的变量保存为参数文件。参数保存部430可以为存储数据的存储装置,也可以为外部存储装置等。
程序生成部440用于基于用户的指示在测试程序上相应附带测试图形文件及参数文件,并生成测试程序20。程序生成部440可以生成可执行形式的测试程序20。
程序生成部440通过预先生成具有硬件模块的算法、测试条件及测试程序的信息的测试程序,在该测试程序上相应附带测试图形,并生成测试程序20。据此,测试程序生成装置400使用户无需记住测试装置的硬件规格及测试装置用的程序语言等,便能够使用生成的测试图形生成测试程序20。
图6将本实施方式所述测试装置500的结构例与被测器件30进行共同表示。测试装置500用于测试具有多个管脚的被测器件30。测试装置500包括:在图5中说明的测试程序生成装置400、测试程序存储部510、测试执行部520。
测试程序存储部510用于存储由测试程序生成装置400生成的测试程序20。测试程序存储部510可以为存储数据的存储装置,也可以为外部存储装置等。
测试执行部520利用在测试程序20上相应附带的测试图形文件中指定的测试图形以及参数文件中指定的变量值,通过该测试程序20对被测器件30执行测试。测试执行部520可以测试模拟电路、数字电路、模拟/数字混合电路、存储器及片上***芯片(System On Chip,SOC)等至少一种被测器件30。另外,被测器件30可以为存储设备。
测试执行部520向被测器件30输入基于用于测试被测器件30的测试程序20的测试信号,并基于被测器件30针对测试信号输出的输出信号判断被测器件30的好坏。如此,测试执行部520能够基于利用由用户通过测试图形生成装置100生成的序列10的测试程序20执行测试。
在以上的本实施例中说明了将测试执行部520与测试程序生成装置400共同设置于测试装置500中的情形。或者,测试执行部520也可以为设置于测试程序生成装置400外部的测试装置。此时,图中的测试程序生成装置400和测试程序存储部510可以为单独的测试程序生成装置,将该测试程序生成装置与测试装置电连接。此处,测试程序生成装置和测试装置可以通过有线和/或无线通信的网络连接。
据此,测试程序生成装置能够通过PC或工作站等计算机装置构建,可以在不同于测试装置的地点生成测试程序。另外,由于可以在计算机装置内生成测试程序,因此,通过在该计算机装置内执行调试该测试程序的应用便能够高效地生成测试程序。另外,计算机装置通过执行测试结果的评估解析应用,使用户能够在测试装置执行测试过程中评估测试结果并进行解析作业。
图7表示计算机1900的硬件结构的一例。本实施方式所述计算机1900包括:具有通过主机控制器2082相互连接的CPU 2000、RAM 2020、图形控制器2075和显示装置2080的CPU周边部分,具有通过输入输出控制器2084与主机控制器2082连接的通信接口2030、硬盘驱动器2040和DVD驱动器2060的输入输出部分,具有与输入输出控制器2084连接的ROM2010、软盘驱动器2050和输入输出芯片2070的传统输入输出部分。
主机控制器2082将RAM 2020与以高传输速率访问RAM 2020的CPU 2000及图形控制器2075相连接。CPU 2000基于保存在ROM 2010和RAM 2020中的程序进行工作,对各部分进行控制。图形控制器2075取得由CPU 2000等在设置于RAM 2020内的帧缓存器上生成的图像数据,并将其显示在显示装置2080上。或者,图形控制器2075也可以将用于保存由CPU2000等生成的图像数据的帧缓存器包含于内部。
输入输出控制器2084将主机控制器2082与作为高速输入输出装置的通信接口2030、硬盘驱动器2040、DVD驱动器2060相连接。通信接口2030通过网络与其他装置通信。硬盘驱动器2040用于保存供计算机1900内的CPU 2000使用的程序和数据。DVD驱动器2060从DVD-ROM 2095读取程序或数据,并通过RAM 2020提供给硬盘驱动器2040。
另外,输入输出控制器2084上连接有ROM 2010、以及软盘驱动器2050和输入输出芯片2070的低速输入输出装置。ROM 2010用于保存计算机1900启动时执行的启动程序和/或计算机1900硬件所需的程序等。软盘驱动器2050从软盘2090读取程序或数据,并通过RAM2020提供给硬盘驱动器2040。输入输出芯片2070将软盘驱动器2050连接到输入输出控制器2084的同时,还通过例如并口、串口、键盘口、鼠标口等将各种输入输出装置连接到输入输出控制器2084。
由RAM 2020提供给硬盘驱动器2040的程序保存在软盘2090、DVD-ROM 2095或IC卡等存储介质中,由利用者提供。从存储介质中读出程序,通过RAM 2020安装在计算机1900内的硬盘驱动器2040中,并在CPU 2000中执行。
将程序安装在计算机1900上,并使计算机1900发挥测试模块生成装置100或测试程序生成装置400的功能。
程序中描述的信息处理读入到计算机1900中,从而发挥测试模块生成装置100或测试程序生成装置400的功能。这些都是软件和上述各种硬件资源相互协作的具体装置。然后,通过这些具体装置,实现了与本实施方式中计算机1900的使用目的相应的信息运算或处理,从而构建与使用目的相应的特有的图元生成部110、图元存储部120、器件周期生成部130、器件周期存储部140、序列生成部150、序列保存部410、变量输入部420、参数保存部430及程序生成部440等。
作为一例,当在计算机1900与外部装置等之间进行通信时,CPU 2000执行装载于RAM2020中的通信程序,基于通信程序中描述的处理内容,指示通信接口2030进行通信处理。通信接口2030在CPU 2000的控制下,对RAM 2020、硬盘驱动器2040、软盘2090或DVD-ROM2095等存储装置上设置的发送缓冲区等中存储的发送数据进行读取,并发送给网络,或者,将从网络收到的接收数据写入到在存储装置上设置的接收缓冲区等。如此,通信接口2030可以通过DMA(Direct Memory Access,直接存储器访问)方式在存储装置之间传输收发数据,另外,CPU 2000也可以从传输源的存储装置或通信接口2030读出数据,将数据写入传输目标的通信接口2030或存储装置,从而传输收发数据。
另外,CPU2000从硬盘驱动器2040、DVD驱动器2060(DVD-ROM2095)、软盘驱动器2050(软盘2090)等外部存储装置中保存的文件或数据库等中将全部或必要部分通过DMA传输等读入到RAM2020中,并对RAM2020中的数据进行各种处理。然后,CPU2000将完成处理后的数据通过DMA传输等写回到外部存储装置。在这种处理中,RAM 2020被认为是临时保存外部存储装置的内容的部件,因此在本实施方式中将RAM 2020及外部存储装置等统称为存储器、存储部或存储装置等。本实施方式中的各种程序、数据、表格、数据库等各种信息保存在这种存储装置中,作为信息处理的对象。另外,CPU2000能够将RAM 2020的一部分保存在缓存中,从而在缓存中进行读写。在这种方式中,由于缓存也承担了RAM2020的部分功能,因此,在本实施方式中,除了区别表示的情形以外,缓存也包含在RAM 2020、存储器和/或存储装置中。
另外,CPU 2000对从RAM 2020读出的数据执行由程序命令列指定的包含本实施方式中记载的各种运算、信息加工、条件判断、信息检索替换等各种处理,并写回到RAM 2020中。例如,当CPU 2000在进行条件判断中,本实施方式所示各种变量与其他变量或常量相比较,判断是否满足大、小、以上、以下、相等等条件,当条件成立时(或不成立时)分支到不同的命令列,或者调出子程序。
另外,CPU2000能够检索保存在存储装置内的文件或数据库等中的信息。例如,当在存储装置中保存有第二属性的属性值分别与第一属性的属性值关联对应的多个条目时,CPU2000从存储装置中保存的多个条目中检索与第一属性的属性值所指定的条件相一致的条目,并读出该条目中保存的第二属性的属性值,从而能够得到与满足设定条件的第一属性关联对应的第二属性的属性值。
以上所示的程序或模块也可以保存在外部存储介质中。存储介质除软盘2090、DVD-ROM2095以外,还可以使用DVD或CD等光学存储介质、磁光碟(Magneto Optical,MO)等磁光存储介质、磁带介质、IC卡等半导体存储等。另外,也可以将与专用通信网络或互联网连接的服务器***上设置的硬盘或RAM等存储装置用作存储介质,从而通过网络为计算机1900提供程序。
以上利用实施方式对本发明进行了说明,但本发明的技术范围并不限于上述实施方式所述的范围。本领域技术人员应当明白,对上述实施方式增加各种更改或改进都是可以的。从权利要求书的记载可以明确,增加这些更改或改进的方式也能够包含在本发明的技术范围内。
应当注意的是,权利要求书和附图中所示的装置、***、程序及方法中的动作、过程、步骤和阶段等各个处理的执行顺序,只要没有特别明确指出“之前”、“事先”等,或者前面处理的输出要用于后面的处理,则可以任意顺序实现。关于权利要求书、说明书和附图中的工作流程,虽然为方便起见使用“首先”、“其次”等进行了说明,但并不意味着必须以这样的顺序实施。
Claims (14)
1.一种测试程序生成装置,用于生成具有多个管脚的被测器件的测试程序,其中包括:
测试图形生成装置,用于生成与具有多个管脚的被测器件之间进行通信的测试图形;
序列保存部,用于保存由所述测试图形生成装置生成的所述测试图形的序列,作为测试图形文件;
变量输入部,用于基于用户的指示,输入所述测试图形的序列使用的变量值;
参数保存部,用于将输入的所述变量保存为参数文件;
程序生成部,用于基于用户的指示,在所述测试程序上相应附带所述测试图形文件及所述参数文件,以生成所述测试程序;
所述测试图形生成装置包括:
图元生成部,用于基于用户的指示,生成在基本周期中表示在各个所述多个管脚之间进行通信的信号图形的周期图元,所述指示包括所述周期图元的波形模式、波形数据值、上升定时值和下降定时值;
器件周期生成部,用于基于用户的指示,排列多个所述周期图元,生成表示多个基本周期内的信号图形的器件周期;
序列生成部,用于基于用户的指示,排列多个所述器件周期,生成提供给所述被测器件的所述测试图形的序列。
2.根据权利要求1所述的测试程序生成装置,其中:
所述图元生成部以波形图的形式生成所述周期图元;
所述序列生成部以表格形式生成所述测试图形序列。
3.根据权利要求2所述的测试程序生成装置,其中,所述序列生成部在生成的所述测试图形的序列中包含有循环处理。
4.根据权利要求3所述的测试程序生成装置,其中,所述序列生成部当所述测试图形的序列中包含循环处理时,响应由用户指定循环变量的动作,在所述表格形式的序列中显示循环变量名称。
5.根据权利要求1~4中任一项所述的测试程序生成装置,其中,所述器件周期生成部以波形图的形式生成所述器件周期。
6.根据权利要求5所述的测试程序生成装置,其中,所述器件周期生成部当在以波形图的形式生成器件周期的过程中收到用户的指示时,启动用于编辑表格形式的定时表格的定时编辑器,以设定所述信号图形的定时值。
7.根据权利要求6所述的测试程序生成装置,其中,所述器件周期生成部生成的器件周期中包含循环处理。
8.根据权利要求7所述的测试程序生成装置,其中,所述器件周期生成部当在器件周期中包含循环处理时,响应由用户指定循环变量的动作,在所述波形图或所述定时表格中显示循环变量的名称。
9.根据权利要求1所述的测试程序生成装置,其中,所述程序生成部生成可执行形式的所述测试程序。
10.根据权利要求1所述的测试程序生成装置,其中,所述被测器件为存储设备。
11.根据权利要求10所述的测试程序生成装置,其中,所述变量输入部输入针对所述存储设备的地址值及数据值的原始数据作为变量。
12.根据权利要求1及9~11中任一项所述的测试程序生成装置,其中,所述变量输入部输入所述序列或所述器件周期中包含的循环处理的循环次数的指定值作为变量。
13.一种生成方法,用于生成对具有多个管脚的被测器件执行测试的测试程序,其中包括:
生成图元的步骤:基于用户的指示,生成在基本周期中表示在各个所述多个管脚之间进行通信的信号图形的周期图元;
生成器件周期的步骤:基于用户的指示,排列多个所述周期图元,生成表示多个基本周期内的信号图形的器件周期;
生成序列的步骤:基于用户的指示,排列多个所述器件周期,生成提供给所述被测器件的测试图形的序列;
保存序列的步骤:将所述测试图形的序列保存为测试图形文件;
输入变量的步骤:基于用户的指示,输入由所述测试图形的序列使用的变量值;
保存参数的步骤:将输入的所述变量保存为参数文件;
生成程序的步骤:基于用户的指示,在所述测试程序上相应附带所述测试图形文件及所述参数文件,以生成所述测试程序。
14.一种测试装置,用于对具有多个管脚的被测器件进行测试,其中,所述测试装置包括:
权利要求1~12中任一项所述的测试程序生成装置;
测试程序存储部,用于存储由所述测试程序生成装置生成的所述测试程序;
测试执行部,用于利用在测试程序上相应附带的所述测试图形文件中指定的测试图形以及所述参数文件中指定的所述变量值,通过该测试程序对被测器件执行测试。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-258916 | 2011-11-28 | ||
JP2011258916A JP2013113665A (ja) | 2011-11-28 | 2011-11-28 | 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103135049A CN103135049A (zh) | 2013-06-05 |
CN103135049B true CN103135049B (zh) | 2015-08-26 |
Family
ID=48495136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210495123.8A Active CN103135049B (zh) | 2011-11-28 | 2012-11-28 | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8904247B2 (zh) |
JP (1) | JP2013113665A (zh) |
KR (1) | KR101422212B1 (zh) |
CN (1) | CN103135049B (zh) |
TW (1) | TWI474166B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9791508B2 (en) * | 2016-01-20 | 2017-10-17 | The Boeing Company | Detecting and displaying flaws in a device under test |
CN107564492B (zh) * | 2017-09-13 | 2021-07-09 | 武汉精测电子集团股份有限公司 | 一种自适应级联的图形信号发生*** |
JP7028064B2 (ja) * | 2018-05-30 | 2022-03-02 | 横河電機株式会社 | 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体 |
US10976361B2 (en) * | 2018-12-20 | 2021-04-13 | Advantest Corporation | Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes |
CN113311314A (zh) * | 2021-05-27 | 2021-08-27 | 杭州万高科技股份有限公司 | 一种ic时序验证方法及装置 |
CN113553805B (zh) * | 2021-07-28 | 2024-02-06 | 珠海泰芯半导体有限公司 | 仿真波形文件的转换方法、装置、存储介质及自动测试设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03294968A (ja) * | 1990-04-12 | 1991-12-26 | Ricoh Co Ltd | 論理シミユレーシヨンの波形パターン作成装置 |
US5546408A (en) * | 1994-06-09 | 1996-08-13 | International Business Machines Corporation | Hierarchical pattern faults for describing logic circuit failure mechanisms |
JPH09251800A (ja) * | 1996-03-14 | 1997-09-22 | Hitachi Ltd | アルゴリズミックパターンエディタ |
JP2001059858A (ja) * | 1999-08-23 | 2001-03-06 | Nec Commun Syst Ltd | 検証用テストパタン設計装置及び検証用テストパタン設計方法 |
CN100489554C (zh) * | 2003-03-31 | 2009-05-20 | 爱德万测试株式会社 | 测试装置与测试模拟方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225957A (en) * | 1978-10-16 | 1980-09-30 | International Business Machines Corporation | Testing macros embedded in LSI chips |
JPH09212355A (ja) * | 1996-01-31 | 1997-08-15 | Ando Electric Co Ltd | 集積回路試験プログラム変換装置 |
JPH09257879A (ja) * | 1996-03-25 | 1997-10-03 | Ando Electric Co Ltd | 集積回路試験装置 |
JP3657097B2 (ja) | 1997-10-21 | 2005-06-08 | ローム株式会社 | テストプログラム生成システム |
JP2002131373A (ja) * | 2000-10-27 | 2002-05-09 | Ando Electric Co Ltd | バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体 |
DE602004007498T2 (de) * | 2003-03-31 | 2008-03-13 | Advantest Corp. | Testemulationseinrichtung |
US7137083B2 (en) * | 2004-04-01 | 2006-11-14 | Verigy Ipco | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure |
JP4279751B2 (ja) * | 2004-08-23 | 2009-06-17 | 株式会社アドバンテスト | デバイスの試験装置及び試験方法 |
JP4427002B2 (ja) | 2005-05-20 | 2010-03-03 | 株式会社アドバンテスト | 半導体試験用プログラムデバッグ装置 |
JP4619941B2 (ja) * | 2005-12-26 | 2011-01-26 | 富士通テン株式会社 | 信号パターン作成装置 |
US7657812B2 (en) * | 2007-03-21 | 2010-02-02 | Advantest Corporation | Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern |
US7679391B2 (en) * | 2008-07-11 | 2010-03-16 | Advantest Corporation | Test equipment and semiconductor device |
-
2011
- 2011-11-28 JP JP2011258916A patent/JP2013113665A/ja active Pending
-
2012
- 2012-10-19 US US13/655,468 patent/US8904247B2/en active Active
- 2012-10-30 KR KR1020120121252A patent/KR101422212B1/ko active IP Right Grant
- 2012-11-06 TW TW101141178A patent/TWI474166B/zh active
- 2012-11-28 CN CN201210495123.8A patent/CN103135049B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03294968A (ja) * | 1990-04-12 | 1991-12-26 | Ricoh Co Ltd | 論理シミユレーシヨンの波形パターン作成装置 |
US5546408A (en) * | 1994-06-09 | 1996-08-13 | International Business Machines Corporation | Hierarchical pattern faults for describing logic circuit failure mechanisms |
JPH09251800A (ja) * | 1996-03-14 | 1997-09-22 | Hitachi Ltd | アルゴリズミックパターンエディタ |
JP2001059858A (ja) * | 1999-08-23 | 2001-03-06 | Nec Commun Syst Ltd | 検証用テストパタン設計装置及び検証用テストパタン設計方法 |
CN100489554C (zh) * | 2003-03-31 | 2009-05-20 | 爱德万测试株式会社 | 测试装置与测试模拟方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2013113665A (ja) | 2013-06-10 |
TW201335748A (zh) | 2013-09-01 |
US20130290796A1 (en) | 2013-10-31 |
KR101422212B1 (ko) | 2014-08-13 |
US8904247B2 (en) | 2014-12-02 |
CN103135049A (zh) | 2013-06-05 |
KR20130059268A (ko) | 2013-06-05 |
TWI474166B (zh) | 2015-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103135049B (zh) | 测试图形生成装置、测试程序生成装置、生成方法及测试装置 | |
CN103135011B (zh) | 测试模块生成装置、测试步骤生成装置、生成方法及测试装置 | |
CN102915242B (zh) | 一种利用图形化操作实现代码编程的方法 | |
CN102224486B (zh) | 显示装置以及显示方法 | |
TWI389505B (zh) | 測試裝置、測試方法以及程式 | |
US8645116B2 (en) | Hybrid simulation system and method | |
CN103180789B (zh) | 日志设定装置、日志设定方法 | |
JP2003141204A (ja) | 論理シミュレーションモデル生成方法、装置、記録媒体、及びプログラム | |
US20100083161A1 (en) | Calculator emulation apparatus | |
CN103377115A (zh) | ***事件日志管理***及***事件日志管理方法 | |
CN110377475B (zh) | 一种基于uvm的大规模存储器读写验证平台及其方法 | |
CN105573236A (zh) | 信息处理装置、信息处理方法、信息处理程序及记录介质 | |
US20240248820A1 (en) | Automatic learning method and system for digital test vector | |
CN104951410A (zh) | 一种芯片信息的访问方法和装置 | |
CN103477291A (zh) | 参数设定装置及参数设定*** | |
CN105739481A (zh) | 工控软件的测试方法、装置及*** | |
CN103035302B (zh) | 测试装置及测试方法 | |
CN116128448B (zh) | Fpga工程项目的设计数据处理方法、装置、电子设备 | |
US20110310108A1 (en) | Information processing system, information processing method, and information processing apparatus | |
CN115599719A (zh) | 一种基于fpga的fifo接口多通道dma控制器 | |
CN102607870B (zh) | 面向半导体制造设备的逻辑耦合测试方法 | |
CN102819229B (zh) | 控制***及其指令设定方法 | |
CN105446905A (zh) | 一种对传输性能进行评估的方法、设备和*** | |
CN115902595B (zh) | 一种芯片测试***以及芯片测试方法 | |
CN110008281A (zh) | 一种基于Redis数据库可视化数据的处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |