CN103119547B - 用于多个显示器的图像同步 - Google Patents

用于多个显示器的图像同步 Download PDF

Info

Publication number
CN103119547B
CN103119547B CN201180045686.0A CN201180045686A CN103119547B CN 103119547 B CN103119547 B CN 103119547B CN 201180045686 A CN201180045686 A CN 201180045686A CN 103119547 B CN103119547 B CN 103119547B
Authority
CN
China
Prior art keywords
display
image
state
subdivision
presented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180045686.0A
Other languages
English (en)
Other versions
CN103119547A (zh
Inventor
法里博尔兹·保尔比格拉茨
萨姆森·赛荣·金
伊万·王殷·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103119547A publication Critical patent/CN103119547A/zh
Application granted granted Critical
Publication of CN103119547B publication Critical patent/CN103119547B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本发明描述用于控制多个显示器以呈现跨越所述显示器划分的图像的技术。举例来说，本文描述主机控制器。所述主机控制器从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态，且从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态。所述主机控制器可比较所述第一与第二显示器状态，且响应于所述比较而向所述第一和第二显示器中的至少一者传送显示器调整，所述显示器调整经配置以致使相应显示器调整所述图像的所述第一或第二部分中的至少一者的呈现。

Description

用于多个显示器的图像同步
技术领域
本发明涉及控制跨越多个显示单元划分的所呈现的一个或一个以上图像。
背景技术
一般来说，经配置以呈现一个或一个以上图像的显示单元可分组为两个类别：智能显示器和哑显示器。除了图像数据外，哑显示器还从主机控制器接收时序和同步信息，而智能显示器不需要此类时序和同步信息。在某个实例中，智能显示器可包含一个或一个以上帧缓冲器。在一些实例中，智能显示器也可以包含或改为包含内部时钟参考，其由智能显示器用来操作以呈现图像。
发明内容
本发明是针对用于控制在多个显示装置上呈现(即，在显示装置之间划分)的一个或一个以上图像的呈现的技术。根据这些技术，在一些实例中，主机控制器可接收指示第一显示器呈现图像的第一部分的状态的第一显示器状态。主机控制器还可接收指示第二显示器呈现所述图像的第二部分的状态的第二显示器状态。在一些实例中，第一和第二显示器状态可称为水平同步(hsync)或垂直同步(vsync)信号。所述主机控制器可比较所述第一显示器状态与第二显示器状态以确定指示第一和第二显示器呈现图像的相应第一部分和第二部分的状态之间的差异的偏移。举例来说，所述偏移可指示由第一显示器呈现的第一图像部分的子部分(例如，行)的数目与由第二显示器呈现的第二图像部分的子部分的数目之间的差异。响应于经确定偏移，主机控制器可向所述第一和第二显示器中的至少一者传送显示器调整。所述显示器调整可致使第一显示器或第二显示器调整所述图像的所述第一部分或第二部分的呈现。举例来说，显示器调整可致使第一显示器或第二显示器例如通过调整所述至少一个子部分的呈现时间来调整图像的第一和第二部分中的一者或一者以上的至少一个子部分(例如，行)的呈现。
根据一个实例，本文描述一种方法。所述方法包含从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态。所述方法进一步包含从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态。所述方法进一步包含确定所述第一显示器对图像的所述第一部分的呈现的所述状态与所述第二显示器对图像的所述第二部分的呈现的所述状态之间的差异。所述方法进一步包含基于所述经确定差异而调整所述第一显示器对所述图像的所述第一部分的呈现或所述第二显示器对所述图像的所述第二部分的呈现中的至少一者。
根据另一实例，本文描述一种装置。所述装置包含显示器状态模块，其经配置以接收指示第一显示器对图像的第一部分的呈现的状态的第一显示器状态以及指示第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态。所述装置进一步包含偏移确定模块，其经配置以基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对图像的所述第一部分的呈现的所述状态与所述第二显示器对图像的所述第二部分的呈现的所述状态之间的差异。所述装置进一步包含显示器调整模块，其经配置以向所述第一和第二显示器中的至少一者传送显示器调整，所述显示器调整经配置以调整所述第一显示器对所述图像的所述第一部分的呈现或所述第二显示器对所述图像的所述第二部分的呈现中的至少一者。
根据另一实例，本文描述一种装置。所述装置包含用于从第一显示器接收所述第一显示器对图像的第一部分的呈现的状态的装置。所述装置进一步包含用于从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态的装置。所述装置进一步包含用于确定所述第一显示器输出所述至少一个图像的所述第一部分的所述状态与所述第二显示器输出所述至少一个图像的所述第二部分的状态之间的差异的装置。所述装置进一步包含用于基于所述经确定差异而调整所述第一显示器对所述图像的所述第一部分的呈现或所述第二显示器对所述图像的所述第二部分的呈现中的至少一者的装置。
根据另一实例，本文描述一种包括指令的计算机可读存储媒体。所述指令经配置以在由计算装置执行后即刻致使所述计算装置从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态。所述指令进一步经配置以致使所述计算装置从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态。所述指令进一步经配置以致使所述计算装置确定所述第一显示器对图像的所述第一部分的呈现的所述状态与所述第二显示器对图像的所述第二部分的呈现的所述状态之间的差异。所述指令进一步经配置以致使所述计算装置基于所述经确定差异而调整所述第一显示器对所述图像的所述第一部分的呈现或所述第二显示器对所述图像的所述第二部分的呈现中的至少一者。
附图说明
图1是说明与本发明的技术一致的可操作以控制在多个显示器上划分的图像的呈现的主机控制器的实例的概念图。
图2是说明与本发明的技术一致的可操作以控制在多个显示器之间划分的图像的呈现的主机控制器的实例的框图。
图3是说明与本发明的技术一致的多个显示装置的实例的框图。
图4是说明与本发明的技术一致的经配置以控制在多个显示器之间划分的图像的呈现的主机控制器的实例的框图。
图5是说明与本发明的技术一致的包含主机控制器的显示器的实例的框图。
图6是说明与本发明的技术一致的控制多个显示器的方法的实例的流程图。
具体实施方式
图1是说明与本发明的技术一致的经配置以控制在多个显示装置110A、110B(下文为显示器110A、110B)上划分的图像116的呈现的主机控制器115的实例的概念图。如图1的实例中所示，主机控制器115控制第一显示器110A以经由屏幕112A呈现图像116(狗)的第一部分116A，且控制第二显示器110B以经由屏幕112B呈现图像的第二部分116B。图像116可包括在显示器110A、110B上划分的静止图像或视频图像(即，多个图像)。图像116可进一步包括经配置以向观看者表现大体上二维(2D)或三维(3D)的视频或静止图像。
显示器110A、110B中的每一者可为独立的显示装置，例如电视机(例如，LCD或等离子显示面板、背面投影电视机、投影仪、阴极射线管(CRT)电视机或其它显示装置)。在其它实例中，一个或一个以上显示器可包括包含显示器的计算装置。举例来说，显示器110A、110B中的一者或一者以上可包括桌上型计算机、膝上型计算机、智能电话、平板计算机、游戏装置或者包含显示器或以通信方式耦合到显示器的任一计算装置。举例来说，显示器110A、110B中的一者或一者以上可集成于包含主机控制器115的计算装置中，或与主机控制器分开来提供。
可能希望主机控制器115以如下方式输出图像116：在多个显示器110A、110B之间划分输出图像116，使得不同部分116A、116B由相应的显示器110A、110B呈现，如图1中描绘，例如其中多个显示器可用且需要具有较大格式的图像116的较大呈现的情况。较大格式可例如在希望向相对大量的观看者呈现图像116时或在一个或一个以上观看者位于远离显示器110A一距离处的情况下是有用的。
图1描绘操作以在两个显示器110A、110B之间划分图像116的主机控制器115。在未描绘的其它实例中，主机控制器115可在两个以上显示器(包含任一数目的显示器)之间划分图像116，这与本发明的技术一致。
图1中描绘的显示器110A、110B可为“智能”显示器。短语“智能显示器”可指代包含用作参考的至少一个时钟源以呈现图像的显示器。在一些实例中，智能显示器可包含内部时序参考，其可用以经由智能显示器呈现一个或一个以上图像。举例来说，智能显示器可包含例如晶体振荡器或其它组件等内部时钟参考，其经配置以产生用于智能显示器的操作的参考时钟。在一些实例中，此智能显示器可经配置以从主机控制器接收图像数据，且呈现与此内部时钟参考一致的所接收图像数据。图像数据可包含例如指示与图像的像素相关联的值的像素信息，以及可由显示器用来经由显示器的屏幕呈现图像的其它信息。
在其它实例中，此智能显示器也可以或改为经配置以处理用于图像的显示的图形指令和相关联数据(下文中为“图形指令”)。根据此类实例，“智能”显示器可包含一个或一个以上硬件和/或软件组件(例如，图形处理单元(GPU)、数字信号处理器(DSP)和/或中央处理单元(CPU))，其经配置以处理图形指令以控制显示器来呈现图像116。根据此类实例，智能显示器(例如，智能显示器的GPU)可处理图形指令以产生图像数据。根据一个非限制性实例，图形指令可包含用以绘制特定地理形状的指令和所述形状的性质。另一方面，图像数据可包含指示在位置X、Y、Z处的像素具有特定色彩或其它描述性参数的数据。如本文描述的图形指令/数据的一个特定且非限制性实例是根据由硅谷图形公司(Silicon Graphics，Inc)开发的图形再现协议产生的一个或一个以上命令。
在一些实例中，如本文描述的智能显示器可经配置以接收和处理图形指令和/或图像数据且使用所接收指令和/或图像数据来经由智能显示器的屏幕呈现一个或一个以上图像。智能显示器可基于内部时钟参考来处理指令或数据且呈现图像。举例来说，智能显示器可与内部时钟参考一致地接收图像数据以及呈现所接收图像数据。在其它实例中，智能显示器可基于与内部时钟参考一致的指令来接收图形指令以及处理图形指令和/或呈现一个或一个以上图像。
在一些实例中，与使用哑显示器相比可为有利的是使用智能显示器110A、110B来显示图像116。举例来说，使用内部帧缓冲器可致使智能显示器使用比哑显示器少的电力，因为与哑显示器相比，可在主机控制器与智能显示器之间传送较少信息(例如，时序信息以及较少图像数据，例如以30fps而非60fps刷新)。
另外，在一些实例中，智能显示器可经配置以如上所述处理图形指令。在一些实例中，可使用比已经处理的图像数据少的数据(例如，较少的信息位)来表示此类图形指令。因此，在一些情况下，与哑显示器相比可优选的是主机控制器115使用智能显示器110A、110B来显示图像116。举例来说，如果只有有限的带宽可供主机控制器115用于与显示器110A、110B通信，那么可能希望在智能显示器110A、110B之间划分图像116。
智能显示器可使用用于处理和/或图像显示操作的参考时钟。举例来说，智能显示器可包含提供此参考时钟信号的时钟源(例如，晶体振荡器和/或其它时钟产生组件)。智能显示器可经配置以根据由显示器的时钟源产生的参考时钟来接收和/或呈现图像数据(例如，存储在智能显示器的帧缓冲器中的图像数据)。此图像数据可基于经处理图形指令而产生，或可由智能显示器接收(例如，从主机控制器115接收)。在一些实例中，显示器110A、110B的时钟源可彼此独立地操作以产生用于显示器110A、110B的相应参考时钟信号。因此，显示器110A、110B可不彼此确切同步地操作以显示图像116的相应第一部分116A和第二部分116B。在一些实例中，显示器110A、110B的相应时钟源之间的差异可当在显示器110A和110B之间划分呈现图像116时对观看者造成不希望的影响。举例来说，显示器110A、110B的相应时钟源之间的此差异可对观看者造成撕裂(tearing)或其它不希望的视觉影响。在一些实例中，此类不希望的影响可当在显示器110A、110B之间划分图像时发生，即使显示器110A、110B彼此相同(例如，相同制造者、型号/零件号)也是如此。根据这些实例，由相应显示器的相应内部时钟源产生的时钟参考频率之间在时间上的微小差异可造成观看在显示器110A、110B之间划分的图像的观看者感知到一个或一个以上视觉假影，例如撕裂。
在一些实例中，可使用一种或一种以上技术来直接同步显示器110A和110B的相应时钟源。举例来说，主机控制器115可包含时钟同步组件，例如锁相回路(PLL)、延迟锁定回路(DLL)或者其它硬件或软件组件，其经配置以直接同步显示器110A和110B的相应时钟源以具有大体上相似的时序。此类技术可为不合意的，因为其可能需要复杂的电路和/或软件，且可能在成本、消耗的带宽、处理功率和/或处理复杂性中的一者或一者以上方面实施起来较昂贵。
本发明的技术是针对使多个显示器110A、110B的显示器输出同步，所述显示器110A、110B操作以呈现在显示器之间划分的图像116的相应部分116A、116B。根据这些技术，主机控制器115可接收指示显示116A和116B中的每一者的显示器输出的进度的显示器状态。此显示器状态可包括例如已由第一显示器110A输出的图像116的第一部分116A的子部分的数目和已由第二显示器110B输出的图像116的第二部分116B的子部分的数目的指示。举例来说，主机控制器115可接收指示已经(或保持将)由第一显示器110A输出的第一部分116A的行(或像素)的数目的显示器状态，和已经(或保持将)由第二显示器110B输出的第二部分116B的行(或像素)的数目的指示。在一些实例中，显示器状态可称为水平同步(hsync)或垂直同步(vsyc)信号。
根据这些技术，主机控制器115可将来自第一显示器110A和第二显示器110B的相应显示器状态彼此进行比较。举例来说，主机控制器115可确定图像116的相应第一部分116A和第二部分116B的已经呈现或保持待呈现的子部分(例如，行)的数目之间的差异。
响应于所述比较，主机控制器115可将显示器调整信号传送到第一显示器110A和第二显示器110B中的至少一者。显示器调整可致使显示器110A、110B中的至少一者调整第一部分116A或第二部分116B的一个或一个以上子部分(例如，行)的呈现。举例来说，显示器调整信号可指示对何时经由相应第一显示器110A或第二显示器110B呈现所述一个或一个以上子部分的调整。作为一个实例，显示器调整信号可由显示器110A、110B使用以调整经由显示器呈现一图像(即，帧)的行和/或像素相对于图像的至少一个先前显示帧的呈现的时间。举例来说，基于显示器调整信号，如本文描述的显示器110A、110B可修改图像116的第一和/或第二部分116A、116B(例如，帧)的循序显示帧的有效子部分(例如，行、像素)的呈现之间的持续时间。
在一些实例中，例如本文描述的智能显示器110A、110B的显示装置可经配置以在帧的呈现(例如，根据显示器的扫描布置而呈现一帧的最后行(或像素))完成后即刻延迟某一时间，之后呈现图像的下一帧的第一行(或像素)。在一些实例中，此显示装置可基于由经由显示器呈现一行(即，垂直延迟间隔)和/或像素(即，水平延迟间隔)的时间量所界定的时间周期而界定此延迟间隔。举例来说，在延迟间隔包括垂直延迟间隔的情况下，显示器可经配置以基于与帧相关联的“消隐行(blanking line)”的数目而延迟图像的行的呈现，所述消隐行界定了延迟所述帧的一个或一个以上有效行的呈现的时间量。根据另一实例，在延迟间隔包括水平延迟间隔的情况下，显示器可经配置以基于与帧相关联的“消隐像素”的数目而延迟图像的像素的呈现。此类消隐行和/或像素的指示可以或可不存储在显示器的存储器或寄存器中。举例来说，显示器可经预编程或可编程以界定消隐行和/或消隐像素的数目，显示器可使用所述数目来界定在一图像的连续帧的呈现之间将延迟的时间周期。在其它实例中，此类消隐行和/或像素的指示可由显示器产生，且可存储在存储器位置中且由显示器使用以相对于一图像的前一帧的呈现而延迟所述图像的一帧的有效行或像素的呈现。
根据本文描述的技术，图1中描绘的显示装置110A、110B可经配置以通过修改连续帧的呈现之间的延迟时间来调整第一或第二图像部分的至少一个子部分的呈现。举例来说，显示装置110A、110B可经配置以***或删除与一帧相关联的若干垂直消隐行和/或水平消隐像素，以致使帧的所述至少一个子部分(例如，行或像素)的呈现时间得到调整。在一些实例中，一旦显示装置110A、110B已操作以输出具有经调整消隐行和/或像素的帧，显示装置便可针对将由显示器110A、110B呈现的图像部分的下一帧返回到先前使用的延迟(例如，先前使用的若干垂直消隐行和/或水平消隐像素)。以此方式，通过添加或删除消隐行和/或像素来调整图像部分的至少一个帧(例如，帧的至少一个子部分)的呈现时间，主机控制器115可经配置以同步显示器110A、110B的操作以呈现图像116的相应第一部分116A和第二部分116B。根据这些技术，主机控制器115可操作以同步在显示器110A、110B之间划分的图像116的呈现，而不使用更复杂的技术来同步显示器110A、110B的内部时钟参考。而且根据本文描述的技术，并非主机控制器115发出单一命令到显示器110A、110B中的一者或一者以上以添加或删除一个或一个以上消隐行和/或像素，而是主机控制器115可发出与所显示图像部分116A、116B的一个或一个以上不同帧相关联的此类命令的序列，以便逐渐同步所述多个显示器110A、110B以呈现相应图像部分116A、116B。
根据这些实例，为了如本文描述调整图像116的第一部分116A或第二部分116B的所述至少一个子部分的呈现时间，主机控制器115可从相应显示器110A、110B接收hsynch和vsynch信号中一个或一个以上，且向显示器110A、110B中的一者或一者以上发送显示器调整信号，所述显示器调整信号可由相应显示器110A、110B使用以***或删除一个或一个以上消隐行和/或像素，进而致使对所述至少一个子部分的呈现(例如，相对于先前显示的帧)的调整。
本文描述的技术出于若干原因来说可为有利的。举例来说，主机控制器115可控制显示器110A和110B以输出图像116的相应第一部分116A和第二部分116B，而不需要如上所述的额外电路或软件(例如，PLL、DLL、其它时钟同步组件)来直接同步第一显示器110A和第二显示器110B的一个或一个以上时钟源。
图2是说明与本发明的技术一致的经配置以控制在第一显示器210A和第二显示器210B之间划分的图像(图2中未描绘)的呈现的主机控制器215的一个实例的框图。如图2中描绘，显示器210A、210B中的每一者可分别包含处理引擎214A、214B。显示器210A、210B中的每一者可称为智能显示器，如上所述。处理引擎214A、214B可包括经配置以从主机控制器215接收指令和/或数据且处理所接收指令和/或数据以产生将经由相应显示器210A、210B的屏幕212A、212B呈现的图像数据240A、240B的硬件或软件的任一组合。
如图2中描绘，显示器210A、210B中的每一者包含显示器控制模块(DCM)239A、239B。显示器控制模块239A、239B可接收经处理图像数据240A、240B(例如，经由帧缓冲器，图2中未描绘)且控制相应屏幕212A、212B以呈现图像。在一些实例中，图像数据240A、240B可从主机控制器215接收。在其它实例中，图像数据240A、240B可包括由相应处理引擎214A、214B基于由显示器210A、210B接收的图形指令产生的图像数据。在每一情况下，图像数据240A、240B可为界定显示器210A、210B将显示的图像的至少一部分的像素数据。
同样如图2中描绘，显示器210A、210B中的每一者包含进度识别模块(PIM)250A、250B。PIM250A、250B可各自确定相应显示器210A、210B的状态以呈现图像的相应部分(例如，第一部分116A、第二部分116B，如图1中描绘)。举例来说，每一PIM250A、250B可确定图像的相应第一和第二部分的已经由相应显示器210A、210B呈现的子部分(例如，行、像素)的数目。每一PIM250A、250B可向主机控制器215传送指示相应显示器210A、210B的状态的显示器状态218A、218B以呈现图像的相应第一和第二部分。
主机控制器215可从至少两个显示器210A、210B接收至少第一显示器状态218A和第二显示器状态218B。主机控制器215可将所接收显示器状态218A、218B彼此进行比较，且基于所述比较而确定第一显示器210A与第二显示器210B之间呈现相应图像部分的差异。在一些实例中，如果在所接收显示器状态218A、218B之间存在差异，那么主机控制器215可向显示器210A、210B中的至少一者传送显示器调整219，所述显示器调整控制显示器210A、210B中的至少一者以调整图像的相应部分的呈现。举例来说，显示器调整219可致使显示器210A、210B中的至少一者调整图像的相应部分的至少一个子部分(例如，行或像素)的呈现。举例来说，显示器调整219可经配置以致使显示器210A、210B调整所述至少一个子部分的呈现与先前呈现的图像帧之间的时间周期。
图3说明与本发明的技术一致的经配置以呈现在多个显示器之间划分的图像的多个显示器310A、310B的一个非限制性实例。相应特征在图3中以相应的A和B标示符来描绘，例如显示器310A、310B和图形处理引擎314A、314B。本文中在无图3中描绘的相应A和B标示符的情况下统一地提及图3的这些相应特征以描述在相应的“A”和“B”指定特征之间共享的方面。举例来说，显示器310A、310B统称为“显示器310”。作为另一实例，图形处理引擎314A、314B统称为“图形处理引擎314”。作为另一实例，图像数据340A、340B统称为“图像数据340”。
大体来说，图形处理引擎可经配置以处理由显示器310接收(例如，从图1中说明的主机控制器115)的所接收图像数据和/或图形指令，且输出图像数据340。
如图3中描绘，图形处理引擎314还包含帧缓冲器338。帧缓冲器338可包括经配置以临时或永久存储用于呈现的图像数据340(例如，像素信息)的任一计算机可读存储媒体。举例来说，帧缓冲器338可包括任一类型的存储组件，例如随机存取存储器(RAM)、快闪存储器、磁性硬盘存储器或经配置以存储数据(例如，图像数据340)的任一其它类型的组件。在一些实例中，图形处理引擎314可处理图形指令且将经处理图像数据340输出到帧缓冲器338。
显示器控制模块339可经配置以存取存储在帧缓冲器338中的图像数据340且基于图像数据340来控制显示器310以呈现图像，在一些实施方案中，显示器控制模块可为图形处理引擎314的一部分。在一些实例中，图形处理引擎还可包含图形处理单元(GPU)。
显示器310可包括液晶显示器(LCD)、等离子显示器、背面投影显示器、投影仪显示器、阴极射线管显示器或任一其它类型的显示器。举例来说，液晶显示器或等离子显示器可包含存在于显示器的屏幕处的多个显示元件(图3中未描绘)。每一显示元件可经配置以发射(或不发射)光，和/或发射不同色彩或其它特性的光。显示器控制模块339可基于图像数据340控制此类显示元件。举例来说，显示器控制模块339可基于指示图像的特定像素具有红色的图像数据340而致使表示此像素的一个或一个以上显示元件发射红光。
同样如图3中描绘，显示器310包含时钟源332。时钟源332可包含经配置以产生参考时钟335的一个或一个以上组件，例如经配置以产生参考时钟335的晶体振荡器或其它硬件和/或软件组件。显示器310的一个或一个以上其它组件，例如图形处理引擎314、帧缓冲器338和/或显示器控制模块339，可基于所产生的参考时钟335而操作。举例来说，显示器控制模块339可基于由时钟源332产生的参考时钟来控制显示器310以呈现图像的相应子部分(例如，行)。
根据一些实例，显示器控制模块339可基于参考时钟335而读出存储在帧缓冲器338中的图像数据340以用于经由显示屏幕312而呈现。举例来说，显示器控制模块339可以基于参考时钟335而界定的时间间隔来读出存储在帧缓冲器338中的图像数据340的子部分(例如，行)。图像数据340的此些子部分可对应于图像的所显示部分的一个或一个以上子部分(例如，图像的第一或第二部分的行)。
如相对于图3的显示器310A所描绘，帧缓冲器338A包含图像数据340A，其包含对应于经由屏幕312A呈现的图像的第一部分的行(例如，对应于如图1中说明的第一图像部分116A)的子部分341到346。子部分341到346可对应于图像部分的一帧(例如，例如视频序列等帧序列中的一帧)。如图3中描绘，第一部分的子部分345和346已从帧缓冲器338A读出且经由屏幕312A呈现。同样如图3中描绘，第一部分的子部分341到344尚有待从帧缓冲器339A读出且经由屏幕312A呈现。图3还展示在子部分345和346之前已经由屏幕312A呈现的若干子部分(图3中未标记)。此些子部分可例如包括图像部分的同一帧或另一帧(例如，先前已由显示器控制模块339A从帧缓冲器读出的帧)的子部分。
如相对于图3的显示器310B所描绘，帧缓冲器338B包含图像数据340B，其包含对应于经由屏幕312B呈现的图像的第二部分的行(例如，如图1中说明的第二部分116B)的子部分361到366。子部分361到366可对应于图像部分的一帧(例如，例如视频序列等帧序列中的一帧)。如图3中描绘，第二部分的子部分363到366已从帧缓冲器338B读出且经由屏幕312B呈现。同样如图3中描绘，第二部分的子部分361到362尚有待从帧缓冲器339B读出且经由屏幕312B呈现。图3还展示在子部分363到366之前已经由屏幕312B呈现的若干子部分(图3中未标记)。此些子部分可例如包括图像部分的同一帧或另一帧(例如，先前已由显示器控制模块339B从帧缓冲器读出的帧)的子部分。
图3中描绘的显示器310A、310B的每一帧缓冲器339A、339B包含若干相应图像部分，其各自包含总共6行(例如，分别为行341到346、行361到366)。为了阐释本发明的技术的目的而提供图3的实例。在一些实例中，如本文描述将显示的图像或图像部分可包含比图3中描绘的情形多得多的行的图像数据340以及对应的屏幕输出。举例来说，经配置以由高清晰度显示器呈现的图像可包含720或1080行或任一其它数目的行的图像数据340。
根据图3的实例，显示器310A已呈现图像的第一部分(例如，图1中描绘的第一部分116A)的两行345到346，而显示器310B已呈现第二部分316B(例如，图1中描绘的第二部分1156B)的四行363到366。因此，显示器310A和310B输出相应的第一部分316A和第二部分316B的操作未经同步。在一些实例中，如图2中说明在显示器310A与310B的操作之间缺乏同步可由来自显示器310A和310B的相应时钟源332A、332B的时钟信号335A、335B的差异造成。
如图3中描绘，根据本发明的技术，显示器310A、310B中的每一者包含进度识别模块PIM350A、350B(统称为PIM350)。PIM350可确定显示器310输出图像的一部分的状态。举例来说，PIM350可监视显示器控制模块339和/或帧缓冲器338的操作以确定显示器310输出图像的一部分的状态。
PIM350可确定显示器310呈现一图像部分的一个或一个以上子部分(例如，行或像素)的进度。举例来说，PIM350可监视显示器控制模块339呈现一图像部分的子部分的操作，例如一图像部分的已从帧缓冲器读出且由显示器控制模块339呈现的行或像素的数目。举例来说，显示器310A的PIM350A可监视显示器控制模块339A以确定两行345到346已从帧缓冲器338读出且经由屏幕312A呈现。显示器310B的PIM350B可监视显示器控制模块339B以确定四行363到366已从帧缓冲器339读出且经由屏幕312B呈现。
根据其它实例，PIM350可不直接监视显示器控制模块339的操作。根据这些实例，PIM350可基于确定帧缓冲器338的可用空间和/或已消耗空间的量来确定显示器310输出图像的一个或一个以上子部分的状态。举例来说，PIM350可确定指示待从帧缓冲器338读出且经由屏幕312呈现的当前帧的位置的指针或其它参考标记的位置。
作为另一实例，帧缓冲器338的可用存储大小可表示待呈现的图像的特定数目的行(例如，1080行)或像素。根据此实例，PIM350可确定由存储在帧缓冲器338中的图像数据340消耗的可用存储空间的量，且进而确定显示器310呈现一图像的子部分(例如，若干行或像素)的进度。举例来说，如图3中描绘，显示器310A的PIM350A可监视帧缓冲器338A以确定图像的第一部分的两行345到346已从帧缓冲器338A读出且经由屏幕312A呈现。显示器310B的PIM350B可监视帧缓冲器338A以确定图像的第二部分的四行363到366已从帧缓冲器339读出且经由屏幕312B呈现。
在一些实例中，基于监视显示器310以确定显示器310呈现一图像部分的子部分(例如，行)的进度，PIM350可产生显示器状态(例如，如图2中描绘的显示器状态218A、218B)，所述显示器状态向主机控制器(例如，图2中描绘的主机控制器215)指示显示器310呈现一图像部分的一个或一个以上子部分的进度。举例来说，PIM350可产生显示器状态(图3中未描绘)，所述显示器状态指示显示器310输出一图像部分的帧(例如，已经由显示屏幕312呈现的若干行和/或图像部分)的进度。PIM350可连续地(例如，随着参考时钟335的每一时钟循环，相对于将图像数据的子部分存储到帧缓冲器339/从帧缓冲器339读取图像数据的子部分，图像部分的新帧存储在帧缓冲器339中)和/或基于一个或一个以上预定时间间隔来产生和/或传送显示器状态。
在一些实例中，PIM350可产生包括如上所述的vsynch信号和/或hsynch信号的显示器状态。举例来说，如本文描述的显示器310可经配置以在一图像的前一帧的呈现之后将存储在帧缓冲器338中的一图像的有效子部分的呈现延迟一时间间隔。此时间间隔可基于一帧的一个或一个以上消隐区，所述消隐区包含若干垂直消隐行和/或水平消隐像素。在一些实例中，水平消隐区可包含hsynch区(即，hsynch信号)，其可指示显示器相对于一图像部分的先前所显示帧将帧的像素的呈现延迟的时间周期的至少一部分。垂直消隐区可包含vsynch区(即，vsynch信号)，其可指示显示器相对于一图像部分的先前所显示帧将帧的行的呈现延迟的时间周期的至少一部分。根据这些实例，PIM350可产生包括如上所述的vsynch信号、hsynch信号或vsynch信号与hsynch信号两者的显示器状态218A、218B。
在一些实例中，PIM350可例如针对参考时钟335A的每一时钟循环或针对存储在帧缓冲器338中或从帧缓冲器338读出的图像数据340的每一子部分，连续地输出显示器310输出一图像部分的子部分(例如，行和/或像素)的进度的指示。在其它实例中，PIM350可操作以在每当新图像部分(例如，视频序列的新帧)存储在帧缓冲器338中(或从帧缓冲器338读出)时输出显示器310输出子部分的进度的指示。在再其它实例中，PIM350可根据预定时间间隔输出显示器310的进度的指示。举例来说，PIM350可操作以对于存储在帧缓冲器338中或从帧缓冲器338读出的图像数据340的每五个子部分或参考时钟335A的每二十个时钟循环确定显示器310的进度。在一些实例中，PIM350可包含计数器(图3中未图示)，其经配置以对显示器310呈现图像数据的状态进行计数。举例来说，可每当图像数据340的子部分存储在帧缓冲器338中(或从其读出)时更新此计数器。
返回参见图2，主机控制器215可控制多个显示器210A、210B以显示在多个显示器210A、210B之间划分的图像。根据本发明的技术，显示器210A、210B中的每一者包含如上文相对于图3中描绘的PIM350A、350B所描述的进度识别模块(PIM)250A、250B。PIM250A、250B可针对相应显示器210A、210B各自确定相应显示器输出相应第一图像部分216A和第二图像部分216B的一个或一个以上子部分的进度，且传送指示相应显示器呈现第一图像部分216A和第二图像部分216B的相应子部分的进度的显示器状态信号218A、218B(例如，vsynch和/或hsynch信号)。根据本发明的技术，主机控制器215可接收显示器状态信号218A、218B，且作为响应，产生至少一个显示器调整信号219，所述显示器调整信号219经配置以致使第一显示器210A和第二显示器210B中断一者或一者以上调整将由相应显示器210A、210B呈现的第一图像部分和/或第二图像部分(例如，如图1中描绘的第一图像部分116A、第二图像部分116B)的至少一个子部分(例如，至少一个行和/或像素)的呈现。
图4是说明主机控制器415的一个实例的框图。主机控制器415可包括经配置以同时控制多个显示器(例如，图2中说明的显示器210A、210B)的任一装置。举例来说，主机控制器415可包括以通信方式耦合到至少两个显示器且经配置以控制多个显示器呈现在所述多个显示器之间划分的至少一个图像的任一装置。在一些实例中，主机控制器415可包括计算装置，例如桌上型计算机、游戏控制台、膝上型计算机、智能电话、特征电话或平板计算机、数字媒体播放器，或经配置以控制多个显示器呈现在所述多个显示器之间划分的图像的任一其它装置。
如图4中描绘，主机控制器415可包含至少一个处理器475。处理器475可包含经配置以处理程序指令的任一组件。举例来说，处理器475可包含一个或一个以***处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或经配置以处理指令的任一其它组件。处理器475可执行程序指令以致使主机控制器415与本文描述的技术一致地操作。
同样如图4中描绘，主机控制器415包含通信模块476。通信模块476可使主机控制器475能够与多个显示器(例如，图2中描绘的显示器210A、210B)和/或其它计算装置通信。举例来说，通信模块476可经配置以实现主机控制器575与多个显示器和/或其它计算装置之间的有线(例如，以太网、数字视频输入高清晰度多媒体接口)或无线(蜂窝式网络、)通信。
同样如图4中描绘，主机控制器415进一步包含至少一个存储组件478。存储组件478可包括经配置以存储数据和/或可执行指令的任一组件，所述可执行指令例如为可由处理器475执行以致使主机控制器与本发明的技术一致地操作的指令。举例来说，存储组件478可包括任一类型的存储组件，包含(但不限于)随机存取存储器(RAM)、快闪存储器、磁性硬盘存储器、光学存储器或经配置以临时或长期存储数据或指令的任一其它类型的组件。
如图4中描绘，主机控制器415还包含图形控制模块477。在一些实例中，图形控制模块477可传送与用于显示的图像相关的指令和/或数据，例如可由多个显示器(例如，图3中说明的显示器310A、310B)的相应图形处理模块(例如，图3中说明的图形处理引擎314A、314B)解译的图像数据和/或图形指令。在一些实例中，传送到第一显示器的图像数据和/或图形指令417A可不同于传送到第二显示器的图像数据和/或图形指令417B，如本文描述。然而在其它实例中，图像数据和/或图形指令中的至少一些可与图像数据和/或图形指令中的至少一些相同。
在一些实例中，图形控制模块477可包括可由处理器475执行的指令，例如在处理器475上执行的应用程序，其产生且传送指令和/或数据到多个显示器。举例来说，此应用程序可响应于用户输入或从另一计算装置(图4中未描绘)接收的输入而产生且传送图像数据和/或图形指令。根据其它实例，图形控制模块477可包括主机控制器415的软件和/或硬件，其经配置以传送存储在主机控制器415的存储器组件中或从以通信方式耦合到主机控制器415另一计算装置接收(例如，流式传输的图像数据)的图像数据和/或图形指令。
如图4中所示，主机控制器415包含偏移确定模块(ODM)480。如图4中描绘，ODM480可从以通信方式耦合到主机控制器475的第一和第二显示器(例如，图2中描绘的显示器210A、210B)接收(例如，经由如图4中描绘的通信模块476)多个显示器中的每一者的显示器状态418A、418B。所接收显示器状态418A、418B可如上所述各自指示相应第一和第二显示器呈现一图像的相应部分的进度。举例来说，显示器状态418A、418B可指示图像的相应部分的输出时序。根据另一实例，显示器状态可指示跨越多个显示器划分的图像的相应第一和第二部分(例如，如图1中描绘的图像116的第一部分116A、第二部分116B)的已由相应显示器输出的子部分的数目(例如，行和/或像素的数目)。在一些实例中，如上文关于图3所描述，显示器状态418A、418B可包含与图像116的第一部分116A或第二部分116B的至少一个帧相关联的vsynch信号和/或hsynch信号。
在一些实例中，ODM480可将所接收第一和第二显示器状态418A、418B彼此进行比较以确定第一与第二显示器之间的偏移455。举例来说，基于第一和第二显示器状态418A、418B，ODM480可将由第一显示器呈现的行的数目与由第二显示器呈现的行的数目进行比较，且进而确定差异，例如作为第一和第二显示器彼此不同步的程度的量度。举例来说，ODM480可基于包括如本文描述的hsynch信号和/或vsynch信号中的一者或一者以上的显示器状态418A、418B而确定与相应第一和第二显示器呈现相应第一和第二图像部分的呈现相关联的延迟，且进而基于显示器状态418A、418B而确定相应显示器呈现图像的第一和第二部分的操作的差异。基于显示器状态418A、418B，ODM480可产生指示此经确定差异的偏移455。
同样如图4中描绘，主机控制器415进一步包含调整控制模块482。调整控制模块482可从ODM480接收经确定偏移455。基于经确定偏移455，调整控制模块482可以或可不将显示器调整419传送到多个显示器中的至少一者。
根据一个实例，调整控制模块482可基于是否在多个显示器之间确定了偏移455而将显示器调整419传送到多个显示器中的至少一者。在其它实例中，调整控制模块482可经配置以基于经确定偏移455与预定阈值的比较而传送显示器调整419。此预定阈值可指示例如多个显示器呈现图像的相应部分的操作之间的时间差，或多个显示器呈现由所述多个显示器呈现的图像的相应部分的一个或一个以上子部分的操作之间的行数目差。此预定阈值在一些实例中可基于其中多个显示器之间缺乏同步可造成图像的第一和第二部分的显示中的不合意影响的时间周期和/或子部分数目。作为一个此类实例，此预定阈值可指示五行的差。根据此实例，调整控制模块482可在经确定偏移455等于或大于五行的情况下将显示器调整419传送到多个显示器中的至少一者。
在其它实例中，调整控制模块482可另外经配置以基于经确定偏移455而传送复位。举例来说，调整控制模块482可将所接收偏移455与复位阈值进行比较，所述复位阈值指示其中调整一图像部分的一个或一个以上子部分的呈现可能不足以使呈现在多个显示器之间划分的图像的多个显示器同步的偏移的子部分(例如，行)的数目。举例来说，调整控制模块482可传送复位，所述复位经配置以致使多个显示器将相应显示器的一个或一个以上时钟产生组件复位到初始化状态。根据其它实例，复位模块可致使多个显示器中的一者或一者以上清除帧缓冲器且开始在共同时间下呈现相应图像部分。特定来说，如果存在两个显示器，那么调整控制模块482可致使每一显示器复位且清除其帧缓冲器，使得两个显示器再次同时开始显示。举例来说，显示器调整模块482可传送复位，所述复位经配置以致使相应显示器将当前帧重新加载到显示器的相应帧缓冲器中，或致使相应显示器清除当前帧且加载对应于视频序列的下一帧的图像数据。
表1：实例显示器调整
以上表1说明可由调整控制模块482响应于经确定偏移455而传送的显示器调整419的一个非限制性实例。根据表1的实例，显示器调整419命令包含8个数据位。第一位D0指示多个帧(例如，图像116的第一部分116A的多个帧，其中图像116包括视频序列)中将应用移位(例如，调整消隐行的数目)的帧。根据此实例，0的值可指示显示器应将显示器调整419应用于图像的一部分的下一帧。同样根据此实例，1的值可指示显示器应将显示器调整419应用于在图像的所述部分的下一帧之后的帧。根据这些实例，主机控制器415的调整控制模块482可基于显示器输出当前帧的状态而确定是否将显示器调整应用于一图像部分的下一帧或再后面的帧。举例来说，调整控制模块482可在显示器有足够时间来处理显示器调整且将显示器调整应用于下一帧的情况下确定是否将显示器调整应用于下一帧。然而，如果没有足够时间来将显示器调整应用于下一帧，那么调整控制模块482可将显示器调整应用于在下一帧之后的又一帧。
根据表1的实例，显示器调整419的第二到第六位D1-D5指示与将添加或删除的图像数据的帧相关联的消隐行和/或像素的数目。根据此实例，显示器调整419可指示将添加或删除的从1到32个消隐行。同样根据表1的实例，显示器调整419的第七位D6包括方向。所述方向可指示是添加(增加呈现一帧的有效行的延迟)还是删除(例如，减少呈现帧行中的有效行的延迟)由位D1-D5指示的数目的消隐行和/或像素。根据表1的实例，如果位D6被指派1的值，那么显示器可添加由位D1-D5指示的数目的消隐行。如果位6被指派0的值，那么显示器可删除由位D1-D5指示的数目的消隐行。
在一些实例中，主机控制器315可经配置以传送例如以上表1中描绘的显示器调整以调整图像数据的多个不同帧的有效行和/或像素数据的呈现。举例来说，主机控制器可经配置以传送小于预定阈值(例如，32行或更少)的显示器调整。根据这些实例，主机控制器315可传送与图像数据的多个帧相关联的多个显示器调整以逐渐同步多个显示器，如本文描述。
同样根据表1的实例，显示器调整的第八位D7指示复位。所述复位可指令显示器复位所述显示器的一个或一个以上时钟产生组件。举例来说，如果位D7具有1的值，那么显示器可在当前或未来帧处复位图像的呈现。然而，如果位D7具有0的值，那么显示器可操作以根据行数目、方向和/或根据由位D0-D6指示的帧来添加或删除与图像的至少一个帧相关联的数目的消隐行和/或像素。
返回参见图3的实例，第一显示器310A已操作以经由屏幕310A呈现行345到346，且第二显示器310B已操作以经由屏幕312B呈现行363到366。根据此实例，主机控制器415(例如，ODM480)可从多个显示器中的每一者(例如，从图3中描绘的显示器310A、310B的PIM350A、350B)接收显示器状态418A、418B。ODM482可将所接收显示器状态418A、418B彼此进行比较以确定相应显示器的操作之间的偏移455。根据图3的实例，ODM480可确定显示器310A与310B的操作之间的两行的偏移，因为显示器310B已呈现的第二图像比显示器310A已呈现的第一图像多两行。
显示器调整控制模块482可将显示器调整419传送到第二显示器310B。在一个实例中，调整控制模块482可基于经确定偏移455是否存在(例如，偏移455大于0)而传送显示器调整419。在其它实例中，调整控制模块482可将经确定偏移455与预定阈值进行比较以确定是否传送显示器调整419。根据图3的实例，在经确定偏移455为两行的情况下，如果预定阈值为一行，那么调整控制模块482可基于两行的经确定偏移而传送显示器调整419。然而，如果预定阈值为三行或更大，那么调整控制模块482可基于两行的经确定偏移455而不传送延迟。
在一个实例中，显示器调整419可致使第二显示器310B延迟图像的第二部分(例如，图1的第二部分110B)的另外行的输出。举例来说，根据图3的实例，显示器调整419可致使添加与存储在帧缓冲器339B中的数据相关联(即，与下一帧相关联)的一个或一个以上消隐行，以使得例如存储在帧缓冲器339B中的图像数据的行和/或像素被延迟比当前帧与下一帧的呈现之间的时间更长。根据此实例，显示器调整可致使相应图像部分的行和/或像素在大体上同时呈现，进而使显示器110A、110B的操作同步以呈现在显示器110A、110B之间划分的图像的相应部分。在一些实例中，显示器调整(即，额外/经删除的消隐行)可在发出每个显示器调整419之后执行仅一次(即，例如仅对一个连续帧应用)，且在此之后，显示器时序将返回到使用标准数目的消隐行和/或像素进行操作。
在另一实例中，显示器调整419可致使第二显示器310A减少一图像的第一部分(例如，图1的第一部分110A)的行和/或像素相对于所述图像的第一部分的至少一个先前帧的延迟。举例来说，同样根据图3的实例，显示器调整419可致使删除与一帧相关联的消隐数据的一个或一个以上行和/或像素，使得例如图像的第二部分的行的呈现的延迟比至少一个先前帧的所述延迟短。根据此实例，显示器调整419可致使至少一个后续帧的行342和362大体上同时呈现，进而使显示器110A、110B的操作同步以呈现在显示器110A、110B之间划分的图像的相应部分。
在再一实例中，调整控制模块482可经配置以传送多个显示器调整。举例来说，根据图3的实例，调整控制模块418可传送致使显示器110A删除一个消隐行和/或像素的第一显示器调整，以及致使显示器110B添加一个消隐行和/或像素的第二显示器调整。根据此实例，至少一个后续帧的行342的呈现被向前移动且因此与已经延迟的行362同步。根据此实例，显示器调整419可致使行342和362大体上在同时呈现，进而使显示器110A、110B的操作同步以呈现在显示器110A、110B之间划分的图像的相应部分。
本文描述的用于呈现跨越多个显示器划分的图像的技术出于若干原因来说可为有利的。举例来说，本发明的技术提供了显示器310A、310B上的第一和第二图像部分的同步，而无需使参考时钟355A和355B彼此同步。因此，根据这些技术，图像的相应部分可在多个显示器之间划分，而不需要复杂、昂贵和/或难以实施的时钟同步组件或技术。
上文描述的图3的实例包含操作以呈现一图像(例如，图像116)的相应部分(例如，图1中描绘的第一部分116A、第二部分116B)的两个显示器310A、310B。在其它实例中，主机控制器415可操作以控制在两个以上显示器之间划分的图像的显示。根据其中主机控制器操作以控制在三个显示器之间划分的图像的显示的一个实例，ODM480可接收三个显示器状态418而不是如图4中描绘的两个(418A、418B)。根据此实例，ODM480可将所接收显示器状态418中的每一者彼此进行比较。ODM480可指定三个显示器中的一者作为参考。ODM480可确定每一其它显示器相对于参考显示器的偏移455。根据此实例，调整控制模块482可传送一个以上显示器调整419以调整显示器中的一者或一者以上的操作，如上所述。根据此实例，主机控制器215可操作以同步地呈现在两个以上显示器之间划分的图像。
在上文论述的图1、2中描绘的实例中，主机控制器215、415描绘为与显示器110A、110B、210A、210B分离的装置。在其它实例中，显示器中的一者或一者以上可自身经配置以如上所述作为主机控制器而操作。
图5是说明与本发明的技术一致的可操作以控制多个显示器510A、510B上的显示的呈现的主机控制器515的一个实例的框图，其中所述多个显示器中的至少一者包含主机控制器515。在图5的实例中，显示器510A包含主机控制器515。图5中描绘的主机控制器515可包括可由显示器510A的一个或一个以上处理器(例如，GPU、CPU，图5中未描绘)和/或一个或一个以上其它硬件组件执行的软件指令。类似于图2中描绘的主机控制器215，第一显示器510A的主机控制器515可经配置以如上所述输出图像数据和/或图形指令以控制在显示器510A、510B之间划分的图像经由屏幕512A、512B的呈现。
如图5中描绘，主机控制器515经配置以从显示器518A、518B的相应PIM550A、550B接收显示器状态550A、550B。主机控制器515A可接收来自第一显示器510内部的显示器状态518A以及来自显示器510B的显示器状态518B(例如，经由第一显示器510A的通信模块，图5中未描绘)。
所接收显示器状态518A、518B可各自指示相应显示器510A、510B输出在显示器510A、510B上显示的图像的相应第一和第二部分的一个或一个以上子部分(例如，行)的状态。主机控制器515可将所接收显示器状态518A、518B彼此进行比较和/或与预定阈值进行比较，如上所述。响应于所述比较，主机控制器515可将至少一个显示器调整519传送到第一显示器510A和第二显示器510B中的一者或一者以上。举例来说，如果所述比较指示显示器510A已呈现的第一图像部分的子部分少于显示器510B已呈现的第二图像部分的子部分，那么主机控制器515可将显示器调整内部传送到显示器510A(例如，传送到显示器510A的调整控制模块482)以致使显示器510A减少第一图像部分的帧的至少一个子部分的呈现相对于至少一个先前呈现帧的延迟。根据另一实例，主机控制器515可将显示器调整传送到显示器510B(例如，传送到显示器510B的调整控制模块482)以致使显示器510B增加第二图像部分的帧的至少一个子部分的呈现相对于至少一个先前呈现帧的延迟。以此方式，显示器510A的主机控制器515可使第一显示器510A和第二显示器510B的操作同步以呈现在显示器510A、510B之间划分的图像的相应第一和第二部分。
在一些实例中，多个显示器中的一者以上可经配置以作为经配置以控制在所述多个显示器之间划分的图像的主机控制器515来操作。根据这些实例，所述多个显示器可经配置以在彼此之间通信以确定所述多个显示器中的哪一显示器最适于作为主机控制器515操作。举例来说，所述多个显示器中的一者或一者以上可确定所述多个显示器中的每一者可用的可用计算、存储器、通信和/或电力资源的量，且对所述多个显示器中的一者指派最多可用资源以如本文所述作为主机控制器515来操作。
图6是说明与本发明的技术一致的控制多个显示器以在所述多个显示器之间划分至少一个图像的呈现的方法的一个实例的流程图。如图1中描绘，计算装置的主机控制器115、215、415、515可接收第一显示器状态118A、218A、518A(601)。第一显示器状态可指示第一显示器110A、210A、310A、510A呈现图像116的第一部分116A的至少一个子部分(例如，行341到346中的至少一者)的进度。同样如图1中描绘，主机控制器可接收第二显示器状态118B、218B、518B(602)。第二显示器状态可指示第二显示器110B、210B、310B、510B呈现图像116的第二部分116B的至少一个子部分(例如，至少一个行361到366)的进度。
同样如图6中描绘，主机控制器可基于第一和第二显示器状态而确定偏移455(603)。偏移指示第一显示器输出图像的第一部分的状态与第二显示器输出图像的第二部分的状态之间的差异。主机控制器可进一步基于经确定偏移而延迟呈现图像的第一部分的第一显示器和呈现图像的第二部分的第二显示器中的至少一者(604)。举例来说，主机控制器可传送显示器调整，其向第一或第二显示器中的至少一者指示修改图像的第一部分或第二部分的至少一个子部分(例如，行和/或像素)的呈现时间。在一些实例中，在已使用显示器调整执行时序调整之后，显示器可以正常消隐参数(例如，消隐行和/或像素的标准数目)操作，直到下一次第一和第二显示器呈现图像的相应第一和第二部分的操作之间的经确定偏移变为大于阈值时为止。在一些实例中，主机控制器可使用单个显示器调整信号来同步多个显示器的操作。在其它实例中，在一图像部分的一个以上呈现帧的过程中，主机控制器可使用多个显示器调整信号来同步多个显示器的操作。
本文描述的技术可以硬件、软件、固件或其任一组合实施。描述为模块或组件的任何特征也可一起实施于集成逻辑装置中或分开实施为离散但可互操作的逻辑装置。如果以软件实施，那么所述技术可至少部分通过包括指令的有形计算机可读存储媒体来实现，所述指令在执行时执行上文描述的方法中的一者或一者以上。有形计算机可读数据存储媒体可形成可包含封装材料的计算机程序产品的一部分。
有形计算机可读存储媒体可包括例如同步动态随机存取存储器(SDRAM)等随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器、磁性或光学数据存储媒体和类似物。所述技术另外或替代地可至少部分通过载运或传送呈指令或数据结构的形式的代码且可由计算机存取、读取和/或执行的计算机可读通信媒体来实现。
指令可由一个或一个以上处理器执行，例如一个或一个以上数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或其它等效的集成或离散逻辑电路。如本文使用的术语“处理器”可指代上述结构或适合于实施本文描述的技术的任一其它结构中的任一者。另外，在一些方面中，如本文所述，本文描述的功能性可提供于专用软件模块或硬件模块内。而且，所述技术可完全实施于一个或一个以上电路或逻辑元件中。

Claims (35)

1.一种用于控制图像的呈现的方法，其包括：
从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态，其中所述第一显示器包括经配置以产生一个或一个以上参考时钟信号的内部时钟源，且其中所述第一显示器基于所述一个或一个以上参考时钟信号且基于图像数据和图形指令集中的至少一者而呈现所述图像的所述第一部分，其中所述第一显示器在无同步信息的情况下接收所述图像数据和所述图形指令集中的所述至少一者；
从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态；
基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对所述图像的所述第一部分的所述呈现的所述状态与所述第二显示器对所述图像的所述第二部分的所述呈现的所述状态之间的差异；
基于所述经确定差异而产生调整信号，所述调整信号经配置以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的至少一者；以及
将所述调整信号传送到所述第一显示器和所述第二显示器中的至少一者。
2.根据权利要求1所述的方法，其中所述第一显示器状态和所述第二显示器状态中的每一者包括vsynch信号和hsynch信号中的一者或一者以上。
3.根据权利要求1所述的方法，其中所述调整信号包括：
用以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的所述至少一者的行数目的指示。
4.根据权利要求1所述的方法，其中将所述调整信号传送到所述第一显示器和所述第二显示器中的所述至少一者包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上修改当前帧的至少一个子部分的呈现相对于至少一个先前帧的呈现之间的延迟。
5.根据权利要求4所述的方法，其中致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的至少一个消隐间隔。
6.根据权利要求5所述的方法，其中与所述当前帧的所述至少一个子部分相关联的所述至少一个消隐间隔包括包含多个消隐像素的水平消隐间隔，且其中致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改所述水平消隐间隔包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上添加或删除所述多个消隐像素中的一者或一者以上。
7.根据权利要求5所述的方法，其中与所述当前帧的所述至少一个子部分相关联的所述至少一个消隐间隔包括包含多个消隐行的垂直消隐间隔，且其中致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改所述垂直消隐间隔包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上添加或删除所述多个消隐行中的一者或一者以上。
8.根据权利要求7所述的方法，其中致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上添加或删除所述多个消隐行中的所述一者或一者以上包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上将至少一个消隐行添加到所述多个消隐行以增加所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟。
9.根据权利要求7所述的方法，其中致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上添加或删除所述多个消隐行中的所述一者或一者以上包括：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上删除所述多个消隐行中的至少一个消隐行以减少所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟。
10.根据权利要求1所述的方法，其中将所述调整信号传送到所述第一显示器和所述第二显示器中的所述至少一者包括将所述调整信号传送到所述第一显示器。
11.根据权利要求1所述的方法，其中所述调整信号包括以下各项中的一者或一者以上：
多个帧中所述调整信号将应用于一个或一个以上帧的指示；
所述调整信号将应用于所述一个或一个以上帧内将添加或删除的消隐行或像素的数目的指示；
所述调整信号将应用于所述一个或一个以上帧内的所述数目的消隐行或像素是否将添加或删除的指示；以及
所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上对所述多个帧中的一个或一个以上帧的呈现是否将复位的指示。
12.一种用于控制图像的呈现的装置，其包括：
显示器状态模块，其经配置以从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态，其中所述第一显示器包括经配置以产生一个或一个以上参考时钟信号的内部时钟源，且其中所述第一显示器基于所述一个或一个以上参考时钟信号且基于图像数据和图形指令集中的至少一者而呈现所述图像的所述第一部分，其中所述第一显示器在无同步信息的情况下接收所述图像数据和所述图形指令集中的所述至少一者，以及从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态；
偏移确定模块，其经配置以基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对所述图像的所述第一部分的所述呈现的所述状态与所述第二显示器对所述图像的所述第二部分的所述呈现的所述状态之间的差异；以及
显示器调整模块，其经配置以基于所述经确定差异而产生调整信号，所述调整信号经配置以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的至少一者，以及将所述调整信号传送到所述第一显示器和所述第二显示器中的至少一者。
13.根据权利要求12所述的装置，其中所述第一显示器状态和所述第二显示器状态中的每一者包括vsynch信号和hsynch信号中的一者或一者以上。
14.根据权利要求12所述的装置，其中所述第一显示器状态指示所述第一显示器对所述图像的所述第一部分的某一数目的子部分的呈现的状态，且其中所述第二显示器状态指示所述第二显示器对所述图像的所述第二部分的某一数目的子部分的呈现的状态。
15.根据权利要求14所述的装置，其中所述图像的所述第一部分的所述数目的子部分包括所述图像的所述第一部分的某一数目的行，且其中所述图像的所述第二部分的所述数目的子部分包括所述图像的所述第二部分的某一数目的行。
16.根据权利要求14所述的装置，其中为了基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对所述图像的所述第一部分的所述呈现的所述状态与所述第二显示器对所述图像的所述第二部分的所述呈现的所述状态之间的所述差异，所述偏移确定模块经配置以确定由所述第一显示器呈现的所述图像的所述第一部分的行数目与由所述第二显示器呈现的所述图像的所述第二部分的行数目之间的差异。
17.根据权利要求12所述的装置，其中所述调整信号包括用以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的所述至少一者的行数目的指示。
18.根据权利要求12所述的装置，其中所述显示器调整模块进一步经配置以：
致使所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上修改当前帧的至少一个子部分的呈现相对于至少一个先前帧的呈现之间的延迟。
19.根据权利要求18所述的装置，其中为了致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟，所述显示器调整模块经配置以：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的数目。
20.根据权利要求19所述的装置，其中为了致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的所述数目，所述显示器调整模块经配置以：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上将至少一个消隐行添加到与所述当前帧的所述至少一个子部分相关联的所述数目的消隐行以增加所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟。
21.根据权利要求19所述的装置，其中为了致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的所述数目，所述显示器调整模块经配置以：
致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上删除与所述当前帧的所述至少一个子部分相关联的所述数目的消隐行中的至少一个消隐行以减少所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟。
22.根据权利要求12所述的装置，其中所述第一显示器包含所述显示器调整模块。
23.根据权利要求12所述的装置，其中所述调整信号包括以下各项中的一者或一者以上：
多个帧中所述调整信号将应用于一个或一个以上帧的指示；
所述调整信号将应用于所述一个或一个以上帧内将添加或删除的消隐行或像素的数目的指示；
所述调整信号将应用于所述一个或一个以上帧内的所述数目的消隐行或像素是否将添加或删除的指示；以及
所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上对所述多个帧中的一个或一个以上帧的呈现是否将复位的指示。
24.一种用于控制图像的呈现的装置，其包括：
用于从第一显示器接收指示所述第一显示器对图像的第一部分的呈现的状态的第一显示器状态的装置，其中所述第一显示器包括经配置以产生一个或一个以上参考时钟信号的内部时钟源，且其中所述第一显示器基于所述一个或一个以上参考时钟信号且基于图像数据和图形指令集中的至少一者而呈现所述图像的所述第一部分，其中所述第一显示器在无同步信息的情况下接收所述图像数据和所述图形指令集中的所述至少一者；
用于从第二显示器接收指示所述第二显示器对所述图像的第二部分的呈现的状态的第二显示器状态的装置；
用于基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对所述图像的所述第一部分的所述呈现的所述状态与所述第二显示器对所述图像的所述第二部分的所述呈现的所述状态之间的差异的装置；
用于基于所述经确定差异而产生经配置以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的至少一者的调整信号的装置；以及
用于将所述调整信号传送到所述第一显示器和所述第二显示器中的至少一者的装置。
25.根据权利要求24所述的装置，其中所述第一显示器状态和所述第二显示器状态中的每一者包括vsynch信号和hsynch信号中的一者或一者以上。
26.根据权利要求24所述的装置，其中所述第一显示器状态指示所述第一显示器对所述图像的所述第一部分的某一数目的子部分的呈现的状态，且其中所述第二显示器状态指示所述第二显示器对所述图像的所述第二部分的某一数目的子部分的呈现的状态。
27.根据权利要求26所述的装置，其中所述图像的所述第一部分的所述数目的子部分包括所述图像的所述第一部分的某一数目的行，且其中所述图像的所述第二部分的所述数目的子部分包括所述图像的所述第二部分的某一数目的行。
28.根据权利要求26所述的装置，其中所述用于基于所述第一显示器状态和所述第二显示器状态而确定所述第一显示器对所述图像的所述第一部分的所述呈现的所述状态与所述第二显示器对所述图像的所述第二部分的所述呈现的所述状态之间的所述差异的装置包括用于确定由所述第一显示器呈现的所述图像的所述第一部分的行数目与由所述第二显示器呈现的所述图像的所述第二部分的行数目之间的差异的装置。
29.根据权利要求24所述的装置，其中所述调整信号包括：
用以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的所述至少一者的行数目的指示。
30.根据权利要求24所述的装置，其中所述用于产生所述调整信号的装置和所述用于传送所述调整信号的装置包括：
用于致使所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上修改当前帧的至少一个子部分的呈现相对于至少一个先前帧的呈现之间的延迟的装置。
31.根据权利要求30所述的装置，其中所述用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟的装置包括：
用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的数目的装置。
32.根据权利要求31所述的装置，其中所述用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的所述数目的装置包括：
用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上将至少一个消隐行添加到与所述当前帧的所述至少一个子部分相关联的所述数目的消隐行以增加所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟的装置。
33.根据权利要求31所述的装置，其中所述用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上修改与所述当前帧的所述至少一个子部分相关联的消隐行的所述数目的装置包括：
用于致使所述第一显示器和所述第二显示器中的所述至少一者中的所述一者或一者以上删除与所述当前帧的所述至少一个子部分相关联的所述数目的消隐行中的至少一个消隐行以减少所述当前帧的所述至少一个子部分的所述呈现相对于所述至少一个先前帧的所述呈现之间的所述延迟的装置。
34.根据权利要求24所述的装置，其中所述第一显示器包含用于基于所述经确定差异而产生经配置以调整所述第一显示器对所述图像的所述第一部分的所述呈现和所述第二显示器对所述图像的所述第二部分的所述呈现中的所述至少一者的所述调整信号的装置。
35.根据权利要求24所述的装置，其中所述调整信号包括以下各项中的一者或一者以上：
多个帧中所述调整信号将应用于一个或一个以上帧的指示；
所述调整信号将应用于所述一个或一个以上帧内将添加或删除的消隐行或像素的数目的指示；
所述调整信号将应用于所述一个或一个以上帧内的所述数目的消隐行或像素是否将添加或删除的指示；以及
所述第一显示器和所述第二显示器中的所述至少一者中的一者或一者以上对所述多个帧中的一个或一个以上帧的呈现是否将复位的指示。
CN201180045686.0A 2010-09-29 2011-09-28 用于多个显示器的图像同步 Expired - Fee Related CN103119547B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US38789610P 2010-09-29 2010-09-29
US61/387,896 2010-09-29
US13/246,652 US8704732B2 (en) 2010-09-29 2011-09-27 Image synchronization for multiple displays
US13/246,652 2011-09-27
PCT/US2011/053747 WO2012044703A1 (en) 2010-09-29 2011-09-28 Image synchronization for multiple displays

Publications (2)

Publication Number Publication Date
CN103119547A CN103119547A (zh) 2013-05-22
CN103119547B true CN103119547B (zh) 2015-09-30

Family

ID=44800262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180045686.0A Expired - Fee Related CN103119547B (zh) 2010-09-29 2011-09-28 用于多个显示器的图像同步

Country Status (6)

Country Link
US (1) US8704732B2 (zh)
EP (1) EP2622454B1 (zh)
JP (1) JP5710768B2 (zh)
KR (1) KR101467714B1 (zh)
CN (1) CN103119547B (zh)
WO (1) WO2012044703A1 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8868111B1 (en) * 2011-03-23 2014-10-21 Dp Technologies, Inc. Method and apparatus to enable the use of a personal communication device with an integrated vehicle interface
KR101915985B1 (ko) * 2011-11-16 2018-11-07 엘지전자 주식회사 이동 단말기 및 그 제어 방법
JP2013164549A (ja) * 2012-02-13 2013-08-22 Sony Corp 表示制御装置、表示制御方法、及びプログラム
KR101335247B1 (ko) * 2012-02-21 2013-11-29 주식회사 팬택 원격의 싱크 장치를 표시하는 방법, 이를 위한 소스 장치 및 시스템
TWI528803B (zh) * 2012-04-06 2016-04-01 瑞昱半導體股份有限公司 多媒體系統、多媒體信息顯示裝置及其信息傳送方法
US9077932B2 (en) * 2012-04-06 2015-07-07 Realtek Semiconductor Corp. Multimedia system, relevant multimedia information display device and multimedia information transmission method
US9733882B2 (en) * 2012-04-19 2017-08-15 Videro Llc Apparatus and method for coordinating visual experiences through visual devices, a master device, slave devices and wide area network control
KR101920278B1 (ko) * 2012-06-08 2019-02-08 삼성전자주식회사 디스플레이 장치, 디스플레이 동기화 장치, 디스플레이 동기화 시스템 및 디스플레이 장치의 동기화 방법,
US9092184B2 (en) * 2012-06-22 2015-07-28 Harborside Press, LLC Interactive synchronized multi-screen display
US10319333B2 (en) * 2012-09-26 2019-06-11 Apple Inc. Refresh rate matching for displays
US9078028B2 (en) * 2012-10-04 2015-07-07 Ati Technologies Ulc Method and device for creating and maintaining synchronization between video signals
JP2014085861A (ja) * 2012-10-24 2014-05-12 Canon Inc 表示システム、端末装置、表示装置、表示システムの制御方法、端末装置の制御方法、及び、表示装置の制御方法
KR102028336B1 (ko) * 2012-12-03 2019-10-04 삼성전자주식회사 복수 스크린을 표시하는 디스플레이 장치 및 그 제어 방법
KR20140085048A (ko) * 2012-12-27 2014-07-07 삼성전자주식회사 멀티 디스플레이 장치 및 제어 방법
CN103236241B (zh) * 2013-04-18 2015-05-27 京东方科技集团股份有限公司 一种显示面板驱动方法、驱动装置及显示器件
KR20140131113A (ko) * 2013-05-03 2014-11-12 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20150000783A (ko) * 2013-06-25 2015-01-05 삼성전자주식회사 멀티 스크린을 이용한 디스플레이 방법 및 장치
TW201503668A (zh) * 2013-07-04 2015-01-16 Novatek Microelectronics Corp 影像顯示系統與其方法
CN104281425A (zh) * 2013-07-08 2015-01-14 联咏科技股份有限公司 图像显示***与其方法
KR20150068813A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 서버, 디스플레이 장치, 복수의 디스플레이 장치 영상 제어 시스템 및 이의 제어 방법
KR20150104346A (ko) 2014-03-05 2015-09-15 서울시립대학교 산학협력단 디바이스 간 배치 정보 계산 시스템 및 배치 정보 계산 방법
KR102248841B1 (ko) * 2014-05-21 2021-05-06 삼성전자주식회사 디스플레이 장치, 전자 장치 및 전자 장치의 동작 방법
US9471955B2 (en) 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
CN104104889B (zh) * 2014-07-25 2017-10-03 中国科学技术大学 多屏运动与内容协同变化的新媒体广告实现***及方法
KR102299577B1 (ko) 2014-08-25 2021-09-08 삼성전자주식회사 호스트와 이를 포함하는 멀티 디스플레이 시스템
JP6027585B2 (ja) * 2014-09-24 2016-11-16 株式会社コロプラ 表示システム、表示方法及びプログラム
KR20160040015A (ko) 2014-10-02 2016-04-12 삼성전자주식회사 디스플레이 장치, 이의 제어 방법 및 디스플레이 시스템의 제어 방법
US9589543B2 (en) 2015-03-18 2017-03-07 Intel Corporation Static frame image quality improvement for sink displays
KR20160112143A (ko) * 2015-03-18 2016-09-28 삼성전자주식회사 전자 장치 및 전자 장치에서의 디스플레이 패널의 화면 업데이트 방법
US9532099B2 (en) 2015-03-24 2016-12-27 Intel Corporation Distributed media stream synchronization control
KR20170051950A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 전자 장치, 전자 장치의 디스플레이 제어 방법
KR102510395B1 (ko) * 2015-12-01 2023-03-16 삼성디스플레이 주식회사 표시 장치 시스템
CN105657511B (zh) * 2015-12-29 2019-03-26 广州视源电子科技股份有限公司 图像同步显示方法和装置
CN105611010B (zh) * 2016-03-25 2018-08-24 银隆新能源股份有限公司 移动通信终端
CN106055292B (zh) * 2016-05-23 2019-06-04 青岛海信电器股份有限公司 图像拼接方法、装置及显示设备
CN107633795B (zh) * 2016-08-19 2019-11-08 京东方科技集团股份有限公司 显示装置和显示面板的驱动方法
JP6816465B2 (ja) * 2016-11-16 2021-01-20 株式会社リコー 画像表示システム、通信システム、画像表示方法、及びプログラム
KR20190084123A (ko) * 2016-11-23 2019-07-15 비데리 인코포레이티드 조율된 디지털 디스플레이 시스템
JP6500199B2 (ja) * 2017-01-13 2019-04-17 株式会社アクセル 画像処理装置、および画像処理システム
JP6500198B2 (ja) * 2017-01-13 2019-04-17 株式会社アクセル 遊技機
US10354569B2 (en) * 2017-02-08 2019-07-16 Microsoft Technology Licensing, Llc Multi-display system
CN109426474B (zh) * 2017-08-28 2021-12-07 珠海全志科技股份有限公司 一种双显示屏同步***
WO2019091565A1 (en) * 2017-11-10 2019-05-16 Ses-Imagotag Gmbh System for synchronized video playback on a number of playback devices
US10732916B2 (en) * 2017-11-28 2020-08-04 Ncr Corporation Multi-device display processing
CN107957858A (zh) * 2017-12-25 2018-04-24 瀚科科技（大连）有限公司 一种子母同步显示装置
US10719286B2 (en) * 2018-03-29 2020-07-21 Microsoft Technology Licensing, Llc Mechanism to present in an atomic manner a single buffer that covers multiple displays
KR102553594B1 (ko) * 2018-09-14 2023-07-10 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN111064828B (zh) * 2018-10-17 2021-06-08 Oppo广东移动通信有限公司 扩屏方法及装置、电子设备及计算机可读存储介质
CN109271125B (zh) * 2018-11-05 2022-04-01 Oppo广东移动通信有限公司 分体式终端设备的屏显控制方法、装置及存储介质
US10789911B2 (en) 2018-12-11 2020-09-29 Microsoft Technology Licensing, Llc Phase locked multi-display synchronization
KR102628629B1 (ko) 2019-06-05 2024-01-23 삼성전자주식회사 반도체 장치
CN110189696A (zh) * 2019-06-24 2019-08-30 昆山国显光电有限公司 一种显示装置及其驱动方法
US11151965B2 (en) * 2019-08-22 2021-10-19 Qualcomm Incorporated Methods and apparatus for refreshing multiple displays
CN111142825B (zh) * 2019-12-27 2024-04-16 杭州拓叭吧科技有限公司 多屏视野的显示方法、***及电子设备
US11195452B1 (en) 2020-05-14 2021-12-07 Cisco Technology, Inc. Sub-frame synchronization of multiple displays with independent vertical refresh rates
KR20220128527A (ko) * 2021-03-11 2022-09-21 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
US12063407B2 (en) * 2021-05-19 2024-08-13 Cypress Semiconductor Corporation Systems, methods, and devices for buffer handshake in video streaming
US11915389B2 (en) 2021-11-12 2024-02-27 Rockwell Collins, Inc. System and method for recreating image with repeating patterns of graphical image file to reduce storage space
US11842429B2 (en) 2021-11-12 2023-12-12 Rockwell Collins, Inc. System and method for machine code subroutine creation and execution with indeterminate addresses
US11954770B2 (en) 2021-11-12 2024-04-09 Rockwell Collins, Inc. System and method for recreating graphical image using character recognition to reduce storage space
US11887222B2 (en) 2021-11-12 2024-01-30 Rockwell Collins, Inc. Conversion of filled areas to run length encoded vectors
US11748923B2 (en) 2021-11-12 2023-09-05 Rockwell Collins, Inc. System and method for providing more readable font characters in size adjusting avionics charts
US12002369B2 (en) 2021-11-12 2024-06-04 Rockwell Collins, Inc. Graphical user interface (GUI) for selection and display of enroute charts in an avionics chart display system
US12039955B2 (en) * 2022-03-10 2024-07-16 Rockwell Collins, Inc. Methodology for image synchronization to video imaging devices
JP2023146058A (ja) * 2022-03-29 2023-10-12 セイコーエプソン株式会社 表示制御方法、及び表示装置
WO2024034701A1 (ko) * 2022-08-09 2024-02-15 (주)코텍 하이브리드 디스플레이 제어 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181300B1 (en) * 1998-09-09 2001-01-30 Ati Technologies Display format conversion circuit with resynchronization of multiple display screens
CN101010720A (zh) * 2004-08-30 2007-08-01 三菱电机株式会社 画面同步控制装置
CN101099194A (zh) * 2005-03-22 2008-01-02 三菱电机株式会社 数字视频传输装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
JPH08221042A (ja) * 1995-02-20 1996-08-30 Fujitsu General Ltd 多画面表示装置
US6122000A (en) * 1997-06-03 2000-09-19 Hewlett Packard Company Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems
WO1999026228A1 (en) 1997-11-18 1999-05-27 Tridium Research, Inc. Method and apparatus for phase-locking a plurality of display devices and multi-level driver for use therewith
US7391416B2 (en) * 2001-12-27 2008-06-24 Oplus Technologies, Inc. Fine tuning a sampling clock of analog signals having digital information for optimal digital display
JP3979229B2 (ja) * 2002-08-23 2007-09-19 凸版印刷株式会社 映像表示装置及び同期制御プログラム
US7499044B2 (en) 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
JP4790227B2 (ja) 2004-04-05 2011-10-12 パナソニック株式会社 表示制御装置および表示制御方法
JP4731827B2 (ja) * 2004-04-09 2011-07-27 三菱電機株式会社 マルチ画面映像表示装置及びマルチ画面映像表示方法
US7728841B1 (en) * 2005-12-19 2010-06-01 Nvidia Corporation Coherent shader output for multiple targets
DE102006009010B4 (de) 2006-02-27 2024-06-20 Robert Bosch Gmbh Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen
TWI297479B (en) * 2006-06-13 2008-06-01 Novatek Microelectronics Corp Method for display image frame and display apparatus using the same
JP5151211B2 (ja) 2007-03-30 2013-02-27 ソニー株式会社 多画面同期再生システム、表示制御端末、多画面同期再生方法、及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181300B1 (en) * 1998-09-09 2001-01-30 Ati Technologies Display format conversion circuit with resynchronization of multiple display screens
CN101010720A (zh) * 2004-08-30 2007-08-01 三菱电机株式会社 画面同步控制装置
CN101099194A (zh) * 2005-03-22 2008-01-02 三菱电机株式会社 数字视频传输装置

Also Published As

Publication number Publication date
US8704732B2 (en) 2014-04-22
EP2622454A1 (en) 2013-08-07
JP2013546042A (ja) 2013-12-26
KR20130093634A (ko) 2013-08-22
CN103119547A (zh) 2013-05-22
KR101467714B1 (ko) 2014-12-01
JP5710768B2 (ja) 2015-04-30
EP2622454B1 (en) 2014-08-20
US20120075334A1 (en) 2012-03-29
WO2012044703A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
CN103119547B (zh) 用于多个显示器的图像同步
US11404022B2 (en) Video frame rate compensation through adjustment of vertical blanking
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US9786255B2 (en) Dynamic frame repetition in a variable refresh rate system
US9837030B2 (en) Refresh rate dependent adaptive dithering for a variable refresh rate display
US6747654B1 (en) Multiple device frame synchronization method and apparatus
US7782327B2 (en) Multiple parallel processor computer graphics system
US20080211816A1 (en) Multiple parallel processor computer graphics system
JPH1152940A (ja) マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期
US9304733B2 (en) Display apparatus, display synchronization apparatus, display synchronization system, and method for synchronizing of display apparatus
US10068549B2 (en) Cursor handling in a variable refresh rate environment
CN115100020A (zh) 虚拟、增强和混合现实***以及方法
US6816561B1 (en) Phase correction for multiple processors
CN103838533B (zh) 计算机集群拼接显示***中图形信号的同步方法及同步卡
Ran et al. 9‐3: A Display System for 8K x 4K using low‐cost FPGA Devices
WO2023035096A1 (zh) 帧率控制方法、控制设备、电子设备和计算机可读介质
KR20180108967A (ko) 멀티비전 화면 영상 렌더링 시스템, 장치 및 방법
US9053559B1 (en) Method and system for presenting image data to a video output device
KR100928258B1 (ko) 영상 처리 시스템의 동기신호 생성방법
CN116614651A (zh) 一种图像数据接口的输入处理方法及电路
JP2015145911A (ja) 表示装置、表示装置の制御方法
JP2007163757A (ja) 画像処理装置、画像生成装置、および画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20190928

CF01 Termination of patent right due to non-payment of annual fee