CN103094471A

CN103094471A - 一种缩小存储节点的非易失性存储装置及其制造方法

Info

Publication number: CN103094471A
Application number: CN2011103346648A
Authority: CN
Inventors: 刘紫玉; 赵宏武; 张培健; 孟洋; 孟庆宇; 毛奇
Original assignee: Institute of Physics of CAS
Current assignee: Institute of Physics of CAS
Priority date: 2011-10-28
Filing date: 2011-10-28
Publication date: 2013-05-08

Abstract

本发明提供一种非易失性电阻存储器件，包括顶电极、底电极以及位于顶电极和底电极之间的阻变氧化物层，其特征在于底电极与阻变氧化物层连接的一端呈锥形，且锥形端部嵌入到阻变氧化物层中。本发明还提供一种非易失性电阻存储器件的制造方法。

Description

一种缩小存储节点的非易失性存储装置及其制造方法

技术领域

本发明涉及一种非易失性电阻存储器件及其制造方法，更具体地，涉及一种缩小了存储节点的非易失性存储装置及其制造方法。

背景技术

二十世纪六十年代以来，计算机技术、互联网以及新型大众化电子产品的高速发展，现今社会对集成电路市场信息存储产品的需求呈现高速上升趋势。然而，集成电路技术发展到32nm以下技术后，当前主流的存储器件，按Moore定律规律进一步发展将面临其物理极限的限制，且当前使用的半导体随机存储器的弱点是其易失性(断电情况下信息丢失)，易受电磁辐射干扰。因此寻找一种新的存储机制的非挥发存储器来替代现有的易失性存储器是今后存储器发展的必然趋势。近年来电阻型随机存储器(Resistance Random Access Memory，简称RRAM)以其高密度存储、高转化速度(ns)、长寿命(数万次转换)、低成本以及与传统CMOS工艺的兼容性等诸多的优点引起了世界各国科研院所、高校以及企业的关注和研究。电阻型随机存储器所选用材料包括二元过渡金属氧化物(TiO₂、Cu_xO、NiO、ZrO₂、ZnO等)、巨磁阻材料Pr_1-xCa_xMnO、掺杂SrTiO₃、SrZrO₃等以及有机材料和相变材料等。

随着对阻变存储器内在物理机制的研究的深入，导电细丝模型被越来越多的研究者所接受。导电细丝模型是指在电场的驱动下，阻变存储器中的氧化物的内部产生局部的金属化导电通道，金属化导电通道的产生与熔断导致了器件的电阻在高阻态和低阻态之间变化。但是由于这种导电通道是随机出现的，导致了阻变存储器的电学性质不稳定，IV重复性不好。

发明内容

因此，本发明的目的在于提供一种非易失性电阻存储器件，能够固定存储器件中的导电通道的形成位置，从而提高存储器件的稳定性。

本发明提供一种非易失性电阻存储器件，包括顶电极、底电极以及位于顶电极和底电极之间的阻变氧化物层，其特征在于底电极与阻变氧化物层连接的一端的端部伸入到阻变氧化物层中，且该端的端部呈在伸入方向上横截面积逐渐缩小的形状，该形状例如可以为锥形或圆台形等能够产生尖端放电的形状。

根据本发明提供的非易失性电阻存储器件，其中底电极的锥形端部的锥角范围为30-90度。

根据本发明提供的非易失性电阻存储器件，其中阻变氧化物层的材料选自TiO₂、Cu₂O、NiO、ZrO₂、ZnO、巨磁阻材料Pr_1-xCa_xMnO、掺杂SrTiO₃、SrZrO₃中的一种或多种。

根据本发明提供的非易失性电阻存储器件，其中底电极和顶电极的材料选自Pt、Ru、Ir、Pd、Au、Cr、Ni、Cu、TiN和石墨烯中的一种或多种。

本发明提供一种制造非易失性电阻存储器件的方法，包括：

1)形成底电极，使该底电极的一端的端部呈横截面积逐渐缩小的形状；

2)在所述底电极的呈横截面积逐渐缩小的形状的端部上形成阻变氧化物层和顶电极。

根据本发明提供的非易失性电阻存储器件的制造方法，其中步骤1)包括：采用定向离子束对底电极的一端的端部进行轰击，离子束与水平面形成夹角。

根据本发明提供的非易失性电阻存储器件的制造方法，其中步骤1)包括：采用氩离子RIE等离子刻蚀，对底电极的一端的端部进行刻蚀。

根据本发明提供的非易失性电阻存储器件的制造方法，其中步骤1)包括：利用选择性各向异性湿法刻蚀底电极的一端的端部。

根据本发明提供的非易失性电阻存储器件的制造方法，其中所述底电极可以为柱状。

根据本发明提供的非易失性电阻存储器件的制造方法，其中形成底电极的步骤可包括：

1)在介质层中形成通孔；

2)在通孔中形成柱状底电极，且底电极突出于介质层一部分；

3)将柱状底电极突出介质层的部分锥形化；

由于本发明所提供的非易失性电阻存储器件的底电极与阻变氧化物层连接的一端呈例如锥形等横截面积逐渐缩小的形状，且该锥形尖端嵌入到阻变氧化物层之中，因此在驱动电流经过时，由于电子最有可能的路径是经由底电极的锥形尖端到达顶电极，所以底电极锥形尖端部位最容易形成导电通道，从而固定了导电通道的形成位置，提高了电阻存储器件的稳定性。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1为根据本发明的一个实施例的非易失性电阻存储器件的结构示意图；

图2为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图3为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图4为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图5为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图6为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图7为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图8为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的一个中间步骤所形成的结构的示意图；

图9为根据本发明的一个实施例的非易失性电阻存储器件的制造方法的最终所形成的结构的示意图。

具体实施方式

本发明所提供的非易失性电阻存储器件中，底电极与阻变氧化物层接触的一端呈锥形(也可以为其他横截面逐渐缩小的形状，如圆台形)，且锥形尖端嵌入到阻变氧化物层之中。当对顶电极施加正向电压的时候，由于尖端放电原理，锥形底电极的尖端周围的电场最强，所以最容易诱导电极尖端周围氧化物中的氧离子发生迁移，使得尖端周围的氧化物中氧空位发生堆积，造成金属化相变，产生导电通道。也就是说导电通道形成必然是从底电极的尖端为起点的。从而固定了导电通道的形成位置，提高了电阻存储器件的稳定性。

本实施例提供了一种非易失性电阻存储器件，其结构如图1所示，包括：

开关晶体管100，包括源极101、漏极103、沟道区102、栅极绝缘层107和栅极106；

存储节点10，包括Au顶电极13、Au底电极11、位于Au顶电极和Au底电极之间的TiO₂阻变氧化物层12，Au底电极11与TiO₂阻变氧化物层12连接的一端呈锥形，且锥形端部嵌入到阻变氧化物层12中，Au底电极11的另一端连接到晶体管的漏极103；

覆盖晶体管100和存储节点10的氧化硅层105；

位线电极108，穿过氧化硅层105与存储节点10的Au顶电极13相连。

本实施例提供的非易失性电阻存储器件中，由于底电极的一端呈锥形，因此在驱动电流经过时，电子最有可能的路径是经由底电极的锥形尖端到达顶电极，所以底电极锥形尖端部位最容易形成导电通道，从而固定了导电通道形成的位置，提高了存储器件的稳定性。

根据本发明任一实施例提供的非易失性电阻存储器件，其中底电极11和顶电极13的材料不局限于Au，可选自Pt、Ru、Ir、Pd、Au、Cr、Ni、Cu、TiN和石墨烯中的一种或多种。

根据本发明任一实施例提供的非易失性电阻存储器件，其中底电极11锥形尖端的优选锥角范围为30-90度。

根据本发明任一实施例提供的非易失性电阻存储器件，其中阻变氧化物层的材料选自TiO₂、Cu₂O、NiO、ZrO₂、ZnO、巨磁阻材料Pr_1-xCa_xMnO、掺杂SrTiO₃、SrZrO₃中的一种或多种。

根据本发明任一实施例提供的非易失性电阻存储器件，其中氧化硅层105还可替换为其他绝缘材料，如氮化硅、氧化铝或有机绝缘层等。

本实施例还提供一种非易失性电阻存储器件的制造方法，包括：

在Si衬底104上形成包括源极101、漏极103、栅极绝缘层107以及栅极106的晶体管100；

在所述晶体管100表面形成350nm的氧化硅层105，得到如图2所示的结构；

在氧化硅层105上形成光刻胶层202，并通过紫外曝光的方式在光刻胶层202上形成圆形电极孔203，得到如图3所示的结构；

经过RIE刻蚀在氧化硅层105中形成对应于圆形电极孔203的通孔201，通孔201使得晶体管的漏极103露出，得到如图4所示的结构；

通过直流磁控溅射在光刻胶层202上沉积Au层11’，使Au填充通孔201和圆形电极孔203，填充高度高于氧化硅层105的厚度，形成圆柱状底电极11，直径为100nm，高度为400nm，从而得到如图5所示的结构；

在纯度99.9％丙酮中浸泡1小时，以剥离光刻胶层202，圆柱状底电极11突出氧化硅层105一部分，得到如图6所示的结构；

采用定向Ar离子束对底电极11进行轰击，其中离子束与水平面形成夹角α，α＝45°，可以使得底电极11顶部形成一个斜面，同时旋转衬底，以将圆柱状底电极11突出氧化硅层105的部分锥形化，得到如图7所示的结构，其中射频功率为700w，晶圆旋转速度30rpm，反应时间50分钟；

在所述底电极11上形成100nm厚的TiO₂阻变氧化物层12和顶电极13，使得底电极11的锥形部分嵌入到TiO₂阻变氧化物层12中，得到如图8所示的结构；

沉积氧化硅层105’，并在顶电极13上形成与顶电极13连接的位线108，得到如图9所示的结构，其中底电极11、阻变氧化物层12以及顶电极13构成了阻变存储单元。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中衬底104也可以是其他半导体衬底，如GaAs、InP等。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中氧化硅层105也可以由其他介质材料替代，如氮化硅、氧化铝或者有机绝缘层等。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中底电极11和顶电极13的材料不局限于Au，可选自Pt、Ru、Ir、Pd、Au、Cr、Ni、Cu、TiN和石墨烯中的一种或多种。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中Ar离子束与氧化硅层表面形成的夹角优选为15～45度，射频功率优选为500-1000w，衬底旋转速度优选为15～50rpm，反应时间优选为1～10分钟。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中还可以采用氩离子RIE等离子刻蚀来使圆柱状底电极11露出氧化硅层105的部分锥形化。虽然RIE等离子刻蚀是趋于各向同性的，但在实际工艺中，顶部部分首先接触到反应离子，因此刻蚀速度总是比底部快，在一定时间内，能够使得底电极11顶端形成锥形，底电极11的直径及RIE等离子刻蚀的刻蚀速度等决定了锥角的大小，氩离子RIE等离子刻蚀时，压强优选为0.5～2Torr，射频功率优选为500～1000w，反应时间优选为1～10分钟。

根据本发明任一实施例提供的非易失性电阻存储器件的制造方法，其中还可以利用选择性各向异性湿法刻蚀法来使圆柱状底电极11露出氧化硅层105的部分锥形化，例如可以利用KI+I+H₂O的溶液对Au底电极11进行刻蚀，KI∶I∶H₂O的比例例如可以是1.66∶0.44∶60。

根据本发明任一实施例提供的非易失性电阻存储器件，其中底电极与阻变氧化物层接触的一端除锥形外也可以为其他横截面逐渐缩小的形状，如圆台形，但优选为锥形。

尽管参考本发明的典型实施例具体示出和描述了本发明，但是本领域的技术人员应当理解在不偏离权利要求中所界定的本发明的精神和范围的前提下，进行各种形式和细节上的变更。

Claims

1.一种非易失性电阻存储器件，包括顶电极(13)、底电极(11)以及位于顶电极和底电极之间的阻变氧化物层(12)，其特征在于底电极与阻变氧化物层连接的一端的端部伸入到阻变氧化物层中，且该端的端部呈在伸入方向上横截面积逐渐缩小的形状。

2.根据权利要求1所述的非易失性电阻存储器件，其中所述底电极伸入到阻变氧化物层中的端部为锥形或圆台形。

3.根据权利要求2所述的非易失性电阻存储器件，其中底电极的锥形端部的锥角范围为30-90度。

4.根据权利要求1所述的非易失性电阻存储器件，其中阻变氧化物层的材料选自TiO₂、Cu₂O、NiO、ZrO₂、ZnO、巨磁阻材料Pr_1-xCa_xMnO、掺杂SrTiO₃、SrZrO₃中的一种或多种。

5.根据权利要求1所述的非易失性电阻存储器件，其中底电极和顶电极的材料选自Pt、Ru、Ir、Pd、Au、Cr、Ni、Cu、TiN和石墨烯中的一种或多种。

6.一种制造如权利要求1所述的非易失性电阻存储器件的方法，包括：

7.根据权利要求6所述的非易失性电阻存储器件的制造方法，其中步骤1)包括：采用定向离子束对底电极的一端的端部进行轰击，离子束与水平面形成夹角。

8.根据权利要求6所述的非易失性电阻存储器件的制造方法，其中步骤1)包括：采用氩离子RIE等离子刻蚀，对底电极的一端的端部进行刻蚀。

9.根据权利要求6所述的非易失性电阻存储器件的制造方法，其中步骤1)包括：利用选择性各向异性湿法刻蚀底电极的一端的端部。

10.根据权利要求6至9中任一权利要求所述的非易失性电阻存储器件的制造方法，其中所述底电极为柱状。