CN107871753B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN107871753B CN107871753B CN201711091327.4A CN201711091327A CN107871753B CN 107871753 B CN107871753 B CN 107871753B CN 201711091327 A CN201711091327 A CN 201711091327A CN 107871753 B CN107871753 B CN 107871753B
- Authority
- CN
- China
- Prior art keywords
- layer
- light resistance
- array substrate
- photoresist
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 56
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000002238 carbon nanotube film Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 239000010409 thin film Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000011787 zinc oxide Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公布了一种阵列基板的制备方法，包括：在基板表面形成第一金属层；在第一金属层背离基板一侧依次沉积栅极绝缘层、有源层、中间层、第二金属层及光阻层，栅极绝缘层隔离第一金属层与有源层；使用半色调掩膜板曝光显影，半色调掩膜板包括第一透光部和第二透光部，光阻层对应第一透光部形成第一光阻区，光阻层对应第二透光部形成第二光阻区；在第一光阻区处，去除光阻层、第二金属层和中间层，使有源层外露，以形成沟道及源极和漏极；在第二光阻区处，去除光阻层、第二金属层，使中间层外露，形成像素电极。本发明还公布了一种阵列基板。降低了产品的制备成本，缩短了生产周期。
Description
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板及其制备方法。
背景技术
随着社会进步与人们需求的提升，显示器也向着大尺寸、高分辨率的方向发展，采用高导布线的薄膜晶体管阵列基板可以提高显示器的分辨率和尺寸。然而使用高导材料(如铜)进行布线时往往会遇到金属原子扩散的问题，导致器件性能劣化。因此，在金属布线层与有源层之间通常需要***中间层以解决高导布线层的附着力与扩散问题。
现有技术中，中间层的制备工序复杂，具有中间层的阵列基板形成薄膜晶体管与像素电极的过程需要经历多次掩模及构图工艺，导致产品的制备成本高，生产周期长。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制备方法，用以解决现有技术中阵列基板的制备过程需要经历多次掩模及构图工艺，导致产品的制备成本高，生产周期长的问题。
为解决上述技术问题，本发明提供一种阵列基板的制备方法，包括：
在基板表面形成第一金属层；
在所述第一金属层背离所述基板一侧依次沉积栅极绝缘层、有源层、中间层、第二金属层及光阻层，所述栅极绝缘层隔离所述第一金属层与所述有源层；
使用半色调掩膜板曝光显影，所述半色调掩膜板包括第一透光部和第二透光部，所述光阻层对应所述第一透光部形成第一光阻区，所述光阻层对应所述第二透光部形成第二光阻区；
在所述第一光阻区处，去除所述光阻层、所述第二金属层和所述中间层，使所述有源层外露，以形成沟道及源极和漏极；
在所述第二光阻区处，去除所述光阻层、所述第二金属层，使所述中间层外露，形成像素电极。
一种实施方式中，所述半色调掩膜板还包括非透光部，所述光阻层对应所述非透光部形成第三光阻区，所述第一光阻区位于两个所述第三光阻区之间，所述阵列基板的制备方法还包括去除所述第三光阻区的所述光阻层，露出所述源极和所述漏极。
一种实施方式中，在所述基板表面形成所述第一金属层后，在所述第一金属层上沉积所述栅极绝缘层之前，所述阵列基板的制备方法还包括图案化所述第一金属层形成栅极和第一电容极板，所述第一电容极板对应所述第三光阻区。
阵列基板一种实施方式中，所述光阻层还包括第四光阻区，使用半色调掩膜板曝光显影的同时，所述阵列基板的制备方法还包括曝光所述第四光阻区的所述光阻层，并刻蚀对应所述第四光阻区的所述第二金属层、所述中间层及所述有源层，图案化所述第二金属层、所述中间层及所述有源层形成源漏极和第二电容极板。
一种实施方式中，去除所有光阻层后，所述阵列基板的制备方法还包括沉积钝化层保护所述阵列基板。
一种实施方式中，沉积所述钝化层后，所述阵列基板的制备方法还包括刻蚀所述像素电极表面的所述钝化层，露出所述像素电极。
一种实施方式中，所述第一透光部和所述第二透光部的透过率不同，对应形成的所述第一光阻区与所述第二光阻区的光阻层的厚度不同。
一种实施方式中，所述中间层为透明导电金属氧化物、石墨烯或碳纳米管薄膜。
一种实施方式中，所述中间层通过磁控溅射方法成膜，并通过湿法工艺刻蚀；或所述中间层通过溶液法制备，并通过干法工艺刻蚀。
本发明还提供一种阵列基板，包括栅极、栅极绝缘层、有源层、中间层、源极及漏极，所述栅极、所述栅极绝缘层及所述有源层依次层叠设置，所述栅极绝缘层隔绝所述栅极与所述有源层，所述源极和所述漏极位于所述有源层背离所述栅极的一侧，所述中间层包括相互隔绝的第一部分与第二部分，所述第一部分位于所述源极与所述有源层之间，所述第二部分位于所述漏极与所述有源层之间，所述中间层用于阻隔所述源极或所述漏极向所述有源层扩散金属原子，并且所述第一部分或所述第二部分用作像素电极。
本发明的有益效果如下：利用半色调掩膜板曝光显影，显影第一透光部形成的第一光阻区去除对应的第二金属层和中间层、保留有源层形成沟道，从而形成薄膜晶体管，显影第二透光部形成的第二光阻区去除对应的第二金属层后露出透明的中间层，并以中间层作为像素电极，即经过一次掩模工艺形成薄膜晶体管与像素电极，简化了阵列基板的制备过程，降低了产品的制备成本，缩短了生产周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的明显变形方式。
图1为本发明实施例提供的阵列基板的制备方法的流程图。
图2为本发明实施例提供的阵列基板的制备方法的步骤S101的示意图。
图3为本发明实施例提供的阵列基板的制备方法的步骤S102的示意图。
图4为本发明实施例提供的阵列基板的制备方法的步骤S103的示意图。
图5和图6为发明实施例提供的阵列基板的制备方法的步骤S104的示意图。
图7和图8为发明实施例提供的阵列基板的制备方法的步骤S105的示意图。
图9为发明实施例提供的阵列基板的制备方法的步骤S106的示意图。
图10为发明实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的阵列基板的制备方法用于制备阵列基板，具体的，阵列基板包括薄膜晶体管(Thin-film transistor，TFT)、像素电极、数据线、扫描线等元件，其中，扫描线电连接至薄膜晶体管的栅极，数据线和像素电极分别电连接至薄膜晶体管的源极或漏极之一，扫描线提供扫描信号控制源极与漏极的连通或断开状态，当源极与漏极连通时，数据线传递数据信号控制像素电极的电压大小从而控制液晶显示面板显示图像的内容。
请参阅图1，本发明实施例提供的阵列基板10的制备方法的步骤如下：
S101、在基板10表面形成第一金属层20。
请参阅图2，本实施例中，基板10为玻璃基板10或其他透明的非导电基板10，基板10作为阵列基板10的主要承载体，阵列基板10的各膜层和结构均设置于基板10之上。
一种实施方式中，第一金属层20可为Cu、Mo、Ti、Al、Cr、Ag、Au等金属材料，或氧化铟锡(ITO)、氧化铟锌(IZO)、铝掺杂的氧化锌(AZO)、铟镓锌氧化物(IGZO)、氧化锌锡(ZTO)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构，并且第一金属层20的厚度可为500A～20000A。
本实施例中，在基板10表面形成第一金属层20后，图案化第一金属层20形成栅极22和第一极板24，第一极板24对应后续形成的第三光阻区76。具体的，栅极22与第一极板24相互隔绝，栅极22电连接至阵列基板10上用于传递扫描信号的扫描线，第一极板24与后续步骤形成的第二极板66相对以形成电容。
本实施例中，第一金属层20可通过物理气相沉积(Physical Vapor Deposition，PVD)方法成膜于基板10上，并且可通过湿法工艺进行刻蚀成型以形成栅极22和第一极板24。一种实施方式中，第一金属层20材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法刻蚀(铜酸)方式实现图形化。
第一金属层20的制作方法简单易实现，为后续形成薄膜晶体管和像素电极52做准备。
S102、在第一金属层20背离基板10一侧依次沉积栅极绝缘层30、有源层40、中间层50、第二金属层60及光阻层70，栅极绝缘层30隔离第一金属层20与有源层40。
请结合图3，本实施例中，栅极绝缘层30覆盖第一金属层20的表面，不仅将第一金属层20与有源层40隔离以绝缘，还将第一金属层20中的栅极22与第一极板24相互隔离以绝缘。具体的，栅极绝缘层30可为SiOx、SiNx、HfO2、Al2O3等绝缘介电材料中的一种或多种绝缘介电材料的叠层结构，栅极绝缘层30的厚度可为100A～10000A，并且可通过化学气相沉积(Chemical Vapor Deposition，CVD)方法成膜。一种实施方式中，栅极绝缘层30为SiNx与SiOx的叠层结构，SiNx的厚度为100nm，SiOx的厚度为300nm，并且通过由等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)方法成膜。
本实施例中，有源层40为氧化物半导体，具体的，有源层40可为铟镓锌氧化物(IGZO)、铝掺杂的氧化锌(AZO)、氧化铟锌(IZO)、铟镓锌氧化物(IGTO)、氧化锌锡(ZTO)等透明氧化物半导体材料。有源层40的厚度可为300A～1000A。一种实施方式中，有缘层材料为IGZO，厚度为50nm，由磁控溅射方法成膜，并通过湿法工艺刻蚀。
本实施例中，中间层50可为氧化铟锡(ITO)、氧化铟锌(IZO)、铝掺杂的氧化锌(AZO)、铟镓锌氧化物(IGZO)等透明导电金属氧化物材料，或石墨烯、碳纳米管薄膜等透明导电材料。中间层50材料透明导电，且与有源层40材料和第二金属层60材料之间需具有一定刻蚀比，以作为像素电极52功能使用。一种实施方式中，中间层50为IZO，厚度30nm，由磁控溅射方法成膜，通过湿法工艺刻蚀。
本实施例中，第二金属层60可为Cu、Mo、Ti、Al、Cr、Ag、Au等金属材料，或氧化铟锡(ITO)、氧化铟锌(IZO)、铝掺杂的氧化锌(AZO)、铟镓锌氧化物(IGZO)、氧化锌锡(ZTO)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构，并且第二金属层60的厚度可为500A～20000A。一种实施方式中，第二金属层60材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀。
本实施例中，光阻层70为光刻胶，光阻层70在后续通过半色调掩膜板80的曝光显影过程中形成厚度不同的光阻区，从而形成对应的结构。
S103、使用半色调掩膜板80曝光显影。
请结合图4，本实施例中，半色调掩膜板80包括第一透光部82和第二透光部84，光阻层70对应第一透光部82形成第一光阻区72，光阻层70对应第二透光部84形成第二光阻区74。具体的，第一透光部82和第二透光部84的透过率不同，对应形成的第一光阻区72与第二光阻区74的光阻层70的厚度不同。通过半色调掩膜板80图案化光阻层70以用于后续蚀刻对应区域的膜层(第二金属层60、中间层50、有源层40中的一种或多种)形成对应的器件结构。一种实施方式中，第一透光部82的透过率大于第二透光部84的透过率，对应形成的第一光阻区72的厚度小于第二光阻区74的厚度。本实施例中，第一光阻区72后续对应形成单向连接源极64和漏极62的沟道，第二光阻区74后续对应形成像素电极52。利用半色调掩膜板80曝光显影，显影第一透光部82形成的第一光阻区72去除对应的第二金属层60和中间层50、保留有源层40形成沟道，从而形成薄膜晶体管，显影第二透光部84形成的第二光阻区74去除对应的第二金属层60后露出透明的中间层50，并以中间层50作为像素电极52，即经过一次掩模工艺形成薄膜晶体管与像素电极52，简化了阵列基板10的制备过程，降低了产品的制备成本，缩短了生产周期。
本实施例中，半色调掩膜板80还包括非透光部86，光阻层70对应非透光部86形成第三光阻区76，第一光阻区72位于两个第三光阻区76之间。具体的，非透光部86为半色调掩膜板80不透光的部分，用于曝光的光线无法穿过非透光区，第三光阻区76保持光阻层70涂覆时的厚度，即第三光阻区76的厚度最大。一种实施方式中，第三光阻区76的数量为三个，其中，第一光阻区72位于两个第三光阻区76之间，该两个第三光阻区76用于后续对应形成源极64和漏极62，第一光阻区72用于后续对应形成沟道，从而形成薄膜晶体管；另一个第三光阻区76对应第一极板24的位置，用于后续形成电容。利用半色调掩膜板80曝光显影，非透光部86对应形成源极64、漏极62及电容，从而形成阵列基板10，即经过一次掩模工艺形成薄膜晶体管与像素电极52，简化了阵列基板10的制备过程，降低了产品的制备成本，缩短了生产周期。
本实施例中，光阻层70还包括第四光阻区710，使用半色调掩膜板80曝光显影的同时，曝光第四光阻区710的光阻层70。具体的，半色调掩膜板80未覆盖第四光阻区710，在利用半色调掩膜板80曝光第一光阻区72和第二光阻区74的同时，曝光光线直接照射第四光阻区710的光阻层70，将第四光阻区710的光阻层70全部曝光显影，露出第四光阻区710的第二金属层60。后续去除对应第四光阻区710的第二金属层60、中间层50及有源层40以实现膜层图案化。
利用半色调掩膜板80经过一次曝光显影同时形成了第一光阻区72、第二光阻区74、第三光阻区76、第四光阻区710，用于后续对应形成薄膜晶体管、像素电极52及电容等器件结构，简化了阵列基板10的制备过程，降低了产品的制备成本，缩短了生产周期。
S104、在第一光阻区72处，去除光阻层70、第二金属层60和中间层50，使有源层40外露，以形成沟道及源极64和漏极62。
请结合图5，本实施例中，形成沟道之前，还要刻蚀去除第四光阻区710的第二金属层60、中间层50及有源层40。一种实施方式中，第二金属层60材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀，中间层50为IZO，厚度30nm，由磁控溅射方法成膜，通过湿法工艺刻蚀，有缘层材料为IGZO，厚度为50nm，由磁控溅射方法成膜，通过湿法工艺刻蚀。具体的，第四光阻区710用于进行膜层图案化，以实现阵列基板10的整体图案。
请结合图6，本实施例中，首先采用O2等离子体刻蚀灰化光阻层70，从而去除第一光阻区72的光阻层70，露出第二金属层60，再刻蚀去除对应第一光阻区72的第二金属层60和中间层50，保留有源层40形成沟道。一种实施方式中，第二金属层60材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀，中间层50为IZO，厚度30nm，由磁控溅射方法成膜，通过湿法工艺刻蚀。
S105、在第二光阻区74处，去除光阻层70、第二金属层60，使中间层50外露，形成像素电极52。
请结合图7，本实施例中，首先采用O2等离子体刻蚀灰化光阻层70，从而去除第二光阻区74的光阻层70，露出第二金属层60，再刻蚀去除对应第二光阻区74的第二金属层60，保留中间层50形成像素电极52。一种实施方式中，第二金属层60材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀。
请结合图8，本实施例中，形成所述像素电极52后，还要去除第三光阻区76的光阻层70，露出第二金属层60。具体的，第一光阻区72两侧的两个第三光阻区76对应的第二金属层60分别形成源极64和漏极62，源极64和漏极62通过有源层40单向连通。一种实施方式中，源极64与形成像素电极52的中间层50接触并电连接，漏极62与数据线电连接，从而当源极64与漏极62导通时数据线传递的数据信号控制像素电压的电压变化，从而控制显示设备显示图像的内容。第三光阻区76对应的第二金属层60形成第二极板66，第二极板66与第一极板24对应形成电容，电容起到充放电的作用从而对像素电极52进行影响。
S106、沉积钝化层90保护阵列基板10，刻蚀像素电极52表面的钝化层90，露出像素电极52。
请结合图9，钝化层90用于保护器件，本实施例中，钝化层90可为SiOx、SiNx、HfO2、Al2O3等绝缘材料中的一种或多种绝缘材料的叠层结构，钝化层90厚度可为1000A～10000A，并可通过CVD方法成膜。一种实施方式中，栅极绝缘层30为SiOx和SiNx叠层结构，SiOx的厚度为300nm，SiNx的厚度为100nm，栅极绝缘层30由PECVD方法成膜，并通过干法工艺进行刻蚀。
本实施例中，刻蚀钝化层90露出像素电极52的过程经历了一次掩膜工艺，形成薄膜晶体管和像素电极52经历了一次掩模工艺，故在阵列基板10的制备过程中最少只需两次掩模工艺即可实现薄膜晶体管和像素电极52区域的所有图形化工艺，简化了阵列基板10的制备过程，降低了产品的制备成本，缩短了生产周期。
请参阅图10，本发明实施例还提供一种阵列基板100，阵列基板100由本发明实施例提供的阵列基板100的制备方法制备。阵列基板100包括栅极22、栅极绝缘层30、有源层40、中间层50、源极62及漏极64，栅极22、栅极绝缘层30及有源层40依次层叠设置，栅极绝缘层30隔绝栅极22与有源层40，源极62和漏极64位于有源层40背离栅极22的一侧，中间层50包括相互隔绝的第一部分502与第二部分504，具体的，中间层50为导电材料，并且第一部分502与第二部分504通过同一道气相沉积后形成。第一部分502位于源极62与有源层40之间，第二部分504位于漏极64与有源层40之间，中间层50用于阻隔源极62或漏极64向有源层40扩散金属原子，并且第一部分502或第二部分504用作像素电极。具体的，第一部分502与第二部分504为中间层50经过蚀刻后形成，第一部分502与第二部分504相互不导通。一种实施方式中，第二部分504作为像素电极，漏极64通过第二部分504电连接至有源层40，源极62通过第一部分502电连接至有源层40，当栅极22导通时，源极62通过有源层40单向导通至漏极64，即驱动信号从源极62传递至漏极64，进而对像素电极(第二部分504)充电。其他实施方式中，第一部分502也可以作为像素电极。中间层50阻挡了高导材料的源极62或漏极64向有源层40扩散金属原子，避免器件性能劣化，提高阵列基板100的使用寿命，同时，第一部分502或第二部分504还作为像素电极，结构简单，不增加阵列基板100的制作过程降低了产品的制备成本，缩短了生产周期。
以上所揭露的仅为本发明几种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (7)
1.一种阵列基板的制备方法，其特征在于，包括：
在基板表面形成第一金属层；
在所述第一金属层背离所述基板一侧依次沉积栅极绝缘层、有源层、中间层、第二金属层及光阻层，所述栅极绝缘层隔离所述第一金属层与所述有源层；
使用半色调掩膜板曝光显影，所述半色调掩膜板包括第一透光部和第二透光部，所述光阻层对应所述第一透光部形成第一光阻区，所述光阻层对应所述第二透光部形成第二光阻区；
在所述第一光阻区处，去除所述光阻层、所述第二金属层和所述中间层，使所述有源层外露，以形成沟道及源极和漏极；
在所述第二光阻区处，去除所述光阻层、所述第二金属层，使所述中间层外露，形成像素电极；
所述半色调掩膜板还包括非透光部，所述光阻层对应所述非透光部形成第三光阻区，所述第一光阻区位于两个所述第三光阻区之间，所述阵列基板的制备方法还包括去除所述第三光阻区的所述光阻层，露出所述源极和所述漏极；
所述光阻层还包括第四光阻区，使用半色调掩膜板曝光显影的同时，所述阵列基板的制备方法还包括曝光所述第四光阻区的所述光阻层，并刻蚀对应所述第四光阻区的所述第二金属层、所述中间层及所述有源层；
在所述基板表面形成所述第一金属层后，在所述第一金属层上沉积所述栅极绝缘层之前，所述阵列基板的制备方法还包括图案化所述第一金属层形成栅极和第一电容极板，所述第一电容极板对应所述第三光阻区。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，形成所述第一电容极板后，所述阵列基板的制备方法还包括沉积钝化层保护所述阵列基板。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，沉积所述钝化层后，所述阵列基板的制备方法还包括刻蚀所述像素电极表面的所述钝化层，露出所述像素电极。
4.根据权利要求1至3任意一项所述的阵列基板的制备方法，其特征在于，所述第一透光部和所述第二透光部的透过率不同，对应形成的所述第一光阻区与所述第二光阻区的光阻层的厚度不同。
5.根据权利要求1至3任意一项所述的阵列基板的制备方法，其特征在于，所述中间层为透明导电金属氧化物、石墨烯或碳纳米管薄膜。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述中间层通过磁控溅射方法成膜，并通过湿法工艺刻蚀；
或
所述中间层通过溶液法制备，并通过干法工艺刻蚀。
7.一种由权利要求1-6任一项所述的制备方法制备的阵列基板，其特征在于，包括栅极、栅极绝缘层、有源层、中间层、源极及漏极，所述栅极、所述栅极绝缘层及所述有源层依次层叠设置，所述栅极绝缘层隔绝所述栅极与所述有源层，所述源极和所述漏极位于所述有源层背离所述栅极的一侧，所述中间层包括相互隔绝的第一部分与第二部分，所述第一部分位于所述源极与所述有源层之间，所述第二部分位于所述漏极与所述有源层之间，所述中间层用于阻隔所述源极或所述漏极向所述有源层扩散金属原子，并且所述第一部分或所述第二部分用作像素电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091327.4A CN107871753B (zh) | 2017-11-08 | 2017-11-08 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091327.4A CN107871753B (zh) | 2017-11-08 | 2017-11-08 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107871753A CN107871753A (zh) | 2018-04-03 |
| CN107871753B true CN107871753B (zh) | 2020-11-06 |
Family
ID=61753768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711091327.4A Active CN107871753B (zh) | 2017-11-08 | 2017-11-08 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107871753B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102086411B1 (ko) * | 2018-06-04 | 2020-03-09 | 주식회사 코엠에스 | 반도체 기판용 보호필름 박리 여부 감시 장치 및 방법 |
| CN109037301B (zh) * | 2018-09-07 | 2021-12-28 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示装置 |
| CN112951853A (zh) * | 2021-04-14 | 2021-06-11 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN113644030B (zh) * | 2021-07-30 | 2024-02-02 | 合肥维信诺科技有限公司 | 一种功能模组及其制备方法 |
| CN113690180B (zh) * | 2021-08-13 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
| CN114038737B (zh) * | 2021-08-17 | 2022-08-26 | 重庆康佳光电技术研究院有限公司 | 掩膜版的使用方法、发光器件及其制作方法 |
| CN115360142B (zh) * | 2022-10-19 | 2023-02-07 | 广州华星光电半导体显示技术有限公司 | 一种阵列基板的制备方法以及阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629569A (zh) * | 2011-05-03 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法 |
| CN102629584A (zh) * | 2011-11-15 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法和显示器件 |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
-
2017
- 2017-11-08 CN CN201711091327.4A patent/CN107871753B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629569A (zh) * | 2011-05-03 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法 |
| CN102629584A (zh) * | 2011-11-15 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法和显示器件 |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107871753A (zh) | 2018-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107871753B (zh) | 阵列基板及其制备方法 | |
| US10795478B2 (en) | Array substrate and preparation method therefor, and display apparatus | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103646966A (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103069334A (zh) | 显示装置用基板及其制造方法、显示装置 | |
| US20150311223A1 (en) | Thin film transistor array substrate and manufacturing method thereof, and display device | |
| CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN103915490A (zh) | 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法 | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| TW200810129A (en) | Active matrix TFT array substrate and method of manufacturing the same | |
| WO2014127645A1 (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| WO2014187113A1 (zh) | 阵列基板及制备方法、显示装置 | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| US20200083258A1 (en) | Array substrate and its fabricating method, display device | |
| CN107968097A (zh) | 一种显示设备、显示基板及其制作方法 | |
| CN103018977A (zh) | 一种阵列基板及其制造方法 | |
| CN114488638A (zh) | 一种可避免有源层开孔过刻的阵列基板及其制造方法 | |
| KR20160087024A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |