CN103066942B - 一种超低功耗快速启动晶体振荡器电路 - Google Patents

Abstract

本发明公开一种超低功耗快速启动晶体振荡器电路。该晶体振荡器电路包括自偏置的AB类放大器，信号幅度检测电路，基准电流产生电路，电流镜像电路，石英晶体谐振电路，数字逻辑控制电路。该晶体振荡器电路采用无源石英晶体，通过低功耗振荡器电路快速启动振荡器，产生方波或矩形波时钟信号。该晶体振荡器电路的输出信号为数字电路或频率合成器电路提供精确的参考时钟。

Description

一种超低功耗快速启动晶体振荡器电路

技术领域

本发明涉及一种超低功耗快速启动晶体振荡器电路，用于数字电路或频率合成器电路的参考时钟源，属于集成电路技术领域。

背景技术

       参考时钟源是数字电路和频率合成器电路的心脏。数字电路中所有逻辑电路都在时钟的驱动下工作，数字电路的时钟通过参考时钟直接或分频电路产生。频率合成器电路也是时钟产生电路，输入为参考时钟源，输出为频率可调的时钟信号。因此，参考时钟源对数字电路和频率合成器电路起至关重要的作用。

参考时钟源一般通过晶体振荡器电路产生。晶体振荡器电路利用石英晶体和电容构成谐振网络，通过放大器组成负阻振荡器。石英晶体具有压电效应，能将电信号转换成晶体振动，反之，晶体的振动可以转变成电信号。石英晶体的固有振荡频率即谐振频率，石英晶体具有稳定的固有频率，因此振荡器能输出稳定的参考频率。

随着物联网技术与无线传感网技术的发展，采用电池供电的节点得到越来越广泛的应用，受到电池容量的限制，用于电池供电的节点芯片最重要的一个指标就是功耗。芯片功耗的大小也决定了电池的使用时间。特别对于传感器节点而言，一个节点要求一个电池能工作数年时间，节点芯片的工作时间非常短，一般是相隔固定时间采样一次数据，芯片大部分时间都工作在待机模式。在待机模式下，芯片大部分电路都处于关闭状态，为了保证芯片能定时唤醒，芯片必须有定时时钟，也就是内部参考时钟源处于工作状态，因此，在待机模式下，芯片内部振荡器的功耗决定了整体芯片的待机功耗，而对于大部分时间处于待机模式的传感器节点而言，内部振荡器的功耗也就决定了电池的使用时间。总之，超低功耗振荡器的设计已成为低功耗芯片设计的一个主要挑战。此外，对于无线通信而言，数据通信时间一般很短，为了减少通信信道的占用时间，一般要求芯片具有短的启动时间，因此要求振荡器能在极短的时间内起振工作。

传统晶体振荡器电路如图1所示，振荡器电路由反相器INV，石英晶体Crystal，电容Cp1，Cp2，电阻R以及输出缓冲器组成。石英晶体与电容Cp1，Cp2组成谐振网络，谐振网络的中心频率即为石英晶体的固有振荡频率，反相器INV与谐振网络构成负阻振荡器，电阻R为反馈电阻，可以防止石英晶体过激励而损坏。输出缓冲器为晶体振荡器提供足够的输出带负载能力。该振荡器的功耗与启动时间由反相器INV和电阻R决定，反相器INV的驱动能力越强，电阻R越大，振荡器的启动时间短，但是功耗大。反之，电阻越小，振荡器功耗小，但是振荡器可能停振。因此，传统晶体振荡器不能同时解决低功耗和启动时间短的问题。

发明内容

本发明目的是为了克服已有技术性能和结构上的局限，提出一种超低功耗快速启动晶体振荡器电路，电路通过幅度检测与电流控制实现了快速启动，同时具有低功耗的特点。本发明可以用于数字电路或频率合成器电路的参考时钟源。

本发明采用无源石英晶体，通过低功耗振荡器电路快速启动振荡器，产生方波或矩形波时钟信号。该晶体振荡器电路的输出信号为数字电路或频率合成器电路提供精确的参考时钟。

本发明包括：自偏置的AB类放大器、信号幅度检测电路、基准电流产生电路、电流镜像电路、石英晶体谐振电路、数字逻辑控制电路，所述信号幅度检测电路的输入端连接自偏置的AB类放大器，信号幅度检测电路的输出端连接基准电流产生电路，基准电流产生电路的输出端连接电流镜像电路，电流镜像电路的输出端再连接自偏置的AB类放大器，石英晶体谐振电路的两端连接自偏置的AB类放大器的输入端和输出端，自偏置的AB类放大器输出端通过输出缓冲器连接数字逻辑控制电路的输入端，数字逻辑控制电路的控制逻辑信号输出端分别接基准电流产生电路、电流镜像电路；

所述自偏置的AB类放大器的直流工作点由放大器自己偏置，放大器的工作状态为AB类，放大器的增益由通过本身的电流决定；

所述信号幅度检测电路将自偏置AB类放大器的输入交流信号变换成直流电压信号，它的输出由基准电流产生电路变换成直流电流；

所述电流镜像电路，将基准电流产生电路产生的直流电流比例的镜像后给自偏置的AB类放大器提供直流电流；

所述石英晶体谐振电路，作为选频网络，与自偏置的AB类放大器组成负阻振荡电路，产生出固定频率的振荡信号，电路的振荡频率由石英晶体本身的固有频率决定；

所述数字逻辑控制电路，根据自偏置的AB类放大器输出信号，产生控制逻辑信号，实现电流的粗调整；电路刚启动时，数字逻辑控制电路控制电流镜像电路产生大的电流，自偏置的AB类放大器具有大的电压增益，负阻振荡电路能够快速启动，当负阻振荡电路启动后，数字逻辑控制电路关闭电流粗调整，自偏置的AB类放大器工作在小的工作电流条件下，从而实现低功耗振荡。

具体的，所述的自偏置的AB类放大器结构包括:第零NMOS管的漏极与第一PMOS管的漏极相连，为自偏置的AB类放大器的输出端；第零NMOS管的栅极与第一PMOS管的栅极相连，为自偏置的AB类放大器的输入端，AB类放大器的输出端和输入端之间连接第一电阻，提供自偏置电压；第一电容为交流滤波电容，第一电容负端连接第零NMOS管的源极，第一电容正端连接第一PMOS管的源极，第零NMOS管源极连接电流镜像电路的输出端，第零NMOS管源极接地；整个自偏置的AB类放大器的电压放大增益由流过第一PMOS管源极的电流控制，自偏置的AB类放大器的输出端连接输出缓冲器，输出缓冲器将自偏置的AB类放大器输出的正弦波信号变成方波或矩形波信号。

所述的信号幅度检测电路结构包括:第七NMOS管为幅度检测管，第七NMOS管栅极通过第二电容连接自偏置的AB类放大器的输入端，第七NMOS管漏极连接电流源以及第三电阻一端，第二电阻连接在第七NMOS管的漏极与栅极之间，给第七NMOS管提供直流偏置电压，第三电阻另一端连接第三电容正极以及基准电流产生电路的输入端，第三电容负极接地，第三电阻与第三电容构成低通滤波器，滤除第七NMOS管输出的交流信号；第二电容一端连接自偏置的AB类放大器的输入端，另一端连接第七NMOS管的栅极，起交流信号耦合作用；电流源连接到电源，给信号幅度检测电路提供直流电源。

所述的基准电流产生电路结构包括：运算放大器的正输入端接信号幅度检测电路的输出，运算放大器输出端接第四NMOS管栅极，运算放大器的负输入端接第四NMOS管源极，第四电阻一端接第四NMOS管的源极，另一端接第五电阻的一端，第六电阻的一端接第五电阻的另一端，第六电阻另一端接地；第五NMOS管的漏极与源极分别接电阻R5的一端和另一端，第六NMOS管的漏极和源极分别接第六电阻的一端和另一端，第五NMOS管栅极和第六NMOS管栅极分别连接到数字逻辑控制电路的两个信号输出端；运算放大器与第四NMOS管构成负反馈，保证第三电容的电压与第四电阻的电压相等，第三电容的电压除以第四电阻、第五电阻和第六电阻的总阻值即为基准电流，基准电流通过第四NMOS管的漏极输出。

所述的电流镜像电路结构包括：第三PMOS管源极接电源，栅极与漏极连接在一起，第二PMOS管的源极接电源，第二PMOS管栅极与第三PMOS管栅极连接在一起，为电流镜像电路的输入端；第八PMOS管源极接电源，第八PMOS管漏极与第二PMOS管漏极连接，为电流镜像电路的输出端，第八PMOS管栅极接数字逻辑控制电路的一个信号输出端；第二PMOS管的电流与第三PMOS管的电流成比例镜像关系。

所述石英晶体谐振电路结构包括：第四电容与第五电容的一端分别接石英晶体的两端，第四电容与第五电容另一端分别接地；石英晶体与第四电容、第五电容构成谐振网络，决定振荡器电路的谐振频率；石英晶体的两端与自偏置的AB类放大器的输入端和输出端分别连接在一起。

所述数字逻辑控制电路采用数字门电路实现。

所述信号幅度检测电路输入交流电压的幅度与输出直流电压成反比，输入交流电压幅度越大，输出直流电压越低。

所述基准电流产生电路输入直流电压与输出直流电流成正比，输入直流电压越高，输出直流电流越大。

所述电流镜像电路的输入端与输出端信号都是直流电流，输出端与输入端直流电流成固定比例。

本发明的优势在于：通过电流可控制的自偏置的AB类放大器与谐振回路构成的晶体振荡器，具有同时满足快速启动振荡与振荡后保持低功耗的优点，可以用于要求快速启动，低功耗集成电路中参考时钟源。

附图说明

图1为传统晶体振荡电路原理图。

图2为本发明的电路结构图。

图3为数字逻辑控制电路的输出波形。

具体实施方式

本发明提出了一种超低功耗快速启动晶体振荡器电路，以用于要求快速启动，低功耗集成电路中参考时钟源，电路采用标准CMOS工艺实现。

下面结合具体实施例对本发明做进一步的说明。

本发明所述的超低功耗快速启动晶体振荡器电路包括：自偏置的AB类放大器21、信号幅度检测电路22、基准电流产生电路23、电流镜像电路24、石英晶体谐振电路25、数字逻辑控制电路26，所述信号幅度检测电路22的输入端连接自偏置的AB类放大器21，信号幅度检测电路22的输出端连接基准电流产生电路23，基准电流产生电路23的输出端连接电流镜像电路24，电流镜像电路24的输出端再连接数字逻辑控制电路26，石英晶体谐振电路25的两端连接自偏置的AB类放大器21的输入端和输出端，且自偏置的AB类放大器21输入端通过输出缓冲器连接数字逻辑控制电路26的输入端，数字逻辑控制电路26的控制逻辑信号输出端分别接基准电流产生电路23、电流镜像电路24。

如图2所示，所述的自偏置的AB类放大器21结构包括:第零NMOS管M0的漏极与第一PMOS管M1的漏极相连，为自偏置的AB类放大器21的输出端；第零NMOS管M0的栅极与第一PMOS管M1的栅极相连，为自偏置的AB类放大器21的输入端，AB类放大器21的输出端和输入端之间连接第一电阻R1，提供自偏置电压；第一电容C1为交流滤波电容，第一电容C1负端连接第零NMOS管M0的源极，第一电容C1正端连接第一PMOS管M1的源极，第零NMOS管M0源极连接电流镜像电路24的输出端，第零NMOS管M0源极接地；整个自偏置的AB类放大器21的电压放大增益由流过第一PMOS管M1源极的电流控制，自偏置的AB类放大器21的输出端连接输出缓冲器BUF，输出缓冲器BUF将自偏置的AB类放大器21输出的正弦波信号变成方波或矩形波信号。

自偏置的AB类大放器21与石英晶体谐振电路25组成基本的振荡器电路，石英晶体谐振电路25具有选频和移相作用。石英晶体Crystal与电容CP1，CP2构成谐振网络。石英晶体Crystal具有很高的Q的值，具有好的频率选择性与稳定性。石英晶振的固有频率即为振荡器的振荡频率。

自偏置的AB类放大器21具有电压放大功能，与石英晶体谐振电路25构成负阻振荡器，负阻的大小由自偏置的AB类放大器21的电压放大增益决定，电压放大增益越大，负阻也越大，当负阻大于石英晶体谐振电路25的内部损耗时，振荡器输出稳定的振荡频率。自偏置的AB类放大器21的直流工作点由放大器自己偏置，放大器的工作状态为AB类，放大器的增益由通过本身的电流决定。NMOS管M0的漏极与PMOS管M1的漏极相连，为自偏置的AB类放大器21的输出端，NMOS管M0的栅极与PMOS管M1的栅极相连，为自偏置的AB类放大器21的输入端，输出端之间通过电阻R1连接输入端，提供自偏置电压。电容C1为交流滤波电容，对于交流信号而言，C1的正端相当于接地。整体放大器的电压放大增益由流过M1源极的电流控制。当流过放大器的电流大时，振荡器的启动时间短，输出电压幅度大，同时，振荡器的功耗大。反之，如果放大器的电流小，输出电压幅度小，振荡器功耗小，但可能停止振荡。输出缓冲器BUF将放大器输出的正弦波信号变成方波或矩形波信号。

所述的信号幅度检测电路22结构包括:第七NMOS管M7为幅度检测管，第七NMOS管M7栅极通过第二电容C2连接自偏置的AB类放大器21的输入端，第七NMOS管M7漏极连接电流源IB以及第三电阻R3一端，第二电阻R2连接在第七NMOS管M7的漏极与栅极之间，给第七NMOS管M7提供直流偏置电压，第三电阻R3另一端连接第三电容C3正极以及基准电流产生电路23的输入端，第三电容C3负极接地，第三电阻R3与第三电容C3构成低通滤波器，滤除第七NMOS管M7输出的交流信号；第二电容C2一端连接自偏置的AB类放大器21的输入端，另一端连接第七NMOS管M7的栅极，起交流信号耦合作用；电流源IB连接到电源，给信号幅度检测电路22提供直流电源。

信号幅度检测电路22用于检测振荡器的幅度，将自偏置AB类放大器22的输入交流信号变换成直流电平，信号幅度检测电路22输出的直流电流与振荡器的振荡幅度成反比例关系。当振荡器输出的振荡幅度大时，信号幅度检测电路22输出的直流电平低，当振荡器输出的振荡幅度小的，信号幅度检测电路22输出的直流电平高。

基准电流产生电路23将信号幅度检测电路22输出的直流电压通过电阻转变成直流电流，所述的基准电流产生电路23结构包括：运算放大器OPA的正输入端接信号幅度检测电路22的输出，运算放大器OPA输出端接第四NMOS管M4栅极，运算放大器OPA的负输入端接第四NMOS管M4源极，第四电阻R4一端接第四NMOS管M4的源极，另一端接第五电阻R5的一端，第六电阻R6的一端接第五电阻R5的另一端，第六电阻R6另一端接地；第五NMOS管M5的漏极与源极分别接电阻R5的一端和另一端，第六NMOS管M6的漏极和源极分别接第六电阻R6的一端和另一端，第五NMOS管M5栅极和第六NMOS管M6栅极分别连接到数字逻辑控制电路26的B、C输出端；运算放大器OPA与第四NMOS管M4构成负反馈，保证第三电容C3的电压与第四电阻R4的电压相等，第三电容C3的电压除以第四电阻R4、第五电阻R5和第六电阻R6的总阻值即为基准电流，基准电流通过第四NMOS管M4的漏极输出。

电流镜像电路24，将基准电流产生电路23产生的直流电流比例的镜像后给自偏置的AB类放大器21提供直流电流。所述的电流镜像电路24结构包括：第三PMOS管M3源极接电源，栅极与漏极连接在一起，第二PMOS管M2的源极接电源，第二PMOS管M2栅极与第三PMOS管M3栅极连接在一起，为电流镜像电路24的输入端；第八PMOS管M8源极接电源，第八PMOS管M8漏极与第二PMOS管M2漏极连接，为电流镜像电路24的输出端，第八PMOS管M8栅极接数字逻辑控制电路26的A输出端；第二PMOS管M2的电流与第三PMOS管M3的电流成比例镜像关系。

所述石英晶体谐振电路23结构包括：第四电容CP1与第五电容CP2的一端分别接石英晶体Crystal的两端，第四电容CP1与第五电容CP2另一端分别接地；石英晶体Crystal与第四电容CP1、第五电容CP2构成谐振网络，决定振荡器电路的谐振频率；石英晶体Crystal的两端与自偏置的AB类放大器21的输入端和输出端分别连接在一起。

自偏置的AB类放大器21输出信号，经输出缓冲器BUF变成方波或矩形波信号后，作为数字逻辑控制电路26的时钟信号，产生控制逻辑，实现电流的粗调整。

电路刚启动时，振荡器没有工作，数字逻辑控制电路26没有时钟信号，输出端A、B、C为低电平，电流镜像电路24中PMOS管M8导通，自偏置的AB类放大器21电路电流为最大值，放大器产生大的负阻值，振荡器快速开始振荡；电路开始振荡后，数字逻辑控制电路26输出端C端输出高电平，电流镜像电路24中PMOS管M8关闭，自偏置的AB类放大器21电路电流由电流镜像电路24中NMOS管M2的电流决定。数字逻辑控制电路26输出端B、C端依次输出高电平，控制基准电流产生电路23的NMOS管M5与M6导通，因此，在同样振荡幅度条件下，基准电路产生更大的基准电流，通过电流镜像电路24反馈给自偏置的AB类放大器21。一方面，振荡器输出电压与电流镜像电路24反馈的电流呈反比例关系，其特性为斜率为负的曲线；另一方面，振荡器输出电压幅度与自偏置的AB类放大器21成正比例关系，其特性为斜率为正的曲线，两条曲线的交点为振荡器的稳定点。通过调整基准电路电流可以调整振荡器的输出电压幅度。当电路起振后，基准电流产生电路23NMOS管M5与M6导通后，电阻R4、R5、R6串联后的总电阻即R4，振荡器稳定点的输出电压幅度变小，因此具有低的功耗。

偏置的AB类放大器21中，M1与M0 采用标准CMOS工艺中NMOS与PMOS管，C1采用MOS电容或MIM电容。R1采用CMOS工艺中POLY电阻。输出缓冲BUF采用CMOS电路中标准数字单元实现。电容C1为交流滤波电容，对于交流信号而言，C1的正端相当于接地。

信号幅度检测电路22中，M7为标准CMOS工艺中NMOS管，R2与R3为POLY电阻，C2与C1采用MOS电容。

基准电流产生电路23中，运算放大器OPA采用双端输入，单端输出，M4,M5,M6为标准CMOS工艺中NMOS管，R4,R5,R6采用CMOS工艺中POLY电阻。

电流镜像电路24由采用标准CMOS工艺中的PMOS管M2,M3,M8组成。

石英晶体谐振电路25由片外石英晶体Crystal，电容CP1, CP2组成，这三个器件不能集成在CMOS集成电路中，石英晶体采用单独封装，CP1与CP2为片外陶瓷电容。

数字逻辑控制电路26采用CMOS工艺中标准数字单元实现，其输入只有一个时钟信号CLK，输入端接自偏置的AB类放大器21输出端，它有三个输出端A、B、C。A输出端接基准电流产生电路23中M8的栅极。B端与C端分别接基准电流产生电路23中M5和M6的栅极。数字逻辑控制电路的工作时序如附图3所示，在CLK时钟到来之前，A、B、C三个输出端都为低电平，当振荡器电路启动振荡后，A、B、C依次输出高电平，控制振荡器的工作电流。

Claims (10)

1. 一种超低功耗快速启动晶体振荡器电路，其特征是：包括自偏置的AB类放大器（21）、信号幅度检测电路（22）、基准电流产生电路（23）、电流镜像电路（24）、石英晶体谐振电路（25）、数字逻辑控制电路（26），所述信号幅度检测电路（22）的输入端连接自偏置的AB类放大器（21），信号幅度检测电路（22）的输出端连接基准电流产生电路（23），基准电流产生电路（23）的输出端连接电流镜像电路（24），电流镜像电路（24）的输出端再连接自偏置的AB类放大器（21），石英晶体谐振电路（25）的两端连接自偏置的AB类放大器（21）的输入端和输出端，自偏置的AB类放大器（21）输出端通过输出缓冲器连接数字逻辑控制电路（26）的输入端，数字逻辑控制电路（26）的控制逻辑信号输出端分别接基准电流产生电路（23）、电流镜像电路（24）；

所述自偏置的AB类放大器（21）的直流工作点由放大器自己偏置，放大器的工作状态为AB类，放大器的增益由通过本身的电流决定；

所述信号幅度检测电路（22）将自偏置AB类放大器（22）的输入交流信号变换成直流电压信号，它的输出由基准电流产生电路（23）变换成直流电流；

所述电流镜像电路（24），将基准电流产生电路（23）产生的直流电流比例的镜像后给自偏置的AB类放大器（21）提供直流电流；

所述石英晶体谐振电路（25），作为选频网络，与自偏置的AB类放大器（21）组成负阻振荡电路，产生出固定频率的振荡信号，电路的振荡频率由石英晶体本身的固有频率决定；

所述数字逻辑控制电路（26），根据自偏置的AB类放大器（21）输出信号，产生控制逻辑信号，实现电流的粗调整；电路刚启动时，数字逻辑控制电路（26）控制电流镜像电路（24）产生大的电流，自偏置的AB类放大器（21）具有大的电压增益，负阻振荡电路能够快速启动，当负阻振荡电路启动后，数字逻辑控制电路（26）关闭电流粗调整，自偏置的AB类放大器（21）工作在小的工作电流条件下，从而实现低功耗振荡。

2.根据权利要求1所述超低功耗快速启动晶体振荡器电路，其特征在于，所述的自偏置的AB类放大器（21）结构包括:第零NMOS管（M0）的漏极与第一PMOS管（M1）的漏极相连，为自偏置的AB类放大器（21）的输出端；第零NMOS管（M0）的栅极与第一PMOS管（M1）的栅极相连，为自偏置的AB类放大器（21）的输入端，AB类放大器（21）的输出端和输入端之间连接第一电阻（R1），提供自偏置电压；第一电容（C1）为交流滤波电容，第一电容（C1）负端连接第零NMOS管（M0）的源极，第一电容（C1）正端连接第一PMOS管（M1）的源极，第零NMOS管（M0）源极连接电流镜像电路（24）的输出端，第零NMOS管（M0）源极接地；整个自偏置的AB类放大器（21）的电压放大增益由流过第一PMOS管（M1）源极的电流控制，自偏置的AB类放大器（21）的输出端连接输出缓冲器（BUF），输出缓冲器（BUF）将自偏置的AB类放大器（21）输出的正弦波信号变成方波或矩形波信号。

3.根据权利要求1所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述的信号幅度检测电路（22）结构包括:第七NMOS管（M7）为幅度检测管，第七NMOS管（M7）栅极通过第二电容（C2）连接自偏置的AB类放大器（21）的输入端，第七NMOS管（M7）漏极连接电流源（IB）以及第三电阻（R3）一端，第二电阻（R2）连接在第七NMOS管（M7）的漏极与栅极之间，给第七NMOS管（M7）提供直流偏置电压，第三电阻（R3）另一端连接第三电容（C3）正极以及基准电流产生电路（23）的输入端，第三电容（C3）负极接地，第三电阻（R3）与第三电容（C3）构成低通滤波器，滤除第七NMOS管（M7）输出的交流信号；第二电容（C2）一端连接自偏置的AB类放大器（21）的输入端，另一端连接第七NMOS管（M7）的栅极，起交流信号耦合作用；电流源（IB）连接到电源，给信号幅度检测电路（22）提供直流电源。

4.根据权利要求3所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述的基准电流产生电路（23）结构包括：运算放大器（OPA）的正输入端接信号幅度检测电路（22）的输出，运算放大器（OPA）输出端接第四NMOS管（M4）栅极，运算放大器（OPA）的负输入端接第四NMOS管（M4）源极，第四电阻（R4）一端接第四NMOS管（M4）的源极，另一端接第五电阻（R5）的一端，第六电阻（R6）的一端接第五电阻（R5）的另一端，第六电阻（R6）另一端接地；第五NMOS管（M5）的漏极与源极分别接电阻R5的一端和另一端，第六NMOS管（M6）的漏极和源极分别接第六电阻（R6）的一端和另一端，第五NMOS管（M5）栅极和第六NMOS管（M6）栅极分别连接到数字逻辑控制电路（26）的两个信号输出端；运算放大器（OPA）与第四NMOS管（M4）构成负反馈，保证第三电容（C3）的电压与第四电阻（R4）的电压相等，第三电容（C3）的电压除以第四电阻（R4）、第五电阻（R5）和第六电阻（R6）的总阻值即为基准电流，基准电流通过第四NMOS管（M4）的漏极输出。

5.根据权利要求1所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述的电流镜像电路（24）结构包括：第三PMOS管（M3）源极接电源，栅极与漏极连接在一起，第二PMOS管（M2）的源极接电源，第二PMOS管（M2）栅极与第三PMOS管（M3）栅极连接在一起，为电流镜像电路（24）的输入端；第八PMOS管（M8）源极接电源，第八PMOS管（M8）漏极与第二PMOS管（M2）漏极连接，为电流镜像电路（24）的输出端，第八PMOS管（M8）栅极接数字逻辑控制电路（26）的一个信号输出端；第二PMOS管（M2）的电流与第三PMOS管（M3）的电流成比例镜像关系。

6.根据权利要求1所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述石英晶体谐振电路（25）包括：第四电容（CP1）与第五电容（CP2）的一端分别接石英晶体（Crystal）的两端，第四电容（CP1）与第五电容（CP2）另一端分别接地；石英晶体（Crystal）与第四电容（CP1）、第五电容（CP2）构成谐振网络，决定振荡器电路的谐振频率；石英晶体（Crystal）的两端与自偏置的AB类放大器（21）的输入端和输出端分别连接在一起。

7.根据权利要求1所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述数字逻辑控制电路（26）采用数字门电路实现。

8.根据权利要求3所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述信号幅度检测电路（22）输入交流电压的幅度与输出直流电压成反比，输入交流电压幅度越大，输出直流电压越低。

9.根据权利要求4所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述基准电流产生电路（23）输入直流电压与输出直流电流成正比，输入直流电压越高，输出直流电流越大。

10.根据权利要求5所述的超低功耗快速启动晶体振荡器电路，其特征在于，所述电流镜像电路（24）的输入端与输出端信号都是直流电流，输出端与输入端直流电流成固定比例。