CN103066851B - 用于原边反激式变换器的控制电路 - Google Patents

Abstract

本发明公开了一种用于原边反激式变换器的控制电路，主要解决现有原边反激式变换器存在输出线压降的问题。该电路包括误差放大器EA、电压采样模块(1)、电流采样模块(2)、PWM比较器(3)、斜波补偿模块(4)、逻辑驱动模块(5)和输出线压降补偿电路(8)；电压采样模块(1)和输出线压降补偿电路(8)均与误差放大器EA相连，电流采样模块(2)连接到斜波补偿模块(4)，误差放大器EA和斜波补偿模块(4)均与PWM比较器(3)相连，PWM比较器(3)的输出端连接到逻辑驱动模块(5)，逻辑驱动模块(5)输出驱动信号控制***第一NMOS管MN1。本发明能有效地对原边反激式变换器的输出线压降进行补偿。

Description

用于原边反激式变换器的控制电路

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种用于原边反激式变换器的控制电路。

背景技术

原边反激式变换器作为一种非常重要的电源管理类电路，由于其具有结构简单、成本低廉等优点，被广泛应用于小功率电源和各种电源适配器中。原边反激式变换器利用初级侧辅助绕组，对输出电压进行采样，避免了在次级侧直接对输出电压进行采样，可以有效的减少变换***的元件数目，缩小变换***电路板的PCB面积并且可以提升变换***的工作效率。原边反激式变换器中最核心的部分为控制电路，因此用于原边反激式变换器的控制电路的研究越来越受关注。

图1所示为用于原边反激式变换器的控制电路以及***器件的拓扑结构图，包括电压采样模块、电流采样模块、PWM比较器、误差放大器EA、斜波补偿模块、逻辑驱动模块、***三端变压器、***NMOS管和***输出线；电压采样模块对***三端变压器辅助绕组L_A上的电压进行采样，电流采样模块对***NMOS管的漏极电流进行采样，输出电流采样信号V4给斜波补偿模块，斜波补偿模块及误差放大器EA均与PWM比较器相连，PWM比较器输出控制信号V6给逻辑驱动模块，该逻辑驱动模块输出驱动信号V7，该驱动信号V7控制***NMOS管的漏极电流。

实际应用中，由于***输出线较长，当***输出线流过电流时，就会在***输出线上产生电压降，可能触发原边反激式变换器后级电路的欠压保护，导致整个转换***不工作。

发明内容：

本发明的目的在于针对上述控制电路的不足，提出了一种用于原边反激式变换器的控制电路，以实现对原边反激式变换器的输出线压降进行补偿，保证原边反激式变换器的后级电路及整个转换***正常工作。

为实现上述目的，本发明包括：误差放大器EA、电压采样模块1、电流采样模块2、PWM比较器3、斜波补偿模块4和逻辑驱动模块5；电压采样模块1输出电压采样信号V2给误差放大器EA的反相输入端，电流采样模块2的第一输出端输出电流采样信号V4给斜波补偿模块4，斜波补偿模块4及误差放大器EA的输出端均与PWM比较器3相连，PWM比较器3输出控制信号V6给逻辑驱动模块5，通过逻辑驱动模块5输出驱动信号V7控制原边反激式变换器的正常工作；其特征在于：电流采样模块2的第二输出端连接有输出线压降补偿电路8，该输出线压降补偿电路8输出基准电压VREF1给误差放大器EA的同相输入端，以对原边反激式变换器的输出线压降进行补偿；

所述输出线压降补偿电路8，包括电压电流转换模块81和基准电压补偿模块82；电压电流转换模块81将电流采样模块2的第二输出端所输出的补偿信号VIO转换为电流信号I4给基准电压补偿模块82；基准电压补偿模块82将电流信号I4转换为基准电压VREF1输入给误差放大器EA的同相输入端。

作为优选，上述电压电流转换模块81，包括：第一运算放大器OP1、第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流I1；其中：

所述第一运算放大器OP1的同相输入端与电流采样模块2第二输出端所输出的补偿信号VIO相连，其反相输入端分别与第三电阻R3的一端和第二NMOS管MN2的源极相连，第三电阻R3的另一端接地，第一运算放大器OP1的输出端与第二NMOS管MN2的栅极相连；

所述第二PMOS管MP2的栅极分别与第一PMOS管MP1的漏极、栅极以及第二NMOS管MN2的漏极相连，第二PMOS管MP2的漏极与第四NMOS管MN4的漏极相连，作为电压电流转换模块81的输出端输出电流信号I4；

所述第三NMOS管MN3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流I1的负端相连，第一基准电流I1的正端与其所在芯片的电源电压VDD相连，第一PMOS管MP1和第二PMOS管MP2的源极均与其所在芯片的电源电压VDD相连，第三NMOS管MN3和第四NMOS管MN4的源极均接地。

作为优选，上述基准电压补偿模块82，包括：第二运算放大器OP2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器821；

所述第二运算放大器OP2的同相输入端及第四电阻R4的一端均与电压电流转换模块81所输入的电流信号I4相连，第二运算放大器OP2的反相输入端分别与第五电阻R5的一端和第五NMOS管MN5的源极相连，第二运算放大器OP2的输出端与第五NMOS管MN5的栅极相连；

所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管MN5的漏极相连，第四PMOS管MP4的漏极与第六电阻R6的一端相连，作为基准电压补偿模块82的输出端输出基准信号VREF1，该第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连；

所述缓冲器821的输入端与其所在芯片的输入电压VREF相连，其输出端连接到第六电阻R6的另一端；

所述第四电阻R4的另一端和第五电阻R5的另一端均接地。

本发明由于添加了输出线压降补偿电路，可对原边反激式变换器的输出线压降进行补偿，保证了原边反激式变换器的后级电路及整个转换***正常工作。

附图说明

图1为现有控制电路的拓扑结构图；

图2为本发明的拓扑结构图；

图3为本发明的实例图；

图4为本发明中电压电流转换模块的电路原理图；

图5为本发明中基准电压补偿模块的电路原理图。

具体实施方式

以下参照附图及其实施例对本发明作进一步描述。

参照图2，本发明的控制电路包括：误差放大器EA、电压采样模块1、电流采样模块2、PWM比较器3、斜波补偿模块4、逻辑驱动模块5和输出线压降补偿电路8；电压采样模块1和输出线压降补偿电路8均与误差放大器EA相连，电流采样模块2连接到斜波补偿模块4，误差放大器EA和斜波补偿模块4均与PWM比较器3相连，PWM比较器3的输出端连接到逻辑驱动模块5，逻辑驱动模块5输出驱动信号V7控制第一NMOS管MN1的漏极电流。

所述输出线压降补偿电路8，包括电压电流转换模块81和基准电压补偿模块82；电压电流转换模块81与基准电压补偿模块82相连，基准电压补偿模块82的输出端作为输出线压降补偿电路8的输出端连接到误差放大器EA。

图3给出了本发明控制电路的一个应用实例，输入电压V_AC经过整流桥BR的整流后输出滤波信号V₁给三端变压器9的初级侧线圈L_P，三端变压器9初级侧线圈L_P与第一NMOS管MN1相连，三端变压器9次级侧线圈L_S上的电压经过整流二极管D_R的整流后输出变换电压V8给输出线6，控制电路中的电压采样模块1对三端变压器9初级侧线圈L_P上的电压进行采样，输出电压采样信号V2给误差放大器EA的反相输入端，该电压采样信号V2经过误差放大器EA的初步放大后得到误差信号V3输入到PWM比较器3的同相输入端；控制电路中的电流采样模块2对第一NMOS管MN1的漏极电流进行采样，该电流采样模块2的第一输出端输出电流采样信号V4给斜波补偿模块4，其第二输出端输出补偿信号VIO给电压电流转换模块81；斜波补偿模块4对电流采样信号V4进行斜波补偿，输出斜波信号V5给PWM比较器3的反相输入端，斜波补偿模块4提高了整个控制电路的稳定性；基准电压补偿模块82对输出线6上的电压进行补偿，输出基准电压VREF1给误差放大器EA的同相输入端；斜波补偿模块4的输出端及误差放大器EA的输出端均与PWM比较器3相连，PWM比较器3通过对斜坡信号V5以及误差信号V3进行比较，输出控制信号V6给逻辑驱动模块5，逻辑驱动模块5提高了控制信号V6的驱动能力，该逻辑驱动模块5输出端作为控制电路的输出端输出驱动信号V7控制第一NMOS管MN1漏极电流的大小。

参照图4，本发明的电压电流转换模块81，包括但不局限于第一运算放大器OP1、第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流I1；

所述第一运算放大器OP1的正相输入端与电流采样模块2的第二输出端相连，其反相输入端分别与第三电阻R3的一端和第二NMOS管MN2的源极相连，第三电阻R3的另一端接地，第一运算放大器OP1的输出端与第二NMOS管MN2的栅极相连，第一运算放大器OP1通过第二NMOS管MN2将电流采样模块2第二输出端所输出的补偿信号VIO转换为流过第三电阻R3的电流；

所述第二PMOS管MP2的栅极分别与第一PMOS管MP1的漏极、栅极以及第二NMOS管MN2的漏极相连，第一PMOS管MP1和第二PMOS管MP2形成电流镜，第二PMOS管MP2的漏极与第四NMOS管MN4的漏极相连，作为电压电流转换模块81的输出端输出电流信号I4；

所述第三NMOS管MN3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流I1的负端相连，第三NMOS管MN3和第四NMOS管MN4形成电流镜，第一基准电流I1的正端、第一PMOS管MP1的源极和第二PMOS管MP2的源极均与其所在芯片的电源电压VDD相连，第三NMOS管MN3和第四NMOS管MN4的源极均接地。

参照图5，本发明的基准电压补偿模块82，包括但不局限于第二运算放大器OP2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器821；

所述第二运算放大器OP2的同相输入端和第四电阻R4的一端均与电压电流转换模块81所输入的电流信号I4相连，第二运算放大器OP2的反相输入端分别与第五电阻R5的一端和第五NMOS管MN5的源极相连，第二运算放大器OP2的输出端与第五NMOS管MN5的栅极相连，第二运算放大器OP2通过第五NMOS管MN5将电流信号I4转换为流过第五电阻R5的电流；

所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管MN5的漏极相连，第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连，第三PMOS管MP3和第四PMOS管MP4形成电流镜，第四PMOS管MP4的漏极与第六电阻R6的一端相连，作为基准电压补偿模块82的输出端输出基准信号VREF1，该基准信号VREF1为含有输出线压降补偿的基准信号；

所述缓冲器821的输入端与其所在芯片的输入电压VREF相连，其输出端连接到第六电阻R6的另一端，缓冲器821提高了其所在芯片的输入电压VREF的驱动能力；

所述第四电阻R4的另一端和第五电阻R5的另一端均接地。

本发明的工作原理如下：

参照图3，整流二极管D_R输出的变换电压V8可表示为：

V8=Vo+Io·R_cable    1)

其中，Vo为输出线6输出的负载电压，Io为负载7上流过的电流，R_cable为输出线6的等效电阻。

整流二极管D_R输出的变换电压V8与输出线6输出的负载电压的差值为输出线压降ΔV，输出线压降ΔV可表示为：

ΔV=Io·R_cable    2)

输出线压降ΔV在误差放大器EA的反相输入端引起的电压变化量ΔV_FB可表示为：

其中，N_A为三端变压器9辅助绕组L_A的匝数，N_S为三端变压器9次级侧线圈L_S的匝数，R1、R2分别为第一电阻R1、第二电阻R2，V_DR为整流二极管D_R上的电压。

联立式2)和式3)，将输出线压降ΔV在误差放大器EA的反相输入端引起的电压变化量ΔV_FB可表示为：

${\mathrm{\ΔV}}_{\mathrm{FB}}=\frac{N_A}{N_S}\·\frac{R2}{R1+R2}\·(\mathrm{Io}\·R_{\mathrm{cable}}-V_{\mathrm{DR}})---4)$

参照图4，电压电流转换模块81输出的电流信号I4可表示为：

$I4=\frac{\mathrm{kp}2}{\mathrm{kp}1}\·\frac{\mathrm{VIO}}{R3}-\frac{\mathrm{kn}4}{\mathrm{kn}3}\·\mathrm{Ibias}1---5)$

其中，kp1为第一PMOS管MP1的宽长比，kp2为第二PMOS管MP2的宽长比，kn3为第三NMOS管MN3的宽长比，kn4为第四NMOS管MN4的宽长比，R3为第三电阻R3，I1为第一基准电流I1。

参照图5，基准电压补偿模块82输出的基准电压VREF1与其所在芯片的输入电压VREF的差值ΔV_REF可表示为：

${\mathrm{\ΔV}}_{\mathrm{REF}}=\frac{\mathrm{kp}4\·\mathrm{kp}2}{\mathrm{kp}3\·\mathrm{kp}1}\·\frac{R4\·R6}{R5\·R3}\·\mathrm{VIO}-\frac{\mathrm{kp}4\·\mathrm{kn}4}{\mathrm{kp}3\·\mathrm{kn}3}\·\frac{R4}{R5}\·R6\·\mathrm{Ibias}1---6)$

其中，kp3为第三PMOS管MP3的宽长比，kp4为第四PMOS管MP4的宽长比，R4、R5和R6分别为第四电阻R4、第五电阻R5和第六电阻R6。

实际应用中，kp1、kp2、kp3、kp4、kn3、kn4、R4、R5、R6和I1的选择需满足式7)和式8)：

$\frac{\mathrm{kp}4\·\mathrm{kp}2}{\mathrm{kp}3\·\mathrm{kp}1}\·\frac{R4\·R6}{R5\·R3}=\frac{N_A}{N_S}\·\frac{R2}{R1+R2}\·\frac{\mathrm{VIO}}{\mathrm{Io}}\·R_{\mathrm{cable}}---7)$

$\frac{\mathrm{kp}4\·\mathrm{kn}4}{\mathrm{kp}3\·\mathrm{kn}3}\·\frac{R4}{R5}\·R6\·\mathrm{Ibias}1=\frac{N_A}{N_S}\·\frac{R2}{R1+R2}\·V_{\mathrm{DR}}---8)$

联立式4)、式6)、式7)和式8)，基准电压补偿模块82输出的基准电压VREF1与其所在芯片的输入电压VREF的差值ΔV_REF可表示为：

ΔV_REF＝ΔV_FB    9)

由式9)可知，基准电压补偿模块82输出的基准电压VREF1与其所在芯片的输入电压VREF的差值ΔV_REF对原边反激式变换器的输出线压降进行了补偿，保证了原边反激式变换器的后级电路及整个转换***正常工作。

以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (3)

1.一种用于原边反激式变换器的控制电路，包括误差放大器EA、电压采样模块(1)、电流采样模块(2)、PWM比较器(3)、斜波补偿模块(4)和逻辑驱动模块(5)；电压采样模块(1)输出电压采样信号V2给误差放大器EA的反相输入端，电流采样模块(2)的第一输出端输出电流采样信号V4给斜波补偿模块(4)，斜波补偿模块(4)及误差放大器EA的输出端均与PWM比较器(3)相连，PWM比较器(3)输出控制信号V6给逻辑驱动模块(5)，通过逻辑驱动模块(5)输出驱动信号V7控制原边反激式变换器的正常工作；其特征在于：电流采样模块(2)的第二输出端连接有输出线压降补偿电路(8)，该输出线压降补偿电路(8)输出基准电压VREF1给误差放大器EA的同相输入端，以对原边反激式变换器的输出线压降进行补偿；

所述输出线压降补偿电路(8)，包括电压电流转换模块(81)和基准电压补偿模块(82)；电压电流转换模块(81)将电流采样模块(2)的第二输出端所输出的补偿信号VIO转换为电流信号I4给基准电压补偿模块(82)；基准电压补偿模块(82)将电流信号I4转换为基准电压VREF1输入给误差放大器EA的同相输入端；该基准电压VREF1与其所在芯片的输入电压VREF的差值ΔV_REF对原边反激式变换器的输出线压降进行了补偿，保证了原边反激式变换器的后级电路及整个转换***正常工作。

2.根据权利要求书1所述的控制电路，其特征在于电压电流转换模块(81)，包括：第一运算放大器OP1、第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流I1；

所述第一运算放大器OP1的同相输入端与电流采样模块(2)第二输出端所输出的补偿信号VIO相连，其反相输入端分别与第三电阻R3的一端和第二NMOS管MN2的源极相连，第三电阻R3的另一端接地，第一运算放大器OP1的输出端与第二NMOS管MN2的栅极相连；

所述第二PMOS管MP2的栅极分别与第一PMOS管MP1的漏极、栅极以及第二NMOS管MN2的漏极相连，第二PMOS管MP2的漏极与第四NMOS管MN4的漏极相连，作为电压电流转换模块(81)的输出端输出电流信号I4；

所述第三NMOS管MN3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流I1的负端相连，第一基准电流I1的正端与其所在芯片的电源电压VDD相连，第一PMOS管MP1和第二PMOS管MP2的源极均与其所在芯片的电源电压VDD相连，第三NMOS管MN3和第四NMOS管MN4的源极均接地。

3.根据权利要求书1所述的控制电路，其特征在于基准电压补偿模块(82)，包括：第二运算放大器OP2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器(821)；

所述第二运算放大器OP2的同相输入端及第四电阻R4的一端均与电压电流转换模块(81)所输入的电流信号I4相连，第二运算放大器OP2的反相输入端分别与第五电阻R5的一端和第五NMOS管MN5的源极相连，第二运算放大器OP2的输出端与第五NMOS管MN5的栅极相连；

所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管MN5的漏极相连，第四PMOS管MP4的漏极与第六电阻R6的一端相连，作为基准电压补偿模块(82)的输出端输出基准信号VREF1，该第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连；

所述缓冲器(821)的输入端与其所在芯片的输入电压VREF相连，其输出端连接到第六电阻R6的另一端；

所述第四电阻R4的另一端和第五电阻R5的另一端均接地。