CN103064801B - 终端电路、存储器***以及直流平衡方法 - Google Patents

Abstract

本发明提供一种终端电路、存储器***以及直流平衡方法。该存储器***包括终端电路、控制器、以及多个存储器。该终端电路包括：多个驱动器，其中每一上述驱动器经由一传输线而耦接于上述存储器；多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间。当经由对应于上述驱动器之一者之上述传输线而传送至上述存储器之逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述控制器提供一特定码至上述驱动器之该者，以便调整对应于上述驱动器之该者之上述电容的一终端电压。

Description

终端电路、存储器***以及直流平衡方法

技术领域

本发明有关于一种终端电路，且特别有关于终端电路与多个存储器之前进行数据传输的一种存储器***。

背景技术

随着***带宽不断的增加，储存技术针对更高的速度和性能进行了优化。下一代双倍数据速率（double data rate，简称为DDR）之同步易失存储器（synchronous dynamic random access memory，简称为SDRAM）为DDR3SDRAM。DDR3 SDRAM具有比DDR2SDRAM更多的优势，例如更低的操作功率、更高的速度、更高的性能（2倍的带宽）等。具体而言，相较于DDR2 SDRAM，DDR3SDRAM降低了耗电量，其主要是由于较小的晶粒尺寸以及较低的供应电压（例如DDR3 SDRAM为1.5V而DDR2 SDRAM为1.8V）。

同于DDR2 SDRAM的T型分支拓扑结构，DDR3 SDRAM采用了传控（fly-by）拓扑结构，其以更高的速度来提供更好的信号完整性。传控拓扑结构是应用在DDR3 SDRAM的命令、地址、控制和频率信号。来自于存储器控制器的这些信号以串联的方式连接到每个DRAM装置，因此可藉由减少分支的数量和分支的长度而改善信号完整性。

终端电路通常会提供终端阻抗值至多个DDR3 SDRAM的共同节点，以避免造成DDR3 SDRAM的传输在线信号完整性的降低。共同节点可以在接地电位或是在接地端以及供应电压之间的一半电位，其中所需要的终端电压可调整。例如，可要求DDR SDRAM的存储器终端电路在共同节点处来提供大约相同于供应电压（例如VDD）之一半位准的终端电压。然而，传统终端电路，例如传统DDR DRAM终端电路，会导致许多缺点。

在传统终端电路中，每一传输线由一驱动器所驱动，并耦接于电压调整节点。电压调整节点透过以串联方式连接的终端电阻以及终端电压调整器而耦接于接地端，其中终端电压调整器能提供与汲取电流的特别调整器。虽然终端电压调整器能在电压调整节点上提供准确的终端电压，然而终端电压调整器却是个会增加制造成本的独立组件。

因此，需要一种不使用任何终端电压调整器的终端电路。

发明内容

有鉴于此，有必要提供不使用任何终端电压调整器的终端电路、存储器***以及直流平衡方法。

在一实施方式中，本发明提供一种终端电路，适用于传输数据。该终端电路包括多个驱动器，多个电阻以及多个电容。每一上述驱动器经由一传输线而提供数据；每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；每一上述电容耦接于对应的上述电阻以及一参考电压之间，其中当经由对应于上述驱动器之一者的上述传输线而传送的逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述驱动器之该者接收一特定码并将该特定码提供至上述传输线，以便调整对应于上述驱动器之该者的上述电容的一终端电压。

在另一实施方式中，本发明还提供一种存储器***。该存储器***包括终端电路、控制器、以及多个存储器。该终端电路包括：多个驱动器，其中每一上述驱动器经由一传输线而耦接于上述存储器；多个电阻，其中每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器；以及多个电容，其中每一上述电容耦接于对应的上述电阻以及一参考电压之间。当经由对应于上述驱动器之一者之上述传输线而传送至上述存储器之逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述控制器提供一特定码至上述驱动器之该者，以便调整对应于上述驱动器之该者之上述电容的一终端电压。

在又一实施方式中，本发明还提供一种在另一个实施方式中，本发明还提供一种存储器***，适用于藉由一终端电路传输数据至多个存储器，其中上述终端电路包括多个驱动器、多个电阻以及多个电容，以及上述驱动器可经由多条传输线而耦接于上述存储器，每一上述电阻经由对应的上述传输线而耦接于对应的上述驱动器以及每一上述电容耦接于对应的上述电阻以及一参考电压之间。该直流平衡方法包括：解码一输入信号，以得到具有地址以及命令信息的数据；经由上述驱动器，提供上述数据；以及当经由对应于上述驱动器之一者而提供的数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，经由上述驱动器之该者而提供一特定码，以便调整对应于上述驱动器之该者的上述电容的一终端电压。

上述终端电路、存储器***以及直流平衡方法可以在不使用任何终端电压调整器的情况下达到平衡直流的效果。

附图说明

图1显示根据本发明一实施例所述之存储器***；

图2显示根据本发明一实施例所述之图1中控制器的示意图；

图3显示根据本发明一实施例所述之适用于存储器***之直流平衡方法，其中存储器***包括控制器、终端电路以及多个存储器；

图4显示根据本发明一实施例所述之由图2中控制器所执行之平衡程序的流程图；以及

图5显示由图2中一判断单元所得到之统计值的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1显示根据本发明一实施例所述的存储器***。存储器***包括控制器10、多个存储器30₁-30_M以及终端电路60。存储器30₁-30_M由控制器10所控制。此外，终端电路60包括多个驱动器20₁-20_N、多个终端电阻R_T1-R_TN以及多个终端电容C_T1-C_TN。根据输入信号IN，控制器10会经由驱动器20₁-20_N以及总线50来提供地址信号以及命令信号至存储器30₁-30_M，例如写入致能（write enable，简称为WE）信号、行地址（column address signal，简称为CAS）信号、列地址（row address signal，简称为RAS）信号以及芯片选择（chipselect，简称为CS）信号，其中总线50由多条传输线40₁-40_N所形成。在此实施例中，存储器30₁-30_M为双倍数据速率之动态随机存取器。对每一驱动器20₁-20_N而言，个别的终端电阻以及个别的终端电容用来对由控制器10所提供的对应的信号来提供终端电压。例如，终端电阻R_T1耦接于驱动器20₁，而终端电容C_T1耦接于终端电阻R_T1以及接地端GND之间。在一实施例中，终端电容C_T1可以耦接在终端电阻R_T1以及供应电压VDD之间。

通常，双倍数据速率之动态随机存取器的规格会要求电阻性之传输线终端会终止在接近供应电压VDD以及接地电压GND之中间点位准的电压（即终端电压）。在图1，当经由总线50之一传输线而传送至存储器30₁-30_M之逻辑“0”的数量与逻辑“1”的数量为不平衡时，藉由在一或多个闲置周期的期间来经由该传输线而提供直流平衡码（DC balance code）至所对应之终端电容，控制器10可调整在所对应的终端电容上的终端电压。闲置周期表示总线50为无动作或是被驱动为“无操作”命令（即no operation，简称为NOP）之时间周期。再者，直流平衡码表示所传送之逻辑“0”与逻辑“1”之长期间的比例(long-term ratio)约为50%。在其他实施例中，控制器10可在闲置周期的期间来传送扰乱码或是调变码，以控制在所对应之终端电容上的终端电压。

图2显示根据本发明一实施例所述之图1中控制器10的示意图。控制器10包括解码器110、调度器（scheduler）120、多个选择器1301-130K以及复数个判断单元140₁-140_K。在此实施例中，每一选择器130₁-130_K为一多任务器（multiplexer，简称为MUX）。解码器110用以对来自其他电路（例如处理器）之具有多个位的输入信号IN进行解码，以得到地址数据ADDR₁-ADDR_K或者命令数据CMD₁-CMD_K或是其组合。地址数据ADDR₁-ADDR_K以及命令数据CMD₁-CMD_K经由总线150而传送至图1的驱动器20₁-20_M，其中总线150由多条传输线160₁-160_K所形成。每一判断单元140₁-140_K耦接于总线150中所对应之传输线，其中各判断单元140₁-140_K用以记录被输出至所对应之驱动器的数据。举例来说，判断单元140₁耦接于传输线160₁，而判断单元140_K耦接于传输线160_K。此外，每一判断单元140₁-140_K可根据其所记录的数据而得到一统计值。各判断单元140₁-140_K可提供直流平衡码至所对应之选择器。根据控制信号SEL，每一选择器130₁-130_K会选择性地提供地址数据ADDR₁-ADDR_K或者命令数据CMD₁-CMD_K或是其组合，或是直流平衡码CODE₁-CODE_K至所对应的传输线。举例来说，一旦，统计值之一者指示所输出之数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，则得到该统计值的判断单元会提供***信号INS₁、…或INS_K至调度器120。相应于***信号，调度器120会提供请求信号REQ至解码器110，以便通知解码器110需***直流平衡码。于是，解码器110会提供控制信号SEL来控制选择器130₁-130_K，而分别输出由判断单元140₁-140_K所提供之直流平衡码CODE₁-CODE_K至总线150的传输线160₁-160_K，以便控制图1中终端电容C_T1-C_TN的终端电压能回复到大概在供应电压VDD以及接地端GND之间的中间点位准。同时地，解码器110会停止提供地址数据ADDR₁-ADDR_K与命令数据CMD₁-CMD_K至选择器130₁-130_K。如先前所描述，控制信号SEL会控制选择器130₁-130_K只在闲置周期来提供直流平衡码。判断单元140₁-140_K会继续记录总线150上的数据并得到对应于所记录之数据的统计值。藉由***信号INS₁-INS_K，一旦全部的统计值皆指示逻辑“0”的数量与逻辑“1”的数量为平衡，则调度器120会提供请求信号REQ至解码器110，用以通知解码器110不需要再***直流平衡码。

再者，由判断单元140₁-140_K所提供的直流平衡码CODE₁-CODE_K可以相同或不同。在图2中，地址数据ADDR₁-ADDR_K与命令数据CMD₁-CMD_K共享相同的传输线。例如，地址数据ADDR₁与命令数据CMD₁共享总线150的传输线160₁，而地址数据ADDR_K与命令数据CMD_K共享总线150的传输线160_K。在一实施例中，地址数据ADDR₁-ADDR_K与命令数据CMD₁-CMD_K可以不共享相同的传输线。例如，每一地址数据ADDR₁-ADDR_K以及每一命令数据CMD₁-CMD_K经由不同的选择器、总线150的不同传输线以及不同的驱动器而传送至存储器。

图3显示根据本发明一实施例所述的适用于存储器***的直流平衡方法，其中存储器***包括控制器（例如图1的控制器10）、终端电路（例如图1的终端电路60）以及多个存储器（例如第1图的存储器30₁-30_M）。首先，在步骤S310，控制器的解码器（例如第1图的解码器110）会对输入信号IN进行解码，以得到地址数据或者命令数据或者其组合（例如图2的地址数据ADDR₁-ADDR_K或者命令数据CMD₁-CMD_K或者其组合）。接着，在步骤S320，控制器会经由终端电路的驱动器（例如第1图的驱动器20₁-20_N）来传送数据至存储器。接着，在步骤S330，控制器会对经由各驱动器而传送至存储器的数据进行记录。接着，在步骤S340，对每个所记录的数据而言，控制器会得到一统计值，其中统计值关于所记录之数据之逻辑“0”的数量与逻辑“1”的数量。接着，在步骤S350，控制器会根据统计值来执行一平衡程序，而决定是否需***直流平衡码。接着，在步骤S360，当统计值指示经由驱动器之一者而传送至存储器的所记录的数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，控制器会经由驱动器传送直流平衡码至存储器，以便调整终端电路的终端电压，或是特别调整对应于该驱动器的终端电压。

图4显示根据本发明一实施例所述的由图2中控制器10所执行之平衡程序的流程图。图5显示由图2中判断单元140₁所得到之统计值的示意图。在控制器10中，判断单元140₁可使用低通滤波器来对所记录的数据之标号A所显示），判断单元140₁会提供***信号INS₁至调度器120，以通知调度器120该统计值已经超出第一平衡范围BR1。于是，调度器120提供请求信号REQ至解码器110。接着，在步骤S420，解码器110会执行第一阶段直流平衡程序，以停止提供地址数据ADDR₁以及命令数据CMD₁-CMD_K至选择器130₁-130_K。同时地，解码器110会在适合的时间点来提供控制信号SEL，以便将来自判断单元140₁-140_K的直流平衡码***至总线150中。具体而言，控制器10不会立即地***直流平衡码至总线150。接着，在步骤S430，判断单元140₁会继续对传输线160₁上的数据进行记录，并根据所记录之数据来得到统计值，以便侦测统计值是否仍超出第一平衡范围BR1。若统计值回到第一平衡范围BR1内，判断单元140₁会提供***信号INS₁至调度器120，来通知调度器120该统计值未超出第一平衡范围BR1。接着，调度器120会提供请求信号REQ至解码器110，以便停止执行第一阶段直流平衡程序（即停止***直流平衡码至总线150）。若统计值仍超出第一平衡范围BR1，判断单元140₁更侦测统计值是否超出第二平衡范围BR2（步骤S440）。位准L_2H与位准L_2L分别为第二阶段直流平衡程序中第二平衡范围BR2的上限与下限。同样地，位准L_mid为位准L_2H与位准L_2L之间的中间位准。此外，位准L_2H高于位准L_1H，而位准L_2L低于位准L_1L。若统计值没有超出第二平衡范围BR2，则执行步骤S420，然后解码器110会继续执行第一阶段直流平衡程序。反之，若统计值超出第二平衡范围BR2，例如统计值达到位准L_2H（如第5图之标号B所显示），判断单元140₁会提供***信号INS₁至调度器120，来通知调度器120该统计值已经超出第二平衡范围BR2。于是，调度器120会提供请求信号REQ至解码器110，而解码器110会执行第二阶段直流平衡程序（步骤S450），以便立即地提供控制信号SEL至选择器130₁-130_K，而能立即***直流平衡码，直到判断单元140₁侦测到统计值到达位准L_off，如第5图之标号C所显示。在此实施例中，位准L_off为第一平衡范围BR1内的一位准。此外，位准L_off可以大于位准L_mid或是小于位准L_mid。再者，对每一判断单元140₁-140_K而言，位准L_1H与L_1L、位准L_2H与L_2L以及位准L_off可根据实际应用而设定。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施方式技术方案的范围。

Claims (25)

1.一种终端电路，适用于传输数据，包括：

多个驱动器，其中每一上述驱动器经由一传输线而提供数据；

多个电阻，其中每一上述电阻经由对应的传输线而耦接于对应的驱动器；以及

多个电容，其中每一上述电容具有耦接于对应的电阻的第一端以及耦接于一参考电压的第二端，其中每一上述电容的第一端与其它电容的第一端电性分离，其中当经由对应于上述多个驱动器之一者的传输线而传送的逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述多个驱动器之该者接收一特定码并将该特定码提供至对应的传输线，以便调整对应于上述多个驱动器之该者的电容的一终端电压。

2.根据权利要求1所述的终端电路，其特征在于，上述终端电路还用于根据经由每一上述驱动器传送的上述数据的逻辑“0”的数量与逻辑“1”的数量而得到多个统计值。

3.根据权利要求2所述的终端电路，其特征在于，当对应于上述多个驱动器之该者的统计值超出一特定范围时，上述多个驱动器之该者接收该特定码。

4.根据权利要求2所述的终端电路，其特征在于，当对应于上述多个驱动器之该者的统计值超出一特定范围时，所有驱动器接收对应的特定码，以便调整上述电容的上述终端电压。

5.根据权利要求1所述的终端电路，其特征在于，上述特定码为一直流平衡码、一搅乱码或是一调变码。

6.根据权利要求1所述的终端电路，其特征在于，上述参考电压为一供应电压或是一接地电压，以及上述多个驱动器之该者接收该特定码，以便调整对应于上述多个驱动器之该者的电容的上述终端电压，使得上述终端电压的位准大概在上述供应电压以及上述接地电压之间的一中间点位准。

7.一种存储器***，其包括一如权利要求1-6中任意一项所述之终端电路、一控制器、以及多个存储器，其中，每一上述驱动器经由对应之传输线而耦接于上述存储器，上述控制器经由上述驱动器而耦接于上述存储器，以及当经由对应于上述多个驱动器之一者之传输线而传送至上述存储器之逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述控制器提供一特定码至上述多个驱动器之该者，以便调整对应于上述多个驱动器之该者之电容的一终端电压。

8.根据权利要求7所述的存储器***，其特征在于，上述控制器包括：

一解码器，用以对一输入信号进行解码，以提供具有地址以及命令信息之数据至上述存储器；以及

多个选择器，耦接于上述解码器以及上述驱动器之间，

其中每一上述选择器根据一控制信号而选择性地提供上述数据或是上述特定码至对应的驱动器。

9.根据权利要求8所述的存储器***，其特征在于，上述控制器更包括：

一调度器，用以相应于一***信号，而提供一请求信号至上述解码器；以及

多个判断单元，其中每一判断单元耦接于对应的选择器以及对应的驱动器，

其中每一上述判断单元记录由所对应的选择器所输出的数据而提供一统计值，并提供上述特定码至所对应的选择器，以及当上述统计值指示所记录的上述数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，上述判断单元提供上述***信号至上述调度器。

10.根据权利要求9所述的存储器***，其特征在于，在接收到上述请求信号之后，上述解码器停止提供上述数据并提供上述控制信号至对应于提供上述***信号的上述判断单元的上述选择器，以便控制上述选择器来提供上述特定码至所对应的驱动器。

11.根据权利要求9所述的存储器***，其特征在于，在接收到上述请求信号之后，上述解码器停止提供上述数据并提供上述控制信号至上述选择器，以便控制上述选择器来提供来自上述判断单元的上述特定码至上述多个驱动器，以便调整上述电容的上述终端电压。

12.根据权利要求7所述的存储器***，其特征在于，上述存储器为双倍数据速率的动态随机存取器。

13.一种直流平衡方法，适用于藉由一终端电路传输数据至多个存储器，其中上述终端电路包括多个驱动器、多个电阻以及多个电容，以及上述驱动器可经由多条传输线而耦接于上述存储器，每一上述电阻经由对应的传输线而耦接于对应的驱动器以及每一上述电容耦接于对应的电阻以及一参考电压之间，该直流平衡方法包括：

解码一输入信号，以得到具有地址以及命令信息的数据；

经由上述驱动器，提供上述数据；以及

当经由对应于上述多个驱动器之一者而提供的数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，经由上述多个驱动器之该者而提供一特定码，以便调整对应于上述多个驱动器之该者的电容的一终端电压；

其中，每一上述电容具有耦接于对应的电阻的第一端以及耦接于该参考电压的第二端，以及每一上述电容的第一端与其它电容的第一端电性分离。

14.根据权利要求13所述的直流平衡方法，还包括：

记录经由每一上述驱动器而提供至上述存储器的上述数据；以及

根据所记录的每一上述数据的逻辑“0”的数量与逻辑“1”的数量而得到一统计值。

15.根据权利要求14所述的直流平衡方法，其特征在于，当对应于上述多个驱动器之该者的统计值超过一特定范围时，上述特定码经由上述多个驱动器之该者而提供至上述存储器。

16.根据权利要求14所述的直流平衡方法，其特征在于，当对应于上述多个驱动器之该者的统计值超过一特定范围时，上述特定码经由全部之上述驱动器而提供至上述存储器，以便调整上述电容的上述终端电压。

17.根据权利要求14所述的直流平衡方法，其特征在于，经由上述多个驱动器之该者而提供上述特定码至上述存储器的步骤还包括：

当上述统计值之一者超出一第一范围时，在上述存储器的一闲置周期之间，提供上述特定码，其中上述第一范围介于一第一位准以及一第二位准之间，以及上述第二位准低于上述第一位准；以及

当上述统计值之该者超出一第二范围时，立即地提供上述特定码，其中上述第二范围介于一第三位准以及一第四位准之间，以及上述第四位准低于上述第三位准，

其中上述第三位准高于上述第一位准，以及上述第四位准低于上述第二位准。

18.根据权利要求13所述的直流平衡方法，其特征在于上述特定码为一直流平衡码、一搅乱码或是一调变码。

19.根据权利要求14所述的直流平衡方法，还包括：

根据一控制信号，经由上述多个驱动器之该者而选择性地提供上述数据或上述特定码至上述存储器。

20.根据权利要求19所述的直流平衡方法，还包括：

当上述统计值指示经由上述多个驱动器之该者而提供至上述存储器的所记录的上述数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，得到一请求信号。

21.根据权利要求20所述的直流平衡方法，其特征在于，经由上述多个驱动器之该者而提供上述特定码至上述存储器的步骤更包括：

相应于上述请求信号，停止提供上述数据至上述存储器；以及

相应于上述请求信号，得到上述控制信号，以便经由上述多个驱动器之该者而提供上述特定码至上述存储器。

22.根据权利要求14所述的直流平衡方法，还包括：

根据一控制信号，经由所有驱动器而选择性地提供上述数据或是上述特定码至上述存储器。

23.根据权利要求22所述的直流平衡方法，还包括：

当上述统计值之一者指示经由对应的驱动器而提供至上述存储器的所记录的上述数据的逻辑“0”的数量与逻辑“1”的数量为不平衡时，得到一请求信号。

24.根据权利要求23所述的直流平衡方法，其特征在于，上述提供上述特定码至上述存储器的步骤更包括：

相应于上述请求信号，停止提供上述数据至上述存储器；以及

相应于上述请求信号，得到上述控制信号，以便经由所有驱动器而提供上述特定码至上述存储器。

25.根据权利要求13所述的直流平衡方法，其特征在于上述参考电压为一供应电压或是一接地电压，以及上述多个驱动器之该者接收该特定码，以便调整对应于上述多个驱动器之该者的电容的上述终端电压，使得上述终端电压的位准大概在上述供应电压以及上述接地电压之间的一中间点位准。