CN103050391B - 半导体基板的断开方法 - Google Patents

半导体基板的断开方法 Download PDF

Info

Publication number
CN103050391B
CN103050391B CN201210286783.5A CN201210286783A CN103050391B CN 103050391 B CN103050391 B CN 103050391B CN 201210286783 A CN201210286783 A CN 201210286783A CN 103050391 B CN103050391 B CN 103050391B
Authority
CN
China
Prior art keywords
semiconductor substrate
groove
score line
disconnection
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210286783.5A
Other languages
English (en)
Other versions
CN103050391A (zh
Inventor
村上健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Diamond Industrial Co Ltd
Original Assignee
Mitsuboshi Diamond Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Industrial Co Ltd filed Critical Mitsuboshi Diamond Industrial Co Ltd
Publication of CN103050391A publication Critical patent/CN103050391A/zh
Application granted granted Critical
Publication of CN103050391B publication Critical patent/CN103050391B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请发明涉及一种半导体基板的断开方法。在通过刻划及断开而呈格子状分断半导体基板的情况下，减少割断面的突起、破损。在对半导体基板(10)进行刻划及断开而分断成芯片的情况下，预先在刻划预定线的下方形成V字形的槽(12)。然后，沿着刻划预定线形成刻划线(14)，利用断开装置进行分断。这样一来，半导体芯片的背面不易产生突起、破损，从而能够提高垂直截面性。

Description

半导体基板的断开方法
技术领域
本发明涉及一种将半导体基板断开的断开方法。
背景技术
以往，在将半导体基板、例如硅基板、SiC基板等呈格子状断开为既定大小的芯片的情况下，通常考虑利用切片机分断成格子状。然而，当芯片大小较小时等，视用途来说，有时候利用切片机并不佳。这种情况下，是利用专利文献1等所示的刻划装置，预先在硅基板上形成刻划线。之后，可以沿着刻划线利用断开装置进行断开而予以分离。硅基板通过将割断面的结晶方位设为(110)面，可以利用刻划及断开而在短时间内容易地割断。
先行技术文献
专利文献
专利文献1：日本专利特开2011-148098号公报
发明内容
[发明所要解决的问题]
图1(a)、(b)表示如下次序，利用所述方法，使用刻划装置将刻划轮102压接于硅基板101并转动，而在硅基板101上形成刻划线103，然后，沿着刻划线103进行断开。然而，在利用该方法进行断开的情况下存在如下问题，如图1(c)所示，在劈开面104的下端、即硅基板101的背面部，劈开方向上容易产生不规则的斜方向的突起105、破损106等，芯片大小大多情况下会不均。尤其是在芯片大小较小的情况下，还存在不规则突起、破损的影响较大，而会有断开后的搬送步骤等半导体制造步骤中造成阻碍这样的问题。
本发明着眼于这种以往问题点，技术性课题在于刻划并断开半导体基板时，基板背面不会产生不规则突起、破损，能够不对断开后的制造步骤造成阻碍地进行分断。
[解决问题的技术手段]
为了解决所述问题，本发明的半导体基板的断开方法是在半导体基板表面形成刻划线，沿着该刻划线将所述半导体基板断开，在所述半导体基板的背面沿着刻划预定线形成槽，在所述半导体基板的表面沿着刻划预定线形成刻划线，并沿着所述刻划线将所述半导体基板断开。
于此，所述半导体基板上形成的槽可以是截面为V字形的槽。
于此，所述半导体基板上形成的槽可以是截面为U字形的槽。
于此，所述半导体基板可以是硅基板，所述割断面的结晶方位可以是(110)面。
[发明效果]
根据具有这种特征的本发明，在半导体基板的背面沿着刻划预定线预先形成槽，因此断开后刻划面的相反方向不易产生不规则倾斜破损，分离性、垂直截面的直线性提高。另外，由于突起、破损变少，芯片大小的尺寸不均变小，因此能获得在搬送等后步骤中的作业性提高这样的优秀效果。
附图说明
图1是表示以往刻划并分断硅基板时的处理的图。
图2是表示本发明的实施方式的分断前的硅基板的图。
图3是表示本发明的实施方式的硅基板的分断的步骤的图。
图4是表示实施例的分断后的半导体芯片及其侧面的突起、破损的图。
图5是表示本发明的实施例及比较例的突起的最大值、最小值及平均值的一例的图表。
图6是表示本发明的实施例及比较例的突起不均的变化的图表。
[符号的说明]
具体实施方式
图2是利用本发明的实施方式的断开方法断开前的硅基板的上表面的图。图3(a)是硅基板10的侧视图。该硅基板10具有在中央的正方形的部分11处呈格子状形成着既定半导体电路图案的多个功能区域，如图所示，沿着刻划预定线将各功能区域呈芯片状分断。图3(a)中，硅基板10的结晶方位是表面为(100)面、割断面(xz面及yz面)的结晶方位为(110)面。而且，如图3(b)的截面图所示，将该截面的上表面中央的和y轴平行的线设为刻划予定线，沿着该线利用切片机在基板10的背面形成V字形的槽12。此时，如图2所示，不仅在y轴方向上，在x轴方向上也依次形成平行的多个槽12。
接着，如图3(c)所示，从硅基板10的表面开始，利用刻划装置压接并转动刻划轮13而形成刻划线14。这种情况下，在图2所示的x轴方向，y轴方向上也依次形成平行的多个刻划线14。虽然也依赖于基板、刻划轮的种类等因素，但刻划时刻划负载例如优选为1～5N，且刻划速度优选设为50～300mm/秒左右。刻划轮的刀尖的角度较小的情况、硅基板10的厚度较薄的情况下，刻划负载也需要变小，例如考虑当刀尖角度100～120°时刻划负载为1～2N。例如考虑当刀尖角度为130～150°时刻划负载为2～4N。
接下来，如图3(d)所示，利用断开装置沿着该刻划线14进行断开。断开时，在硅基板10的背面贴附粘结片15，将硅基板10反转后利用支撑部16a、16b保持刻划线14左右，并从上部按下刀片17而进行断开。该断开例如可以利用日本专利特开2010-173251号记载的断开装置。这样一来，分离性、分离品质提高，芯片大小的直线性得到改善。
还有，本实施方式中是在硅基板的背面形成槽，然后从表面开始形成刻划线，但也可以先在表面形成刻划线，然后在背面形成槽而进行断开。
而且，本实施方式中预先形成在硅基板背面的槽为V字形，但也可以形成U字形的槽，还可以是仅槽底为V字形的槽。
另外，本实施方式是以硅基板为对象，但本发明也可以应用于SiC基板等其他半导体基板。本发明对于芯片大小较小的半导体基板、例如5mm以下的芯片大小基板尤其有效。
[实施例]
(实施例1)
实施例1中，作为要分断的基板，利用0.4mm厚度的硅基板。该硅基板的表面是结晶方位为(100)面，刻划预定线的背面形成深度为50μm的V字形的槽。然后，使用外径为2mmφ、刀尖角度145°的普通刀尖的刻划轮进行刻划。刻划负载为2～3N，刻划速度为100mm/s。接着，进行断开，分断成1.5mm×1.5mm的正方形的多个芯片。
针对以这种方式断开后获得的20个样品芯片，测定突起、破损。该测定是针对如图4(a)所示分断后的硅基板芯片20，从四方开始测定伴随其两端分断的突起、破损。实施例1中是在背面预先形成V字形的槽，因此不考虑下方的槽部分，如图4(b)所示对从割断面突出的部分a、割断面更内侧产生破损的部分b进行测定，并以其绝对值作为评估对象。这样，如图4(b)～(d)所示，将针对1个半导体芯片，从4个方向观察左右各两个的割断面的下端、即a，b、c，d、e，f、g，h这8个割断面的突起、破损的绝对值作为截面直线性而测定。然后，算出20个样品的芯片的测定结果的平均值、最高值、最低值。此时截面垂直性的最低值为3μm，最高值为29μm，平均值为16.4μm。而且不均3σ为17.9μm。
(实施例2)
实施例2是在和所述实施例1相同的条件下，仅将槽形状变更为U字形。其他方面与实施例1相同，这种情况下也对20个样品芯片进行测定。这样测定出的20个样品芯片的截面垂直性的最低值为6μm，最高值为36μm，平均值为21.5μm。而且不均3σ为17.5μm。
(实施例3)
实施例3是将芯片大小设为2.0mm，槽形状设为V字形。其他方面与实施例1相同，这种情况下也对20个样品芯片进行测定。测定出的20个样品芯片的截面垂直性的最低值为4μm，最高值为28μm，平均值为11.1μm。而且不均3σ为14.7μm。
(比较例1)
比较例1针对与实施例1相同的硅基板，不形成槽而进行和实施例1相同的刻划及断开。这种情况下也对20个样品芯片进行测定。此时，20个样品芯片的截面垂直性的最低值为15μm，最高值为60μm，平均值为30.9μm。而且所述不均3σ为28.4μm。
(比较例2)
比较例2是针对与实施例3相同的硅基板，不形成槽而进行和实施例3相同的刻划及断开。这种情况下也对20个样品芯片进行测定。测定出的20个样品芯片的截面垂直性的最低值为10μm、最高值为42μm、平均值为24.8μm。而且所述不均3σ为22.5μm。
将所述实施例1～3、比较例1、2的结果汇总表示在图5及图6中。还有，图5的小圆点表示平均值。如这些实施例及比较例所示，在背面设置着V字形或U字形的槽的情况下，可以提高截面垂直性。而且，能获得可减小不均3σ的效果。
[工业上的可利用性]
本发明在刻划及断开半导体基板而分断成格子状的情况下，通过预先施加槽加工而可提高截面垂直性，对于半导体基板的制造步骤有用。

Claims (4)

1.一种半导体基板的断开方法，在半导体基板的表面形成刻划线，沿着该刻划线将所述半导体基板断开，所述方法包含以下步骤：
在所述半导体基板的背面沿着刻划预定线形成槽的步骤，
在所述半导体基板的表面沿着刻划预定线将刻划轮压接于所述半导体基板并转动而形成刻划线的步骤，及
将所述半导体基板反转后，利用支撑部保持所述刻划线的左右并从上部按下刀片而进行断开的步骤。
2.根据权利要求1所述的半导体基板的断开方法，其中形成在所述半导体基板上的槽是截面为V字形的槽。
3.根据权利要求1所述的半导体基板的断开方法，其中形成在所述半导体基板上的槽是截面为U字形的槽。
4.根据权利要求1所述的半导体基板的断开方法，其中所述半导体基板是硅基板，所述硅基板的割断面的结晶方位为(110)面。
CN201210286783.5A 2011-10-13 2012-08-13 半导体基板的断开方法 Expired - Fee Related CN103050391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-225684 2011-10-13
JP2011225684A JP2013089622A (ja) 2011-10-13 2011-10-13 半導体基板のブレイク方法

Publications (2)

Publication Number Publication Date
CN103050391A CN103050391A (zh) 2013-04-17
CN103050391B true CN103050391B (zh) 2016-12-21

Family

ID=48062992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210286783.5A Expired - Fee Related CN103050391B (zh) 2011-10-13 2012-08-13 半导体基板的断开方法

Country Status (4)

Country Link
JP (1) JP2013089622A (zh)
KR (1) KR20130040120A (zh)
CN (1) CN103050391B (zh)
TW (1) TW201316392A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140030B2 (ja) * 2013-08-21 2017-05-31 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法
JP6185792B2 (ja) * 2013-08-29 2017-08-23 三星ダイヤモンド工業株式会社 半導体ウエハの分断方法
JP6115438B2 (ja) * 2013-10-16 2017-04-19 三星ダイヤモンド工業株式会社 破断装置及び分断方法
JP6268917B2 (ja) * 2013-10-25 2018-01-31 三星ダイヤモンド工業株式会社 ブレイク装置
JP2015191999A (ja) * 2014-03-28 2015-11-02 三星ダイヤモンド工業株式会社 シリコン基板の分断方法
WO2015151755A1 (ja) * 2014-03-31 2015-10-08 三星ダイヤモンド工業株式会社 脆性材料基板の分断方法
JP6323173B2 (ja) * 2014-05-29 2018-05-16 Tdk株式会社 電子デバイスの個片化方法
JP6365056B2 (ja) * 2014-07-22 2018-08-01 三星ダイヤモンド工業株式会社 貼り合わせ基板の分断方法およびブレーク刃
JP5913489B2 (ja) * 2014-09-03 2016-04-27 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成及び分断方法並びにスクライブライン形成及び分断装置
JP6005708B2 (ja) * 2014-10-23 2016-10-12 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法及び分断装置
JP6589358B2 (ja) * 2015-04-30 2019-10-16 三星ダイヤモンド工業株式会社 脆性材料基板の分断方法
JP6561565B2 (ja) * 2015-04-30 2019-08-21 三星ダイヤモンド工業株式会社 貼り合わせ基板の分割方法及び分割装置
JP2017204549A (ja) * 2016-05-11 2017-11-16 サムコ株式会社 半導体基板およびその製造方法
WO2019082724A1 (ja) * 2017-10-27 2019-05-02 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
DE112022004857T5 (de) * 2021-10-08 2024-07-18 Mitsuboshi Diamond Industrial Co., Ltd. SiC-Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125958A (ja) * 1997-10-20 1998-05-15 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH11354841A (ja) * 1998-06-04 1999-12-24 Rohm Co Ltd 半導体発光素子の製法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179790A (ja) * 2004-12-24 2006-07-06 Canon Inc レーザ割断方法および該方法により割断可能な被割断部材
US20110132954A1 (en) * 2008-06-05 2011-06-09 Maoko Tomei Scribing wheel and method for scribing brittle material substrate
JP5330845B2 (ja) * 2009-01-30 2013-10-30 三星ダイヤモンド工業株式会社 基板ブレーク装置
JP5281542B2 (ja) * 2009-10-29 2013-09-04 三星ダイヤモンド工業株式会社 チップホルダユニット
JP5281544B2 (ja) * 2009-10-30 2013-09-04 三星ダイヤモンド工業株式会社 ブレイク装置
JP2011222623A (ja) * 2010-04-06 2011-11-04 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125958A (ja) * 1997-10-20 1998-05-15 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH11354841A (ja) * 1998-06-04 1999-12-24 Rohm Co Ltd 半導体発光素子の製法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method

Also Published As

Publication number Publication date
JP2013089622A (ja) 2013-05-13
KR20130040120A (ko) 2013-04-23
CN103050391A (zh) 2013-04-17
TW201316392A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
CN103050391B (zh) 半导体基板的断开方法
JP4862965B1 (ja) 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
KR20120059355A (ko) 취성 재료 기판의 브레이크 방법
CN102729346A (zh) 折断装置
TWI589420B (zh) Metal multilayer ceramic substrate breaking method and trench processing tools
TWI620634B (zh) Expander, breaking device and breaking method
TW201515802A (zh) 斷裂裝置及分斷方法
US9242333B2 (en) Systems and methods for ingot grinding
TWI545636B (zh) Fracture with a brittle material substrate and its cutting method
KR20170013157A (ko) 취성 재료 기판에 있어서의 수직 크랙의 형성 방법 및 취성 재료 기판의 분단 방법
KR20160140386A (ko) 취성 재료 기판에 있어서의 수직 크랙의 형성 방법 및 취성 재료 기판의 분단 방법
CN110039668A (zh) 积层陶瓷基板的分断方法及刻划装置
CN104249412A (zh) 脆性材料基板的切断工具及脆性材料基板的支承夹具
CN105308724A (zh) 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
CN112740365B (zh) 附金属膜衬底的分断方法
CN103833210A (zh) 一种切割玻璃的方法和切割刀轮
JP2013161944A (ja) ダイシング方法
KR101851453B1 (ko) 취성 재료 기판에 있어서의 경사 크랙의 형성 방법 및 취성 재료 기판의 분단 방법
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
JP6413693B2 (ja) 脆性基板の分断方法
TWI589538B (zh) Scoring methods and scoring device
CN202248716U (zh) 地板块坯料
CN103286862B (zh) 氧化铝基板的割断方法
CN113725160B (zh) 一种超薄晶圆正面切割工艺
JP2014083808A (ja) 積層セラミックス基板の分断方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20190813