CN103019955A - 基于pcram主存应用的内存管理方法 - Google Patents
基于pcram主存应用的内存管理方法 Download PDFInfo
- Publication number
- CN103019955A CN103019955A CN2011103006608A CN201110300660A CN103019955A CN 103019955 A CN103019955 A CN 103019955A CN 2011103006608 A CN2011103006608 A CN 2011103006608A CN 201110300660 A CN201110300660 A CN 201110300660A CN 103019955 A CN103019955 A CN 103019955A
- Authority
- CN
- China
- Prior art keywords
- memory
- pcram
- main memory
- cpu
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种基于PCRAM主存应用的内存管理方法,应用在由CPU、内存以及外存构建的***中,该内存管理方法是:将DRAM缓存作为PCRAM主存的缓存,***将DRAM缓存中的闲置页以循环均衡方式置换到PCRAM主存;于CPU执行写数据的操作时,CPU检测DRAM缓存中是否存在要写的数据页,存在则将数据写入DRAM缓存,否则将要写的数据页由PCRAM主存读入到DRAM缓存之后再进行写操作,实现了CPU写操作时对PCRAM主存所需求的擦写次数及写速度、疲劳特性等性能的需求;于CPU执行读数据的操作时,CPU首先访问DRAM缓存,并在DRAM缓存中未读取到要访问的数据页时,CPU访问PCRAM主存进行读取,实现CPU可直接读取DRAM缓存及PCRAM主存内的数据,大大节省了***读操作时的工作量。
Description
技术领域
本发明涉及一种内存管理技术,特别是涉及一种基于PCRAM主存应用的内存管理方法。
背景技术
内存(Memory)是计算机中重要的部件之一,它是与CPU(中央处理器)进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的,因此内存的性能对计算机的影响非常大。内存也被称为内存储器,其作用是用于暂时存放CPU中的运算数据以及与硬盘等外部存储器交换的数据。因而,计算机类产品的重要硬件设备,其软件***实现各种功能都离不开对内存进行读写。目前业界对内存大管理通过操作***实现,因此软件***使用内存时都要依赖于操作***。操作***对内存大管理可以分为动态管理和静态管理两种。
计算机***的存储设备分为内存储器和外存储器,程序及程序要访问的数据都必须装入内存才能运行。主存是计算机***的核心硬件,对存储器的管理是操作***的另一个重要功能。
程序在编译后对应的地址是虚拟地址(32位4G),物理地址(可能是1G)是实际的内存地址。当程序从硬盘被加载到内存中需要进行虚拟地址和物理地址的映射,因为我们的物理地址没有4G,许多没有运行的程序将被换出,而它们之间的管理则是通过MMU(MemoryManagement Unit,即内存管理单元)来管理的。在开始的时候我们的内存很小,通常只有几兆的容量,如果在硬盘和内存之间不停的调换的话就消耗了大量的资源,而且硬盘的读取速度很慢,所以就设计出了Swap分区(交换区),它虽然是从硬盘中划分出来的,但是其格式是和内存接近。所以没有在内存中运行的程序可以放到Swap分区中,这样换入和换出的速率将增加。
交换分区在物理内存(RAM)被充满时被使用。如果***需要更多的内存资源,而物理内存已经充满,内存中不活跃的页就会被移到交换空间去。虽然交换空间可以为带有少量内存的机器提供帮助,但是这种方法不应该被当作是对内存的取代。交换空间位于硬盘驱动器上,它比进入物理内存要慢。
交换(Swapping)技术在多个程序并发执行时,可以将暂时不能执行的程序送到外存中,从而获得空闲内存空间来装入新程序,或读入保存在外存中而处于就绪状态的程序。交换单位为整个进程的地址空间。交换技术常用于多道程序***或小型分时***中,与分区式存储管理配合使用又称作“对换”或“滚进/滚出”。其优点之一是增加并发运行的程序数目,并给用户提供适当的响应时间;与覆盖技术相比交换技术另一个显著的优点是不影响程序结构。交换技术本身也存在着不足,例如:对换入和换出的控制增加处理器开销;程序整个地址空间都进行对换,没有考虑执行过程中地址访问的统计特性。
在当今移动计算日益普及的环境中,过去的存储技术已经显得力不从心,尤其是难以满足电子产品对存储体积更小、***功耗的要求。随着半导体及存储芯片技术的发展,新型的非易失性计算机存储技术的综合了目前半导体存储器市场上主流的DRAM、SRAM和FLASH等存储器的优良特性,而且还具有微缩性能优越、非挥发性、高速存取、循环寿命长、数据稳定性强、功耗低等诸多优势,被认为是下一代非挥发存储技术的最佳解决方案。
请参阅图1a及图1c,显示现有技术中PCRAM主存应用的三种硬件架构示意图,包括CPU11、高速缓存(即图示中模块CACHE)12,内存13,外存(即图示中模块SSD/HARD DISK)14,上述三种硬件架构的存储容量依次减少,每位存储器成本依次递增,存储器存储速度依次增加,存储器存储时间减少。但在实际的应用中仍存在以下问题:
呈如图1a所示的PCRAM应用的硬件架构,使用PCRAM替代传统的DRAM扩大内存容量PCRAM,但目前基于PCRAM的擦写次数及写数据速度、抗疲劳等性能的局限性远达不到CPU对数据访问所需求的速度及次数。
再如图1b及图1c所示的PCRAM应用的硬件架构,二者均是基于DRAM的缓存作用来应用,即存储***由缓存及内存构成,即有DRAM的高速又有PCRAM的大容量存储***。其中,图1b所示的硬件架构中将访问比较频繁的数据存放在DRAM中,访问不频繁的数据存放在PCRAM;图1c所示的硬件架构中将DRAM作为PCRAM的二级缓存,平衡了PCRAM与CPU之间写速度、擦写次数及疲劳特性间的需求。但是,上述两种方案的不足之处在于,如果CPU只需要读PCRAM缓存中某些数据页中的少量数据时,而仍然将其读入DRAM供CPU访问,此时大大增加了读操作时的工作量及***功耗。
因而,如何提供一种基于PCRAM主存应用的内存管理技术,以解决上述现有技术中存在的问题及不足,已经成为本领域从业者竞相研究的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种基于PCRAM主存应用的内存管理方法,用以实现CPU在写操作时提高对PCRAM主存所需求的擦写次数及写速度与降低疲劳性等性能的目的。
本发明的另一目的在于提供一种基于PCRAM主存应用的内存管理***及方法,用以在CPU读操作时,基于随机读取特性CPU可直接读取DRAM及PCRAM内的数据,进而实现大大节省了***读操作时的工作量的目的。
为实现上述目的及其他相关目的,本发明提供一种基于PCRAM主存应用的内存管理方法,应用在由CPU、内存以及外存构建的***中以在所述CPU执行读/写操作时对所述内存进行管理作业,所述内存包括DRAM缓存及PCRAM主存,其特征在于,所述内存管理方法包括:数据页置换的步骤,***将所述DRAM缓存作为PCRAM主存的缓存,当所述DRAM缓存空间不足时,***将所述DRAM缓存中的闲置数据页以循环均衡方式置换至所述PCRAM主存中,当置换出的数据页重新读入所述DRAM主存时,该数据页所占所述PCRAM主存的存储空间自动释放掉;写数据的步骤,于所述CPU执行写数据的操作时,所述CPU检测所述DRAM缓存中是否存在要写的数据页,若存在,则将数据写入所述DRAM缓存,若否,则将要写的数据页由所述PCRAM主存读入到所述DRAM缓存之后再进行写操作;读数据的步骤,于所述CPU执行读数据的操作时,所述CPU首先访问所述DRAM缓存,并在所述DRAM缓存中未读取到欲读取的数据页时,所述CPU访问所述PCRAM主存进行读取。
在本发明的内存管理方法中,***将所述DRAM缓存中的闲置数据页置换至所述PCRAM主存时,按所述PCRAM主存地址顺序依次存放置换出的页,所述CPU判断所述PCRAM主存前一次存放被置换的闲置数据页的位置是否达到了所述PCRAM主存的最大地址,若否,则判定为当前循环,若是,则判定当前循环结束,进入下一循环。
具体地,于所述当前循环中,包括以下步骤:1)所述CPU从地址增长方向扫描所述PCRAM主存中空闲块地址区域;2)将所述闲置数据页存放到扫描到的首个空闲块地址区域;3)在所述DRAM缓存中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;4)将所述DRAM缓存的位图中所有赋值的计数器加1;5)查找该些赋值的计数器中超过一预设值N的页面;6)将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存中,并将该重新读入到所述DRAM缓存中的闲置数据页对应的计数器清零。
于所述下一循环中,包括以下步骤:1)所述CPU从所述PCRAM主存的最小地址开始扫描空闲块地址区域;2)将所述闲置数据页存放到扫描到的首个空闲块地址区域;3)在所述DRAM缓存中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;4)将所述DRAM缓存的位图中所有赋值的计数器加1;5)查找该些赋值的计数器中超过一预设值N的页面;6)将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存中,并将该重新读入到所述DRAM缓存中的闲置数据页对应的计数器清零。
于所述CPU执行写数据的操作时,所述CPU首先判断所述DRAM缓存中是否存在要写入的数据页,若是,则向所述DRAM缓存中写入数据,若否,则***抛出页错误,并转至所述PCRAM主存,将所述欲写入的数据页由所述PCRAM主存读入所述DRAM缓存中以便写入数据。
在本发明的内存管理方法中,于所述CPU执行读数据的操作时,所述CPU首先判断所述DRAM缓存中是否存在要读取的数据页,若是,则从所述DRAM缓存中读取,若否,则从所述PCRAM主存中读取。
在本发明的内存管理方法中,所述***还包括连接于所述CPU与内存之间的高速缓存。
如上所述,本发明的基于PCRAM主存应用的内存管理方法,将DRAM作为PCRAM的缓存,写操作时,CPU调用DRAM内的页数据,实现了CPU写操作时对PCRAM所需求的擦写次数及写速度、疲劳性等性能的需求;读操作时,基于随机读取特性,CPU可直接读取DRAM及PCRAM内的数据,大大节省了***读操作时的工作量。且本发明基于PCRAM的主存作用既可以实现对内存数据的快速写操作又可以实现对PCRAM主存内数据的随机读取,大大节省读操作消耗的能量,本发明特别对基于大量数据读操作的数据库应用具有更明显的优势。
附图说明
图1a及图1c显示为现有技术中PCRAM主存应用的三种硬件架构示意图。
图2显示为应用本发明内存管理方法的***原理框图。
图3显示为本发明内存管理方法中CPU读数据的流程图。
图4显示为本发明内存管理方法中CPU写数据的流程图。
图5显示为本发明内存管理方法中循环均衡方式置换的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在不背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5,需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图所示,本发明提供一种基于PCRAM主存应用的内存管理方法,应用在由CPU21、高速缓存(CACHE)22、内存23以及外存24(例如为SSD或者Hard disk)构建的***中,用以在所述CPU21执行读/写操作时对所述内存23进行管理作业,所述内存23包括DRAM缓存231及PCRAM主存232。
于所述CPU21执行读数据的操作时,所述CPU21首先访问所述DRAM缓存231,并在所述DRAM缓存231中未读取到欲读取的数据页时,所述CPU21访问所述PCRAM主存232进行读取。
请参阅图3所示的CPU执行读数据的流程图,首先执行步骤S20,所述CPU21执行读数据的操作,接着执行步骤S21。
在步骤S21中,所述CPU21首先判断所述DRAM缓存231中是否存在要读取的数据页,若是,则转至步骤S22,若否,则接着执行步骤S23。
在步骤S22中,CPU21从所述DRAM缓存231中读取。
在步骤S23中,CPU21从所述PCRAM主存232中读取。
本发明的内存管理方法的写数据的步骤中,于所述CPU21执行写数据的操作时,所述CPU21检测所述DRAM缓存231中是否存在要写的数据页,若存在,则将数据写入所述DRAM231缓存,若否,则将要写的数据页由所述PCRAM主存读入到所述DRAM缓存之后再进行写操作。请参阅图4所示的CPU执行写数据的流程图,首先执行步骤S10,所述CPU21执行写数据的操作,接着执行步骤S11。
在步骤S11中,所述CPU21判断所述DRAM缓存231中是否存在要写入的数据页,若是,则转至步骤S15,若否,则接着执行步骤S12。
在步骤S12中,***抛出页错误,接着执行步骤S13。
在步骤S13中,所述CPU21转至所述PCRAM主存232,接着执行步骤S14。
在步骤S14中,所述CPU21将所述欲写入的数据页由所述PCRAM主存232读入所述DRAM缓存231中。
在步骤S15中,所述CPU21向所述DRAM缓存231中写入数据。
需要说明的是,
在本发明的内存管理方法的数据页置换的步骤中,数据页置换的步骤,***将所述DRAM缓存231作为PCRAM232主存的缓存,当所述DRAM缓存231空间不足时,***将所述DRAM缓存231中的闲置数据页(即暂时不访问或者访问次数较少的数据页)以循环均衡方式置换至所述PCRAM232主存中,当置换出的数据页重新读入所述DRAM主存232时,该数据页所占所述PCRAM主存232的存储空间自动释放掉,换言之,当CPU21发现所述DRAM缓存231中的存储空间在不足时,需要将DRAM缓存231中闲置数据页以循环均衡的方式置换到PCRAM主存232中,在本实施方式中,所述的以循环均衡的方式置换的流程呈如图5所示:
首先执行步骤S30,所述数据页置换命令,当CPU21发现DRAM缓存231中的存储空间在不足时执行步骤S31。
在步骤S31中,***断定并标记需要从DRAM缓存231置换到PCRAM主存232中的闲置数据页,接着执行步骤S32。
在步骤S32中,***将所述DRAM缓存231中的闲置数据页置换至所述PCRAM主存232时,按所述PCRAM主存232地址顺序依次存放置换出的页,所述CPU21判断所述PCRAM主存232前一次存放被置换的闲置数据页的位置是否达到了所述PCRAM主存232的最大地址,若是,则判定当前循环结束,进入下一循环,即执行步骤S330;若否,则判定为当前循环,即执行步骤S340。
在步骤S330中,即于所述的下一循环中,所述CPU21从所述PCRAM主存232的最小地址开始扫描空闲块地址区域;接着执行步骤S331。
在步骤S331中,将所述闲置数据页存放到扫描到的首个空闲块地址区域;接着执行步骤S332。
在步骤S332中,在所述DRAM缓存231中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;接着执行步骤S333。
在步骤S333中,将所述DRAM缓存231的位图中所有赋值的计数器加1;接着执行步骤S334。
在步骤S334中,查找该些赋值的计数器中超过一预设值N的页面;接着执行步骤S335。
在步骤S335中,将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存231中,并将该重新读入到所述DRAM缓存231中的闲置数据页对应的计数器清零,并且,当某一计数器是值到达预设值N时,与之对应的置换出的数据页将被重新映射到当前循环:***将与其对应的置换出的数据页重新读入DRAM,然后再按照一般页面置换的过程存放到PCRAM主存232中。
在步骤S340中,即于所述当前循环中,所述CPU21从地址增长方向扫描所述PCRAM主存232中空闲块地址区域;接着执行步骤S341。
在步骤S341中,将所述闲置数据页存放到扫描到的首个空闲块地址区域;接着执行步骤S342。
在步骤S342中,在所述DRAM缓存231中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;接着执行步骤S343。
在步骤S343中,将所述DRAM缓存231的位图中所有赋值的计数器加1;接着执行步骤S344。
在步骤S344中,查找该些赋值的计数器中超过一预设值N的页面;接着执行步骤S345。
在步骤S345中,将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存231中,并将该重新读入到所述DRAM缓存231中的闲置数据页对应的计数器清零,并且,当某一计数器是值到达预设值N时,与之对应的置换出的数据页将被重新映射到当前循环:***将与其对应的置换出的数据页重新读入DRAM,然后再按照一般页面置换的过程存放到PCRAM主存232中。
综上所述,本发明的基于PCRAM主存应用的内存管理方法,将DRAM作为PCRAM的缓存,写操作时,CPU调用DRAM内的页数据,实现了CPU写操作时对PCRAM所需求的擦写次数及写速度、疲劳性等性能的需求;读操作时,基于随机读取特性,CPU可直接读取DRAM及PCRAM内的数据,大大节省了***读操作时的工作量。且本发明基于PCRAM的主存作用既可以实现对内存数据的快速写操作又可以实现对PCRAM主存内数据的随机读取,大大节省读操作消耗的能量,本发明特别对基于大量数据读操作的数据库应用具有更明显的优势。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种基于PCRAM主存应用的内存管理方法,应用在由CPU、内存以及外存构建的***中以在所述CPU执行读/写操作时对所述内存进行管理作业,所述内存包括DRAM缓存及PCRAM主存,其特征在于,所述内存管理方法包括:
数据页置换的步骤,***将所述DRAM缓存作为PCRAM主存的缓存,当所述DRAM缓存空间不足时,***将所述DRAM缓存中的闲置数据页以循环均衡方式置换至所述PCRAM主存中,当置换出的数据页重新读入所述DRAM主存时,该数据页所占所述PCRAM主存的存储空间自动释放掉;
写数据的步骤,于所述CPU执行写数据的操作时,所述CPU检测所述DRAM缓存中是否存在要写的数据页,若存在,则将数据写入所述DRAM缓存,若否,则将要写的数据页由所述PCRAM主存读入到所述DRAM缓存之后再进行写操作;
读数据的步骤,于所述CPU执行读数据的操作时,所述CPU首先访问所述DRAM缓存,并在所述DRAM缓存中未读取到欲读取的数据页时,所述CPU访问所述PCRAM主存进行读取。
2.根据权利要求1所述的基于PCRAM主存应用的内存管理方法,其特征在于:***将所述DRAM缓存中的闲置数据页置换至所述PCRAM主存时,按所述PCRAM主存地址顺序依次存放置换出的页,所述CPU判断所述PCRAM主存前一次存放被置换的闲置数据页的位置是否达到了所述PCRAM主存的最大地址,若否,则判定为当前循环,若是,则判定当前循环结束,进入下一循环。
3.根据权利要求2所述的基于PCRAM主存应用的内存管理方法,其特征在于:于所述当前循环中,包括以下步骤:
1)所述CPU从地址增长方向扫描所述PCRAM主存中空闲块地址区域;
2)将所述闲置数据页存放到扫描到的首个空闲块地址区域;
3)在所述DRAM缓存中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;
4)将所述DRAM缓存的位图中所有赋值的计数器加1;
5)查找该些赋值的计数器中超过一预设值N的页面;
6)将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存中,并将该重新读入到所述DRAM缓存中的闲置数据页对应的计数器清零。
4.根据权利要求2所述的基于PCRAM主存应用的内存管理方法,其特征在于:于所述下一循环中,包括以下步骤:
1)所述CPU从所述PCRAM主存的最小地址开始扫描空闲块地址区域;
2)将所述闲置数据页存放到扫描到的首个空闲块地址区域;
3)在所述DRAM缓存中对应该闲置数据页分配一个计数器,并在其位图的bit位予以标记,且将该计数器初始化为1;
4)将所述DRAM缓存的位图中所有赋值的计数器加1;
5)查找该些赋值的计数器中超过一预设值N的页面;
6)将与所述超过设值N的页面对应的闲置数据页映射到当前循环,以重新读入到所述DRAM缓存中,并将该重新读入到所述DRAM缓存中的闲置数据页对应的计数器清零。
5.根据权利要求1、2、3、或4所述的基于PCRAM主存应用的内存管理方法,其特征在于:于所述CPU执行写数据的操作时,所述CPU首先判断所述DRAM缓存中是否存在要写入的数据页,若是,则向所述DRAM缓存中写入数据,若否,则***抛出页错误,并转至所述PCRAM主存,将所述欲写入的数据页由所述PCRAM主存读入所述DRAM缓存中以便写入数据。
6.根据权利要求1所述的基于PCRAM主存应用的内存管理方法,其特征在于:于所述CPU执行读数据的操作时,所述CPU首先判断所述DRAM缓存中是否存在要读取的数据页,若是,则从所述DRAM缓存中读取,若否,则从所述PCRAM主存中读取。
7.根据权利要求1所述的基于PCRAM主存应用的内存管理方法,其特征在于:所述***还包括连接于所述CPU与内存之间的高速缓存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110300660.8A CN103019955B (zh) | 2011-09-28 | 2011-09-28 | 基于pcram主存应用的内存管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110300660.8A CN103019955B (zh) | 2011-09-28 | 2011-09-28 | 基于pcram主存应用的内存管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103019955A true CN103019955A (zh) | 2013-04-03 |
CN103019955B CN103019955B (zh) | 2016-06-08 |
Family
ID=47968580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110300660.8A Active CN103019955B (zh) | 2011-09-28 | 2011-09-28 | 基于pcram主存应用的内存管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103019955B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104252421A (zh) * | 2013-06-25 | 2014-12-31 | 华为技术有限公司 | 缓存方法及装置 |
CN104424124A (zh) * | 2013-09-10 | 2015-03-18 | 联想(北京)有限公司 | 内存装置、电子设备和用于控制内存装置的方法 |
CN104899154A (zh) * | 2015-06-10 | 2015-09-09 | 山东大学 | 基于嵌入式***混合主存的页面管理方法 |
CN105279113A (zh) * | 2014-07-03 | 2016-01-27 | 中国科学院声学研究所 | 减少DRAM Cache缺失访问的方法、装置和*** |
CN105808452A (zh) * | 2014-12-29 | 2016-07-27 | 北京兆易创新科技股份有限公司 | 微控制单元mcu的数据分级处理方法和*** |
CN106257400A (zh) * | 2015-06-18 | 2016-12-28 | 联发科技股份有限公司 | 处理设备、计算***及处理设备访问主存储器的方法 |
CN109240612A (zh) * | 2018-08-29 | 2019-01-18 | 郑州云海信息技术有限公司 | 一种海量元数据缓存加速的方法 |
CN109508301A (zh) * | 2017-09-14 | 2019-03-22 | ***通信集团重庆有限公司 | 终端、应用数据的处理方法、数据处理设备及存储介质 |
CN111210858A (zh) * | 2019-12-24 | 2020-05-29 | 山东大学 | 一种缓解相变存储器写干扰的方法及*** |
CN112486792A (zh) * | 2020-12-21 | 2021-03-12 | 北京安兔兔科技有限公司 | 一种运算性能测试方法、装置、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1818887A (zh) * | 2006-03-16 | 2006-08-16 | 浙江大学 | 基于sram的嵌入式文件***的实现方法 |
US20070177415A1 (en) * | 2002-08-20 | 2007-08-02 | Jeng-Jye Shau | High performance mass storage systems |
CN101673188A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | 一种固态硬盘的数据存取方法 |
CN101989183A (zh) * | 2010-10-15 | 2011-03-23 | 浙江大学 | 混合主存储器实现节能存储的方法 |
-
2011
- 2011-09-28 CN CN201110300660.8A patent/CN103019955B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070177415A1 (en) * | 2002-08-20 | 2007-08-02 | Jeng-Jye Shau | High performance mass storage systems |
CN1818887A (zh) * | 2006-03-16 | 2006-08-16 | 浙江大学 | 基于sram的嵌入式文件***的实现方法 |
CN101673188A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | 一种固态硬盘的数据存取方法 |
CN101989183A (zh) * | 2010-10-15 | 2011-03-23 | 浙江大学 | 混合主存储器实现节能存储的方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104252421A (zh) * | 2013-06-25 | 2014-12-31 | 华为技术有限公司 | 缓存方法及装置 |
CN104424124A (zh) * | 2013-09-10 | 2015-03-18 | 联想(北京)有限公司 | 内存装置、电子设备和用于控制内存装置的方法 |
CN104424124B (zh) * | 2013-09-10 | 2018-07-06 | 联想(北京)有限公司 | 内存装置、电子设备和用于控制内存装置的方法 |
CN105279113B (zh) * | 2014-07-03 | 2018-01-30 | 中国科学院声学研究所 | 减少DRAM Cache缺失访问的方法、装置和*** |
CN105279113A (zh) * | 2014-07-03 | 2016-01-27 | 中国科学院声学研究所 | 减少DRAM Cache缺失访问的方法、装置和*** |
CN105808452A (zh) * | 2014-12-29 | 2016-07-27 | 北京兆易创新科技股份有限公司 | 微控制单元mcu的数据分级处理方法和*** |
CN105808452B (zh) * | 2014-12-29 | 2019-04-26 | 北京兆易创新科技股份有限公司 | 微控制单元mcu的数据分级处理方法和*** |
CN104899154B (zh) * | 2015-06-10 | 2017-08-29 | 山东大学 | 基于嵌入式***混合主存的页面管理方法 |
CN104899154A (zh) * | 2015-06-10 | 2015-09-09 | 山东大学 | 基于嵌入式***混合主存的页面管理方法 |
CN106257400A (zh) * | 2015-06-18 | 2016-12-28 | 联发科技股份有限公司 | 处理设备、计算***及处理设备访问主存储器的方法 |
US10268382B2 (en) | 2015-06-18 | 2019-04-23 | Mediatek Inc. | Processor memory architecture |
CN106257400B (zh) * | 2015-06-18 | 2019-05-10 | 联发科技股份有限公司 | 处理设备、计算***及处理设备访问主存储器的方法 |
CN109508301A (zh) * | 2017-09-14 | 2019-03-22 | ***通信集团重庆有限公司 | 终端、应用数据的处理方法、数据处理设备及存储介质 |
CN109508301B (zh) * | 2017-09-14 | 2021-10-29 | ***通信集团重庆有限公司 | 终端、应用数据的处理方法、数据处理设备及存储介质 |
CN109240612A (zh) * | 2018-08-29 | 2019-01-18 | 郑州云海信息技术有限公司 | 一种海量元数据缓存加速的方法 |
CN111210858A (zh) * | 2019-12-24 | 2020-05-29 | 山东大学 | 一种缓解相变存储器写干扰的方法及*** |
CN111210858B (zh) * | 2019-12-24 | 2021-11-09 | 山东大学 | 一种缓解相变存储器写干扰的方法及*** |
CN112486792A (zh) * | 2020-12-21 | 2021-03-12 | 北京安兔兔科技有限公司 | 一种运算性能测试方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN103019955B (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103019955A (zh) | 基于pcram主存应用的内存管理方法 | |
Li et al. | Identifying opportunities for byte-addressable non-volatile memory in extreme-scale scientific applications | |
US20200242046A1 (en) | Method, system, and apparatus for page sizing extension | |
JP5752989B2 (ja) | プロセッサ・メインメモリのための持続性メモリ | |
US8296496B2 (en) | Main memory with non-volatile memory and DRAM | |
US8069308B2 (en) | Cache pooling for computing systems | |
CN103218208B (zh) | 用于实施成形的存储器访问操作的***和方法 | |
KR20120058352A (ko) | 하이브리드 메모리 시스템, 및 그 관리 방법 | |
CN105843748B (zh) | 一种对内存中内存页的处理方法及装置 | |
CN104487953A (zh) | 用于层次型存储器***的存储器管理 | |
CN104346284A (zh) | 一种内存管理方法及内存管理设备 | |
CN103218312A (zh) | 文件访问方法及*** | |
CN102346682A (zh) | 信息处理装置及信息处理方法 | |
Guo et al. | $ mars $: Mobile application relaunching speed-up through flash-aware page swapping | |
CN100377118C (zh) | 基于sram的嵌入式文件***的实现方法 | |
EP4060505A1 (en) | Techniques for near data acceleration for a multi-core architecture | |
Mittal | Using cache-coloring to mitigate inter-set write variation in non-volatile caches | |
CN103377141A (zh) | 高速存储区的访问方法以及访问装置 | |
Bae et al. | Empirical guide to use of persistent memory for large-scale in-memory graph analysis | |
Liu et al. | Efficient wear leveling for PCM/DRAM-based hybrid memory | |
Jing et al. | Construction and optimization of heterogeneous memory system based on NUMA architecture | |
US20190095122A1 (en) | Memory management system, computing system, and methods thereof | |
Park et al. | DymGPU: dynamic memory management for sharing GPUs in virtualized clouds | |
Liu et al. | A memory access scheduling method for multi-core processor | |
Divya | An Efficient Virtual Memory using Graceful Code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |