CN111210858B - 一种缓解相变存储器写干扰的方法及*** - Google Patents

一种缓解相变存储器写干扰的方法及*** Download PDF

Info

Publication number
CN111210858B
CN111210858B CN201911348124.8A CN201911348124A CN111210858B CN 111210858 B CN111210858 B CN 111210858B CN 201911348124 A CN201911348124 A CN 201911348124A CN 111210858 B CN111210858 B CN 111210858B
Authority
CN
China
Prior art keywords
block
main memory
write
idle
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911348124.8A
Other languages
English (en)
Other versions
CN111210858A (zh
Inventor
蔡晓军
靳文科
蔡文浩
陆思奇
张志宇
刘忠洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201911348124.8A priority Critical patent/CN111210858B/zh
Publication of CN111210858A publication Critical patent/CN111210858A/zh
Application granted granted Critical
Publication of CN111210858B publication Critical patent/CN111210858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开提供了一种缓解相变存储器写干扰的方法及***，在位线层面，利用动态查找空闲主存块以确定可回写可靠空闲主存块，实现动态感知；在字线层面，将新数据与预期数据作对比，检测是否有写干扰错误发生，如果出现了写干扰，则进行纠正操作。本公开对PCM存储器的性能和开销做出了一定的平衡，有效缓解了PCM写干扰错误的发生，保证了数据存储的可靠性，从根本上避免了因级联引起的性能损失，减少了PCM的整体性能损失。

Description

一种缓解相变存储器写干扰的方法及***
技术领域
本公开属于非易失存储器技术领域，涉及一种缓解相变存储器写干扰的方法及***。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。
随着大数据时代的到来，对存储器的性能需求也是水涨船高，构建高访问带宽、高缩放性和高密度的主存***已成为现代计算***面临的主要挑战。然而，传统的DRAM存储器掉电丢失数据，且密度及缩放性已面临发展瓶颈。这些不足之处限制了DRAM的性能提高，使其无法紧跟大数据存储的脚步。近年来的研究发现，相变存储器(PhaseChangeMemory,PCM)作为一种新兴的非易失存储器，具有较小的读写延迟和良好的缩放性，极具发展前景。较之DRAM，PCM具有非易失(即掉电数据不丢失)、高密度等优势，是最有前途的低功耗主存技术之一。
PCM存储器主要依靠一种相变材料来实现编程，即Ge2Sb2Te5(简称GST)。当GST的编程区域处于完全结晶状态时，PCM单元的阻值大约为103Ω，当GST的编程区域处于完全熔融状态时，PCM单元的阻值大约为105Ω。由此可见，编程区域状态(晶态或非晶态)不同的PCM单元之间阻值差异较大，足以分别用于表示二进制代码‘1’与‘0’，晶态(低阻态)表示‘1’，非晶态(高阻态)表示‘0’。PCM单元的阻值介于103Ω～104Ω之间，一般认为存储值为‘1’，阻值介于104Ω～105Ω之间，一般认为存储值为‘0’，其中阻值104Ω正是区分‘1’与‘0’的阈值。PCM单元通过电脉冲实现编程，即写‘1’和写‘0’。向PCM单元施加一个强度较低、持续时间较长的电脉冲(即进行置位操作(SET))，使得温度达到GST的结晶点但低于熔点(大约300℃)，则编程区域会由初始状态(晶态或非晶态)转为晶态，完成写‘1’的操作，该PCM单元存储二进制代码‘1’。向PCM单元施加一个强度较高、持续时间较短的电脉冲(即进行重置操作(RESET))，使得温度达到GST的熔点并迅速淬火(大约600℃)，则编程区域会由初始状态(晶态或非晶态)转为非晶态，完成写‘0’的操作，该PCM单元存储二进制代码‘0’。
PCM有望成为DRAM的替代者，但在编程层面仍存在不足之处。作为高密度主存储器，PCM在20nm技术结点下面临着严重的写干扰问题。写干扰指的是当一个PCM单元x在进行RESET操作时，需要加热器提供高于GST熔点的温度(大约600℃)，在编程期间不可避免地向周围单元散热，且散热的温度高于GST的结晶点但低于熔点(大约300℃)。若邻居单元y存储‘0’(即处于非晶态)，且没有针对该单元的读写操作，那么单元y可能会受到邻居单元x散热的影响，由非晶态转为晶态(因为邻居单元x散热温度足以达到GST的结晶点)，从而改变了单元y的存储值。通过总结可以得出写干扰发生的条件如下：(1)PCM单元y存储‘0’(即非晶态)且处于空闲状态(即无读写操作)；(2)单元y的邻居单元x正在进行RESET操作。写干扰现象会导致更多的单元编程错误，从而降低存储的可靠性。SET操作的散热温度较低，不会对邻居单元造成干扰，故只考虑RESET操作所引起的写干扰。
现代计算机***结构一般都具备一级或多级缓存，用以减少访存并提高性能，解决CPU与存储器之间的速度不匹配问题。由于非易失存储器的寿命有限，磨损有限次数后即失去可编程能力，所以应尽量减少访存。在此背景下，缓存对PCM尤为重要，但是缓存容量有限，无空闲位置时便要进行替换。当缓存块被逐出并标记为脏数据时，缓存块需要回写到主存中。若直接回写到与之对应的主存块，可能会出现写干扰错误，从而影响存储的可靠性以及程序的正常运行。写干扰已成为高密度PCM存储器技术下不可忽视的问题。
近年来，工业界及学术界对此问题密切关注，目前写干扰的简单解决方案为分配较大的单元间距，从而使得邻居单元接收的散热更少，但这会严重降低存储器密度，有违构建高密度主存储器的初衷。另外一种普遍的方案是验证并纠正策略(VerifyandCorrect,VnC)，即在完成编程后与预期结果作对比，进行验证，如果不符则进行纠正(进行RESET操作)。VnC极易引起级联的RESET操作，导致较大的性能开销。
发明内容
本公开为了解决上述问题，提出了一种缓解相变存储器写干扰的方法及***，本公开能够实现缓解写干扰的目标，即尽量减少易受干扰数据模式“00”的出现频率，在保证存储密度的同时提高了数据存储的可靠性。
根据一些实施例，本公开采用如下技术方案：
一种缓解相变存储器写干扰的方法，包括以下步骤：
在位线层面，利用动态查找空闲主存块以确定可回写可靠空闲主存块，实现动态感知；
在字线层面，将新数据与预期数据作对比，检测是否有写干扰错误发生，如果出现了写干扰，则进行纠正操作。
作为可选择的实施方式，在每个字线的ECP中设置一个标记位，若标记位为1，则该主存块为空闲块；若标记位为0，则表示该主存块不为空闲块。
作为可选择的实施方式，缓存与主存之间的地址映射方式采用组相连映射，主存中有字块与缓存字块相对应，缓存块回写根据标记地址找到相应的主存字块。
作为可选择的实施方式，动态感知可靠空闲主存块的缓存块回写的具体过程包括：根据缓存中关于主存地址的标记，找到缓存块c对应的主存块m,以及m的邻居块m-1,m+1，将要写入数据分别与字块m-1,m+1的每一位做逻辑或运算，记下运算结果为0的个数count；若写入数据与位线邻居单元存储值都为0，则或运算结果是0，可能会出现位线上的写干扰错误；若count<＝η，直接回写；若count>η，将缓存块对应的主存块m加入到空闲块队列中，即将标记位置1。
作为进一步的限定，在空闲块队列中寻找合适的空闲块，即判断其为可靠空闲主存块后写入，假设在主存块m之后的第n个字块为空闲块，将要写入数据分别与字块m+n-1，m+n+1的每一位做逻辑或运算，同样记下运算结果为0的个数count；若count>η，这说明当前空闲块不可靠，考虑下一个空闲块；若count<＝η，此空闲块可视为可靠空闲主存块，写入缓存块c，并将字块m+n的标记位置0。
作为进一步的限定，各进程的各个页离散地存储在主存的任意物理块中，在主存中找到每个页面所对应的物理块，为每个进程建立了页表，以实现从页号到物理块号的地址映射。
作为进一步的限定，进行纠正操作的具体过程包括：以错误单元x为中心，分别向左右两边进行遍历，直到遇到存储值为‘1’的单元为止。
一种缓解相变存储器写干扰的***，包括：
动态感知模块，被配置为在位线层面，利用动态查找空闲主存块以确定可回写可靠空闲主存块，实现动态感知；
纠错模块，被配置为在字线层面，将新数据与预期数据作对比，检测是否有写干扰错误发生，如果出现了写干扰，则进行纠正操作。
一种计算机可读存储介质，其中存储有多条指令，所述指令适于由终端设备的处理器加载并执行所述的一种缓解相变存储器写干扰的方法。
一种终端设备，包括处理器和计算机可读存储介质，处理器用于实现各指令；计算机可读存储介质用于存储多条指令，所述指令适于由处理器加载并执行所述的一种缓解相变存储器写干扰的方法。
与现有技术相比，本公开的有益效果为：
本公开通过在位线层面上提出动态查找空闲主存块以确定可回写可靠空闲主存块的策略，即动态感知可靠空闲主存块的缓存块回写策略(Cache-BlockWritebackbyDynamicallyAwareReliableFreeMemory-Block)，在字线层面上基于验证并纠正(VerifyandCorrect,VnC)做出改进策略(ModifiedVerifyandCorrect)。达到缓解写干扰的目标，即尽量减少易受干扰数据模式“00”的出现频率，在保证存储密度的同时提高了数据存储的可靠性；对PCM存储器的性能和开销做出了一定的平衡，有效缓解了PCM写干扰错误的发生，保证了数据存储的可靠性，从根本上避免了因级联引起的性能损失，减少了PCM的整体性能损失。
附图说明
构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。
图1是动态感知可靠空闲主存块的缓存块回写策略的基本流程图。
具体实施方式：
下面结合附图与实施例对本公开作进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
如图1所示，提出的缓解PCM写干扰方案，包含位线、字线两个层面，在位线层面上提出动态查找空闲主存块以确定可回写可靠空闲主存块的策略，即动态感知可靠空闲主存块的缓存块回写策略(Cache-BlockWritebackbyDynamicallyAwareReliableFreeMemory-Block)，在字线层面上基于验证并纠正(VerifyandCorrect,VnC)做出改进策略(ModifiedVerifyandCorrect)。下面对这两种策略进行详细介绍。
一、位线层面
空闲块在主存中离散分布，构建空闲主存块队列的一种方法是开辟一块额外的存储空间，用指针将空闲块链接起来。但是这种方法将造成极大的空间开销，故不具可行性。PCM存储器中的ECP(ErrorCorrectPointer)芯片用来纠正字线上的写干扰错误，存储密度较低，即单元间距较大，可保证无写干扰错误发生。由于每个字线上都有ECP区域，所以空闲块队列的“存储”可借助ECP来实现。在每个字线的ECP中设置一个标记位free，若free为1，则该主存块为空闲块；若free为0，则表示该主存块不为空闲块。这样就可以通过ECP上的标记位方便地判断出主存块是否空闲。除了标记位，本发明也要使用ECP的纠错功能，设置阈值η，表示ECP最多可纠错位数。
缓存与主存之间的地址映射方式采用组相连映射，主存中有特定的字块与缓存字块相对应，故缓存块回写可以根据标记地址找到相应的主存字块。根据缓存中关于主存地址的标记，找到缓存块c对应的主存块m,以及m的邻居块m-1,m+1。将要写入数据(即缓存块c)分别与字块m-1,m+1的每一位做逻辑或运算，记下运算结果为0的个数count。若写入数据与位线邻居单元存储值都为0，则或运算结果是0，可能会出现位线上的写干扰错误。若count<＝η，即逐位或运算完成后，运算结果为0的个数为count，最多会产生数量为count的写干扰错误。故最大错误数小于等于ECP的最大纠错数η，恰好在ECP的纠错能力范围之内，可以直接回写。若count>η，分析同上，可知最大错误数超出ECP的最大纠错数，故不能直接回写，并将缓存块对应的主存块m加入到空闲块队列中，即将标记位free置1。
下面要从主存块m的下一字块开始，在空闲块队列中寻找合适的空闲块，即判断其为可靠空闲主存块后写入。假设在主存块m之后的第n个字块(即字块m+n)为空闲块，将要写入数据(即缓存块c)分别与字块m+n-1，m+n+1的每一位做逻辑或运算，同样记下运算结果为0的个数count。若count>η，这说明当前空闲块“不可靠”，考虑下一个空闲块。若count<＝η，分析同上，此空闲块可视为可靠空闲主存块，写入缓存块c，并将字块m+n的标记位free置0。与直接回写到主存块m不同的是，这里要更改进程运行所必需的页表。
进程的各个页离散地存储在主存的任意物理块中，为保证进程仍然能够正确的运行，即在主存中找到每个页面所对应的物理块，***为每个进程建立了页表，以实现从页号到物理块号的地址映射。假设进程地址空间内的第p页对应着主存中的第m块，若缓存块c直接回写到主存块m，则页表无需更新；若缓存块c回写到主存块m+n，则需要找到页表的第p页，将其对应的块号修改为m+n。
二、字线层面
验证并纠正策略(VerifyandCorrect,VnC)在完成编程后，将新数据与预期数据作对比，检测是否有写干扰错误发生(即原单元x存储‘0’，受到邻居单元RESET散热影响，变为晶态，从而存储‘1’)，如果出现了写干扰，则进行纠正操作(即RESET)。若被纠正的单元x的邻居单元x-1，x+1都为‘0’(即非晶态)，且处于空闲状态，则纠正错误单元x时，进行RESET操作所散热量会影响到邻居单元x-1，x+1，可能会使其存储值变为‘1’。为纠正错误单元x-1与x+1,又需要新的一轮RESET，从而引起级联的RESET操作，导致较大的性能开销。
为解决字线上可能出现的级联现象，本发明基于验证并纠正策略(VerifyandCorrect,VnC)提出改进策略(ModifiedVerifyandCorrect)。以错误单元x为中心，分别向左右两边进行遍历，直到遇到存储值为‘1’的单元为止。假设错误单元x所在字线的部分单元及其存储值如下所示：
(x-2,1),(x-1,0),(x,1),(x+1,0),(x+2,0),(x-2,1)
则需要对x-1，x，x+1，x+2这4个单元同时进行RESET操作，以避免级联现象的出现，提高存储器性能。
在具体实现时，动态感知可靠空闲主存块的缓存块回写策略的线程可表现为：
输入：缓存块c，阈值η
GetCount(缓存块,主存块)//计数函数
_count＝0//统计或运算为0的个数
For缓存块首to缓存块尾do
对缓存块，主存块逐位做或运算并返回result；
If(result＝0)do
_count＝_count+1//或运算为0的个数加1
Endif
EndFor
return_count
When缓存块c回写do
找到缓存块c对应的主存块m，可得出邻居块m-1，m+1；
count＝GetCount(m-1,c)+GetCount(m-1,c)；//或运算为0的总数
If(最大错误数count小于等于ECP最大纠错数η)do
直接回写至主存块m；
Elsedo
主存块m中空闲标记位free置1；
找到主存块m对应的逻辑页p；//方便后续修改页表
While缓存块c未写回主存do
m＝m+1//对下一主存块进行操作
If(新的主存块m是空闲块)do
count＝GetCount(m-1,c)+GetCount(m-1,c)；//或运算为0的总数
If(最大错误数count小于等于ECP最大纠错数η)do
缓存块c回写至新主存块m；
新主存块m中空闲标记位free置0；
将逻辑页p对应的主存块更新为新主存块m；
Figure GDA0003247444360000111
改进验证并纠正策略的具体实现过程可以是：
输入：待纠错单元集合ARR，待纠错单元x
When纠正待纠错单元xdo
将单元x加入集合ARR；
While单元x-i存储值不为1do//i初值为1
将遍历到的单元x-i加入集合ARR；
i＝i+1；//继续沿字线向左遍历；
EndWhile
While单元x+j存储值不为1do//j初值为1
将遍历到的单元x+j加入集合ARR；
j＝j+1；//继续沿字线向右遍历；
EndWhile
对ARR中的单元同时进行纠错，即RESET
EndWhen
本领域内的技术人员应明白，本公开的实施例可提供为方法、***、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本公开是参照根据本公开实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。

Claims (8)

1.一种缓解相变存储器写干扰的方法，其特征是：包括以下步骤：
在位线层面，利用动态查找空闲主存块以确定可回写可靠空闲主存块，实现动态感知；
在字线层面，将新数据与预期数据作对比，检测是否有写干扰错误发生，如果出现了写干扰，则进行纠正操作；
在每个字线的ECP中设置一个标记位，若标记位为1，则该主存块为空闲块；若标记位为0，则表示该主存块不为空闲块，ECP是ErrorCorrectPointer；
动态感知可靠空闲主存块的缓存块回写的具体过程包括：根据缓存中关于主存地址的标记，找到缓存块c对应的主存块m，以及m的邻居块m-1，m+1，将要写入数据分别与邻居块m-1, m+1的每一位做逻辑或运算，记下运算结果为0的个数count；若count<= η，直接回写；若count>η，将缓存块对应的主存块m加入到空闲块队列中，即将标记位置1；η为阈值，表示ECP最多可纠错位数。
2.如权利要求1所述的一种缓解相变存储器写干扰的方法，其特征是：缓存与主存之间的地址映射方式采用组相连映射，主存中有字块与缓存中的字块相对应，缓存块回写根据标记地址找到相应的主存中的字块。
3.如权利要求1所述的一种缓解相变存储器写干扰的方法，其特征是：在空闲块队列中寻找空闲块，即判断其为可靠空闲主存块后写入，假设在主存块m之后的第n个主存块为空闲块，将要写入数据分别与主存块m+n-1，m+n+1的每一位做逻辑或运算，同样记下运算结果为0的个数count；若count>η，这说明当前空闲块不可靠，考虑下一个空闲块；若count<= η，此空闲块可视为可靠空闲主存块，写入缓存块c，并将主存块m+n的标记位置0。
4.如权利要求1所述的一种缓解相变存储器写干扰的方法，其特征是：各进程的各个页离散地存储在主存的任意物理块中，在主存中找到每个页面所对应的物理块，为每个进程建立了页表，以实现从页号到物理块号的地址映射。
5.如权利要求1所述的一种缓解相变存储器写干扰的方法，其特征是：进行纠正操作的具体过程包括：以错误单元x为中心，分别向左右两边进行遍历，直到遇到存储值为‘1’的单元为止。
6.一种缓解相变存储器写干扰的***，其特征是：包括：
动态感知模块，被配置为在位线层面，利用动态查找空闲主存块以确定可回写可靠空闲主存块，实现动态感知；
在每个字线的ECP中设置一个标记位，若标记位为1，则该主存块为空闲块；若标记位为0，则表示该主存块不为空闲块，ECP是ErrorCorrectPointer；
动态感知可靠空闲主存块的缓存块回写的具体过程包括：根据缓存中关于主存地址的标记，找到缓存块c对应的主存块m，以及m的邻居块m-1，m+1，将要写入数据分别与邻居块m-1, m+1的每一位做逻辑或运算，记下运算结果为0的个数count；若count<= η，直接回写；若count>η，将缓存块对应的主存块m加入到空闲块队列中，即将标记位置1；η为阈值，表示ECP最多可纠错位数；
纠错模块，被配置为在字线层面，将新数据与预期数据作对比，检测是否有写干扰错误发生，如果出现了写干扰，则进行纠正操作。
7.一种计算机可读存储介质，其特征是：其中存储有多条指令，所述指令适于由终端设备的处理器加载并执行权利要求1-5中任一项所述的一种缓解相变存储器写干扰的方法。
8.一种终端设备，其特征是：包括处理器和计算机可读存储介质，处理器用于实现各指令；计算机可读存储介质用于存储多条指令，所述指令适于由处理器加载并执行权利要求1-5中任一项所述的一种缓解相变存储器写干扰的方法。
CN201911348124.8A 2019-12-24 2019-12-24 一种缓解相变存储器写干扰的方法及*** Active CN111210858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911348124.8A CN111210858B (zh) 2019-12-24 2019-12-24 一种缓解相变存储器写干扰的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911348124.8A CN111210858B (zh) 2019-12-24 2019-12-24 一种缓解相变存储器写干扰的方法及***

Publications (2)

Publication Number Publication Date
CN111210858A CN111210858A (zh) 2020-05-29
CN111210858B true CN111210858B (zh) 2021-11-09

Family

ID=70786327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911348124.8A Active CN111210858B (zh) 2019-12-24 2019-12-24 一种缓解相变存储器写干扰的方法及***

Country Status (1)

Country Link
CN (1) CN111210858B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916128B (zh) * 2020-07-03 2022-05-17 山东大学 一种缓解相变存储器写干扰的方法及***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727395A (zh) * 2008-10-17 2010-06-09 深圳市朗科科技股份有限公司 闪存设备的管理***、方法及闪存设备
CN102646424A (zh) * 2005-02-22 2012-08-22 株式会社东芝 存储介质，再现方法和记录方法
CN103019955A (zh) * 2011-09-28 2013-04-03 中国科学院上海微***与信息技术研究所 基于pcram主存应用的内存管理方法
CN103985416A (zh) * 2013-02-07 2014-08-13 希捷科技有限公司 向存储单元格施加偏置信号以反转存储器单元格的阻抗漂移
CN106170773A (zh) * 2014-01-09 2016-11-30 桑迪士克科技有限责任公司 用于裸芯上缓冲式非易失性存储器的选择性回拷
CN106445740A (zh) * 2016-09-22 2017-02-22 深圳市先天海量信息技术有限公司 固态硬盘中nand闪存数据的控制方法及控制***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659178B2 (ja) * 2012-03-16 2015-01-28 株式会社東芝 不揮発性記憶装置及び不揮発性メモリの制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646424A (zh) * 2005-02-22 2012-08-22 株式会社东芝 存储介质，再现方法和记录方法
CN101727395A (zh) * 2008-10-17 2010-06-09 深圳市朗科科技股份有限公司 闪存设备的管理***、方法及闪存设备
CN103019955A (zh) * 2011-09-28 2013-04-03 中国科学院上海微***与信息技术研究所 基于pcram主存应用的内存管理方法
CN103985416A (zh) * 2013-02-07 2014-08-13 希捷科技有限公司 向存储单元格施加偏置信号以反转存储器单元格的阻抗漂移
CN106170773A (zh) * 2014-01-09 2016-11-30 桑迪士克科技有限责任公司 用于裸芯上缓冲式非易失性存储器的选择性回拷
CN106445740A (zh) * 2016-09-22 2017-02-22 深圳市先天海量信息技术有限公司 固态硬盘中nand闪存数据的控制方法及控制***

Also Published As

Publication number Publication date
CN111210858A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
US11769557B2 (en) Techniques for preventing read disturb in NAND memory
US11847058B2 (en) Using a second content-addressable memory to manage memory burst accesses in memory sub-systems
CN105095116A (zh) 缓存替换的方法、缓存控制器和处理器
KR20210070378A (ko) 판독 방해 스캔 통합
US11455107B2 (en) Managing sequential write performance consistency for memory devices
US11609712B2 (en) Write operations to mitigate write disturb
CN111210858B (zh) 一种缓解相变存储器写干扰的方法及***
US10496546B2 (en) Cache memory and processor system
WO2022111041A1 (zh) 一种固态硬盘的数据写入方法和装置
US11994990B2 (en) Memory media row activation-biased caching
US20210373887A1 (en) Command delay
CN111190834B (zh) 一种非对称读延迟感知的数据放置方法
US20200363981A1 (en) Time indicator of super block operations
US20210064265A1 (en) Garbage collection in a memory component using an adjusted parameter
US20210064540A1 (en) Methods for supporting mismatched transaction granularities
WO2019205449A1 (zh) 一种提升闪存存储装置中以数据数组保护数据的管理方法
US11776611B2 (en) Managing write disturb for units of a memory device using weighted write disturb counts
US20210405913A1 (en) Host access tracking in a memory sub-system
US20240062835A1 (en) Adaptive integrity scan rates in a memory sub-system based on block health metrics
US11709631B2 (en) Read-modify-write data consistency management
US11119679B2 (en) Storing data based on a probability of a data graph
US20240071522A1 (en) Read counter adjustment for delaying read disturb scans
Jain et al. La-lru: A latency-aware replacement policy for variation tolerant caches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant