CN103014847A - 一种制备高单晶质量的张应变锗纳米薄膜的方法 - Google Patents
一种制备高单晶质量的张应变锗纳米薄膜的方法 Download PDFInfo
- Publication number
- CN103014847A CN103014847A CN2012105872426A CN201210587242A CN103014847A CN 103014847 A CN103014847 A CN 103014847A CN 2012105872426 A CN2012105872426 A CN 2012105872426A CN 201210587242 A CN201210587242 A CN 201210587242A CN 103014847 A CN103014847 A CN 103014847A
- Authority
- CN
- China
- Prior art keywords
- inxga1
- xas
- geoi
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种制备高单晶质量的张应变锗纳米薄膜的方法,该方法包括以下步骤:提供一GeOI衬底;在该GeOI衬底的顶层锗上外延InxGa1-xAs层,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,x的取值范围为0~1;在该InxGa1-xAs层上外延Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI 结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度;利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口;湿法腐蚀,直至所述埋氧层被腐蚀完全,其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。本发明所制备的张应变锗具有较低的位错密度,较高的单晶质量;通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点;制备的Ge薄膜应变大,迁移率高。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种制备高单晶质量的张应变锗纳米薄膜的方法。
背景技术
随着微电子技术的日益发展,在越来越低的生产成本下,器件的性能趋于高速、低功耗,同时特征尺寸亦越来越小,集成电路的芯片集成度不断提高。特征尺寸的不断减小导致传统的体硅材料正面临其物理极限。近年来,许多研究小组提出利用高载流子迁移率的非硅材料取代当今硅材料作为沟道材料来制作晶体管,以延续摩尔定律的发展。提高晶体管特性的关键因素是提高器件沟道的载流子迁移率,高的载流子迁移率可以提高器件的驱动电流,进而降低其功耗,从而改善晶体管的性能。 具有较高电子和空穴迁移率的Ge材料收到广泛关注。
同时,Ge中电子和空穴的迁移率随着张应变的增大而提高,为了得到低位错密度、高应变的Ge纳米薄膜,目前采用的主要方法有:通过外延生长技术在硅上生长Ge纳米薄膜,并利用Si和Ge的热膨胀系数的失配从而达到张应变;在GaAs上先生长组分递增的InxGa1-xAs缓冲层,然后在InxGa1-xAs上外延Ge薄膜,由于InxGa1-xAs晶格常数较大从而得到具有张应变的Ge薄膜。然而前者得到的Ge薄膜中张应力大小有限,后者则由于要生长厚度大的缓冲层所具有的复杂工艺增加了成本,同时,两种方法所制备的张应变Ge纳米薄膜由于晶格失配都具有较高的位错密度,限制了应变Ge薄膜的进一步应用。
鉴于此,实有必要提供一种新的方法解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种制备高单晶质量的张应变锗纳米薄膜的方法,用于解决现有的方法制备的Ge薄膜中张应力大小有限以及所制备的张应变Ge纳米薄膜由于晶格失配都具有较高的位错密度的问题。
为了解决上述技术问题,本发明采用如下技术方案:一种制备高单晶质量的张应变锗纳米薄膜的方法,该方法包括以下步骤:
提供一GeOI衬底;其包括底层硅、位于该底层硅上的埋氧层以及位于该埋氧层上的顶层锗;
在该GeOI衬底的顶层锗上外延InxGa1-xAs层,形成InxGa1-xAs/GeOI结合体,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,x的取值范围为0~1;
在该InxGa1-xAs层上外延Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度;
利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口;
湿法腐蚀,直至所述埋氧层被腐蚀完全,其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。
优选地,通过调节x值以及InxGa1-xAs层厚度调节Ge纳米薄膜中张应变大小。
优选地,在该InxGa1-xAs层上外延Ge纳米薄膜层采用MBE或者MOCVD生长技术。
优选地,所述湿法腐蚀采用HF或BOE溶液。
本发明提供了一种具有张应变、高迁移率Ge薄膜的制备方法。提供一GeOI衬底;其包括底层硅、位于该底层硅上的埋氧层以及位于该埋氧层上的顶层锗;在该GeOI衬底的顶层锗上外延InxGa1-xAs层,形成InxGa1-xAs/GeOI 结合体,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,此时将受到压应力作用而保持与GeOI中顶层锗膜晶格常数一致。在该InxGa1-xAs层上继续外延生长一层Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI 结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度,此时所生长的锗纳米薄膜是在具有相同晶格常数的具有压应变的InxGa1-xAs上生长,故所生长的锗纳米薄膜具有较低的缺陷。当把Ge/InxGa1-xAs/GeOI材料体系中的埋氧层腐蚀掉后,最初具有压应变的InxGa1-xAs材料将弛豫从而在上下两层锗纳米薄膜中产生张应变,此过程为应力共享效应。本发明利用应力共享效应可制备出高单晶质量的张应变Ge纳米薄膜, 基于该方法所制备的张应变锗具有较低的位错密度,较高的单晶质量;通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点;制备的Ge薄膜应变大,迁移率高。
附图说明
图1a-1f显示为本发明制备高单晶质量的张应变锗纳米薄膜的方法的流程图。
元件符号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图1f所示。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种制备高单晶质量的张应变锗纳米薄膜的方法,该方法包括以下步骤:
提供一GeOI衬底;其包括底层硅、位于该底层硅上的埋氧层以及位于该埋氧层上的顶层锗;
在该GeOI衬底的顶层锗上外延InxGa1-xAs层,形成InxGa1-xAs/GeOI结合体,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,x的取值范围为0~1;
在该InxGa1-xAs层上外延Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度;
利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口;
湿法腐蚀,直至所述埋氧层被腐蚀完全,其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。
具体的,请参照附图1a-1f为本发明制备高单晶质量的张应变锗纳米薄膜的方法的流程图。
请参阅图1a所示,提供一商用的GeOI衬底;其包括底层硅1、位于该底层硅1上的埋氧层2以及位于该埋氧层2上的顶层锗3;然后可以对该GeOI衬底进行清洗,去除有机物污染、氧化物或金属杂质等。
所述顶层锗3可以包含杂质亦即掺杂剂,以便控制膜的导电类型。该顶层锗的厚度可以依赖于此层所用的工艺类型亦即锗材料类型而变化。一般厚度为10-100nm,以约10-30nm的厚度为优选。
参阅图1b所示,接着采用分子束外延生长MBE技术或者MOCVD生长技术在GeOI衬底的顶层锗3上外延InxGa1-xAs层4,其中该InxGa1-xAs层4中In组分x=0~1,优选为0.2~0.5。所述InxGa1-xAs层4的厚度小于100nm,不超过InxGa1-xAs/GeOI 衬底体系的临界厚度。
接着,请参阅图1c所示,采用分子束外延生长MBE或者MOCVD生长技术在InxGa1-xAs/GeOI的结合体上外延Ge纳米薄膜5,其中该Ge纳米薄膜的厚度与最开始GeOI衬底中顶层锗3的厚度相等,并满足不超过Ge/InxGa1-xAs/GeOI 衬底体系临界厚度的条件.
请参阅图1d所示,利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 体系进行图形化,以得到腐蚀窗口6。利用HF溶液或BOE溶液对图形化的Ge/InxGa1-xAs/GeOI 体系进行腐蚀,直至GeOI埋氧层被腐蚀完全,Ge/InxGa1-xAs/Ge的三明治结构将与衬底脱离(如图1e所示),同时由于应力共享效应在上下两层锗膜中产生张应变。
为了后续潜在工艺要求,例如器件制作以及材料表征等,可将该三明治结构的材料体系利用传统的转印法转移至新的衬底形成新的结构体系(如图1f所示),其中该衬底材料可以传统的硅、氧化片等刚性材料,也可以为PDMS、PI、PET等柔性或塑性衬底。
本发明所制备的张应变锗具有较低的位错密度,较高的单晶质量;通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点;制备的Ge薄膜应变大,迁移率高。
综上所述,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,该方法包括以下步骤:
提供一GeOI衬底;其包括底层硅、位于该底层硅上的埋氧层以及位于该埋氧层上的顶层锗;
在该GeOI衬底的顶层锗上外延InxGa1-xAs层,形成InxGa1-xAs/GeOI结合体,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,x的取值范围为0~1;
在该InxGa1-xAs层上外延Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度;
利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口;
湿法腐蚀,直至所述埋氧层被腐蚀完全,其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。
2.根据权利要求1所述的制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,所述的顶层锗厚度为30nm~100nm。
3.根据权利要求1所述的制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,通过调节x值以及InxGa1-xAs层的厚度调节Ge纳米薄膜中张应变大小。
4.根据权利要求1所述的制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,在该InxGa1-xAs层上外延Ge纳米薄膜层采用MBE或者MOCVD生长技术。
5.根据权利要求1所述的制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,所述湿法腐蚀采用HF溶液或BOE溶液。
6.根据权利要求1所述的制备高单晶质量的张应变锗纳米薄膜的方法,其特征在于,在该GeOI衬底的顶层锗上外延InxGa1-xAs层之前还包括清洗的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210587242.6A CN103014847B (zh) | 2012-12-28 | 2012-12-28 | 一种制备高单晶质量的张应变锗纳米薄膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210587242.6A CN103014847B (zh) | 2012-12-28 | 2012-12-28 | 一种制备高单晶质量的张应变锗纳米薄膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103014847A true CN103014847A (zh) | 2013-04-03 |
CN103014847B CN103014847B (zh) | 2015-08-05 |
Family
ID=47963946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210587242.6A Active CN103014847B (zh) | 2012-12-28 | 2012-12-28 | 一种制备高单晶质量的张应变锗纳米薄膜的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103014847B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103397381A (zh) * | 2013-08-07 | 2013-11-20 | 常熟苏大低碳应用技术研究院有限公司 | 聚合物辅助沉积制备外延锗薄膜制备方法 |
WO2018231149A1 (en) * | 2017-06-16 | 2018-12-20 | Nanyang Technological University | Method of facilitating straining of a semiconductor element for semiconductor fabrication, semiconductor platform obtained by the method, and optoelectronic device comprising the semiconductor platform |
CN111192853A (zh) * | 2020-01-10 | 2020-05-22 | 北京飓芯科技有限公司 | 一种基于3d叠层掩模衬底的外延层材料剥离方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202616233U (zh) * | 2012-05-15 | 2012-12-19 | 深圳信息职业技术学院 | 张应变锗薄膜外延结构 |
-
2012
- 2012-12-28 CN CN201210587242.6A patent/CN103014847B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202616233U (zh) * | 2012-05-15 | 2012-12-19 | 深圳信息职业技术学院 | 张应变锗薄膜外延结构 |
Non-Patent Citations (1)
Title |
---|
E.A.FITZGERALD ET AL.: "Monolithic Ⅲ-Ⅴ/Si Integration", 《IEEE》, 31 December 2008 (2008-12-31), pages 1421 - 1424 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103397381A (zh) * | 2013-08-07 | 2013-11-20 | 常熟苏大低碳应用技术研究院有限公司 | 聚合物辅助沉积制备外延锗薄膜制备方法 |
WO2018231149A1 (en) * | 2017-06-16 | 2018-12-20 | Nanyang Technological University | Method of facilitating straining of a semiconductor element for semiconductor fabrication, semiconductor platform obtained by the method, and optoelectronic device comprising the semiconductor platform |
US11581451B2 (en) | 2017-06-16 | 2023-02-14 | Nanyang Technological University | Method of facilitating straining of a semiconductor element for semiconductor fabrication, semiconductor platform obtained by the method, and optoelectronic device comprising the semiconductor platform |
CN111192853A (zh) * | 2020-01-10 | 2020-05-22 | 北京飓芯科技有限公司 | 一种基于3d叠层掩模衬底的外延层材料剥离方法 |
CN111192853B (zh) * | 2020-01-10 | 2022-10-14 | 北京飓芯科技有限公司 | 一种基于3d叠层掩模衬底的外延层材料剥离方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103014847B (zh) | 2015-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104124272B (zh) | 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法 | |
US8828818B1 (en) | Methods of fabricating integrated circuit device with fin transistors having different threshold voltages | |
CN103280398B (zh) | 一种制备横向石墨烯pn结的方法 | |
CN102751232B (zh) | 利用锗浓缩技术制备SiGe或Ge纳米线的方法 | |
Chang et al. | The fabrication of ZnO nanowire field-effect transistors by roll-transfer printing | |
CN103311305A (zh) | 硅基横向纳米线多面栅晶体管及其制备方法 | |
WO2017016527A3 (zh) | 一种生长在Si衬底上的GaAs薄膜及其制备方法 | |
WO2015100245A1 (en) | Flexible single-crystalline semiconductor device and fabrication methods thereof | |
CN103014847B (zh) | 一种制备高单晶质量的张应变锗纳米薄膜的方法 | |
CN103065938B (zh) | 一种制备直接带隙Ge薄膜的方法 | |
GB2501432B (en) | Photovoltaic cell | |
CN104992969B (zh) | 具有缓冲层的半导体器件及其制作方法 | |
CN103779182B (zh) | 纳米线的制造方法 | |
CN106952952A (zh) | 一种iii‑v cmos型赝配异质结场效应晶体管 | |
CN103700578B (zh) | 一种锗硅纳米线叠层结构的制作方法 | |
CN102214685A (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
CN102129981A (zh) | 一种纳米线及纳米线晶体管的制作方法 | |
CN105070763B (zh) | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 | |
US9455323B2 (en) | Under-spacer doping in fin-based semiconductor devices | |
CN103700582B (zh) | 一种锗纳米线叠层结构的制作方法 | |
CN103219274B (zh) | 基于量子阱结构来制备SGOI或sSOI的方法 | |
CN101476103A (zh) | 一种制备有机半导体材料红荧烯微-纳米线的方法 | |
CN105161532A (zh) | 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法 | |
CN105355563A (zh) | 一种柔性半导体器件的制备方法 | |
CN103098188A (zh) | 半导体基板及绝缘栅极型场效电子晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |