CN103700578B - 一种锗硅纳米线叠层结构的制作方法 - Google Patents

一种锗硅纳米线叠层结构的制作方法 Download PDF

Info

Publication number
CN103700578B
CN103700578B CN201310740895.8A CN201310740895A CN103700578B CN 103700578 B CN103700578 B CN 103700578B CN 201310740895 A CN201310740895 A CN 201310740895A CN 103700578 B CN103700578 B CN 103700578B
Authority
CN
China
Prior art keywords
germanium
silicon
laminated construction
manufacture method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310740895.8A
Other languages
English (en)
Other versions
CN103700578A (zh
Inventor
王盛凯
刘洪刚
孙兵
常虎东
赵威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310740895.8A priority Critical patent/CN103700578B/zh
Publication of CN103700578A publication Critical patent/CN103700578A/zh
Application granted granted Critical
Publication of CN103700578B publication Critical patent/CN103700578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种锗硅纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；以及利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构。本发明提供的锗硅纳米线结构的制作方法，具有可大面积生长、工艺简便、纳米线直径可控以及制备成本低等优点。

Description

一种锗硅纳米线叠层结构的制作方法
技术领域
本发明涉及半导体集成技术领域，特别涉及一种锗硅纳米线叠层结构的制作方法。
背景技术
半导体技术作为信息产业的核心和基础，是衡量一个国家科学技术进步和综合国力的重要标志。在过去的40多年中，硅基集成技术遵循摩尔定律通过缩小器件的特征尺寸来提高器件的工作速度、增加集成度以及降低成本，硅基CMOS器件的特征尺寸已经由微米尺度缩小到纳米尺度。然而当MOS器件的栅长缩小到90纳米以下，栅介质(二氧化硅)的厚度已经逐渐减小到接近1纳米，关态漏电增加、功耗密度增大、迁移率退化等物理极限使器件性能恶化，传统硅基微电子集成技术开始面临来自物理与技术方面的双重挑战。
从材料方面来说，采用高迁移率材料替代传统硅材料作为衬底材料将是半导体集成技术的重要发展方向。因为锗硅的空穴迁移率和电子迁移率都显著高于硅材料，所以锗硅被认为有望取代硅材料以适应22纳米以下逻辑器件的需求。另一方面，从器件微结构上来说，为了进一步提高栅对沟道载流子浓度的控制能力，以鳍状栅、纳米线为代表的三维结构将取代传统的平面结构，成为22纳米节点以下的主流结构。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种锗硅纳米线叠层结构的制作方法，以解决锗硅纳米线叠层结构的选择性腐蚀和制备问题，达到大规模、低成本制备锗硅纳米线叠层结构的目的。
(二)技术方案
为达到上述目的，本发明提供了一种锗硅纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；以及利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构。
上述方案中，所述在单晶衬底表面交替外延锗硅薄膜与锗薄膜的步骤中，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延锗硅薄膜与锗薄膜。所述锗硅薄膜与锗薄膜是单晶、非晶或多晶锗硅薄膜与锗薄膜。所述单晶衬底是硅、绝缘体上硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构，该单晶衬底的晶向是(100)、(110)或者(111)的一种，该单晶衬底的类型是本征的、p型掺杂或n型掺杂的。
上述方案中，所述在单晶衬底表面交替外延锗硅薄膜与锗薄膜的步骤中，锗薄膜的厚度为5～5000纳米，锗硅薄膜的厚度为5～5000纳米，锗硅薄膜中锗的组分比例介于1％～80％之间。
上述方案中，所述获得的锗硅/锗的线条结构中，线条宽度为5～5000纳米，线条高度为5～5000纳米，长度为5纳米～50厘米。
上述方案中，所述在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化的步骤中，所述纯氧的压强介于1个大气压至100个大气压之间，氧化的反应温度介于450至800摄氏度之间。
上述方案中，所述在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化的步骤中，所述含有氧气的混和气体中除了氧气以外还包含有氮气、氦气、氖气或氩气。
上述方案中，所述利用化学腐蚀的方法去除二氧化锗的步骤中，所述化学腐蚀方法是利用水溶液、盐酸、硫酸、氨水或利用有机溶剂所稀释的水溶液，腐蚀掉氧化形成的二氧化锗。所述有机溶剂包括甲醇、乙醇或丙酮，与水能够以任意比例混合；所述利用有机溶剂所稀释的水溶液中，水的摩尔比介于0.1％～99％之间。
(三)有益效果
本发明提供的这种锗硅纳米线叠层结构的制作方法，通过控制氧化温度对锗/锗硅纳米线进行选择性氧化的方法，具有较大的温度工艺窗口，方法简便，成本低廉，因而具有非常重要的应用价值和经济价值，可以实现锗硅纳米微结构尺寸在亚22纳米及以上节点上的精确控制，具有重要意义。另外，利用本发明，由于采用了锗/锗硅的叠层结构，通过热力学控制，实现了选择性氧化，使锗硅层中的锗组分被优先氧化成二氧化锗，而锗硅层中则保持不被氧化的状态，进而通过水溶液腐蚀的方法去除二氧化锗，从而获得了锗硅纳米线叠层结构，所以解决了锗硅纳米线叠层结构的选择性腐蚀和制备问题，达到大规模、低成本制备锗硅纳米线叠层结构的目的。
附图说明
图1是本发明提供的制作锗硅纳米线叠层结构的方法流程图；
图2至图5是依照本发明实施例的制作锗硅纳米线叠层结构的工艺流程图；其中：
图2是硅基锗/锗硅交替叠层衬底结构的示意图；
图3是经刻蚀得到的硅基锗/锗硅线条示意图；
图4是利用氧化方法获得的硅基锗硅/二氧化锗纳米线条叠层结构的示意图；
图5是利用选择性湿法刻蚀技术除掉锗硅线条间二氧化锗的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的这种锗硅纳米线叠层结构的制作方法，通过控制氧气反应温度，使氧气对锗/锗硅复合结构进行选择性氧化，优先氧化锗层形成二氧化锗同时保持锗硅不被氧化，进一步利用选择性腐蚀的方法去除掉二氧化锗层，从而获得锗硅纳米线叠层结构。
如图1所示，图1是本发明提供的制作锗硅纳米线叠层结构的方法流程图，该方法包括以下步骤：
步骤1：在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；
步骤2：在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；
步骤3：利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构。
步骤1中所述在单晶衬底表面交替外延锗硅薄膜与锗薄膜，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延锗硅薄膜与锗薄膜。所述锗硅薄膜与锗薄膜是单晶、非晶或多晶锗硅薄膜与锗薄膜。所述单晶衬底是硅、绝缘体上硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构，该单晶衬底的晶向是(100)、(110)或者(111)的一种，该单晶衬底的类型是本征的、p型掺杂或n型掺杂的。锗薄膜的厚度为5～5000纳米，锗硅薄膜的厚度为5～5000纳米，锗硅薄膜中锗的组分比例介于1％～80％之间。所述获得的锗硅/锗的线条结构中，线条宽度为5～5000纳米，线条高度为5～5000纳米，长度为5纳米～50厘米。
步骤2中所述在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，所述纯氧的压强介于1个大气压至100个大气压之间，氧化的反应温度介于450至800摄氏度之间。所述含有氧气的混和气体中除了氧气以外还包含有氮气、氦气、氖气或氩气。
步骤3中所述利用化学腐蚀的方法去除二氧化锗，是利用水溶液、盐酸、硫酸、氨水或利用有机溶剂所稀释的水溶液，腐蚀掉氧化形成的二氧化锗。所述有机溶剂包括甲醇、乙醇或丙酮，与水能够以任意比例混合；所述利用有机溶剂所稀释的水溶液中，水的摩尔比介于0.1％～99％之间。
基于图1所示的制作锗硅纳米线叠层结构的方法流程图，图2至图5是依照本发明实施例的制作锗硅纳米线叠层结构的工艺流程图，具体包括：
如图2所示，选用在绝缘体上硅衬底上交替外延锗硅层101与锗层102各4层。其中锗硅层中锗的组分为50％。绝缘体上硅衬底结构包括硅衬底片105、二氧化硅层104，以及绝缘体上硅层103。其中二氧化硅层104厚度200纳米，绝缘体上硅层103厚度为100纳米。交替外延锗层厚度为30纳米，锗硅层厚度30纳米。
如图3所示，利用电子束光刻技术以及利用感应耦合等离子刻蚀(ICP)刻蚀技术利用SF6在图2的结构上刻蚀获得宽度20纳米的锗硅线条202/锗线条201的周期结构，线条间距为100纳米。
如图4所示，对图3结构进行一个大气压纯氧气条件下的氧化处理，氧化温度设定为550摄氏度，处理30分钟，使锗层被选择性氧化成为二氧化锗，而锗硅层保持不被氧化的状态。
如图5所示，利用选择性湿法刻蚀方法，将图4所获得的结构置于去离子水中，将二氧化锗溶解掉，从而得到硅基绝缘体上锗硅纳米线条叠层结构。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种锗硅纳米线叠层结构的制作方法，其特征在于，该方法包括：
在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；
在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；以及
利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构；
其中，所述在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化的步骤中，所述纯氧的压强介于1个大气压至100个大气压之间，氧化的反应温度介于450至800摄氏度之间。
2.根据权利要求1所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述在单晶衬底表面交替外延锗硅薄膜与锗薄膜的步骤中，是利用分子束外延或者超高真空化学气相沉积法在单晶衬底表面交替外延锗硅薄膜与锗薄膜。
3.权利要求2所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述锗硅薄膜与锗薄膜是单晶、非晶或多晶锗硅薄膜与锗薄膜。
4.权利要求2所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述单晶衬底是硅、绝缘体上硅、砷化镓、蓝宝石、碳化硅、磷化铟、覆盖有结晶氧化物的硅衬底或砷化镓衬底，以及上述衬底的复合结构，该单晶衬底的晶向是(100)、(110)或者(111)的一种，该单晶衬底的类型是本征的、p型掺杂或n型掺杂的。
5.根据权利要求1所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述在单晶衬底表面交替外延锗硅薄膜与锗薄膜的步骤中，锗薄膜的厚度为5～5000纳米，锗硅薄膜的厚度为5～5000纳米，锗硅薄膜中锗的组分比例介于1％～80％之间。
6.根据权利要求1所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述获得的锗硅/锗的线条结构中，线条宽度为5～5000纳米，线条高度为5～5000纳米，长度为5纳米～50厘米。
7.根据权利要求1所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化的步骤中，所述含有氧气的混和气体中除了氧气以外还包含有氮气、氦气、氖气或氩气。
8.根据权利要求1所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述利用化学腐蚀的方法去除二氧化锗的步骤中，所述化学腐蚀方法是利用去离子水、盐酸、硫酸、氨水或利用有机溶剂所稀释的水溶液，腐蚀掉氧化形成的二氧化锗。
9.根据权利要求8所述的锗硅纳米线叠层结构的制作方法，其特征在于，所述有机溶剂包括甲醇、乙醇或丙酮，与水能够以任意比例混合；所述利用有机溶剂所稀释的水溶液中，水的摩尔比介于0.1％～99％之间。
CN201310740895.8A 2013-12-27 2013-12-27 一种锗硅纳米线叠层结构的制作方法 Active CN103700578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310740895.8A CN103700578B (zh) 2013-12-27 2013-12-27 一种锗硅纳米线叠层结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310740895.8A CN103700578B (zh) 2013-12-27 2013-12-27 一种锗硅纳米线叠层结构的制作方法

Publications (2)

Publication Number Publication Date
CN103700578A CN103700578A (zh) 2014-04-02
CN103700578B true CN103700578B (zh) 2017-03-01

Family

ID=50362071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310740895.8A Active CN103700578B (zh) 2013-12-27 2013-12-27 一种锗硅纳米线叠层结构的制作方法

Country Status (1)

Country Link
CN (1) CN103700578B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576856B2 (en) * 2014-10-27 2017-02-21 Globalfoundries Inc. Fabrication of nanowire field effect transistor structures
CN107924946B (zh) * 2015-09-25 2021-10-01 英特尔公司 使用选择性氮化硅覆盖对具有自对准内部间隔件和soi finfet的多沟道纳米线器件的制造
CN106229256A (zh) * 2016-07-29 2016-12-14 东莞华南设计创新院 一种硅锗纳米线的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441062A (zh) * 2013-09-09 2013-12-11 厦门大学 一种Ge组分及带宽可调控的SiGe纳米带的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441062A (zh) * 2013-09-09 2013-12-11 厦门大学 一种Ge组分及带宽可调控的SiGe纳米带的制备方法

Also Published As

Publication number Publication date
CN103700578A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
Ben et al. 2D III‐Nitride Materials: Properties, Growth, and Applications
CN104726845B (zh) h-BN上石墨烯纳米带的制备方法
CN103280398B (zh) 一种制备横向石墨烯pn结的方法
CN109234807A (zh) 一种可拉伸晶体半导体纳米线及其制备方法
CN104143496B (zh) 一种基于层转移的晶硅薄膜的制备方法
Yoo et al. Epitaxial growth of radial Si pin junctions for photovoltaic applications
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN103700578B (zh) 一种锗硅纳米线叠层结构的制作方法
CN106645357B (zh) 一种晶体纳米线生物探针器件的制备方法
Gao et al. Recent advances in Sb-based III–V nanowires
CN103779182B (zh) 纳米线的制造方法
CN103700582B (zh) 一种锗纳米线叠层结构的制作方法
CN102263166B (zh) 采用纳米粒子提高AlGaN基探测器性能的方法
CN105088342A (zh) 一种Ge量子点的制备方法及其应用
CN102569027A (zh) 一种控制锗纳米微结构尺寸的方法
CN103693615B (zh) 一种锗纳米线结构的制作方法
CN107919400B (zh) 一种InSe晶体管及其制备方法
CN100446194C (zh) 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法
Ai et al. Top-down fabrication of shape controllable Si nanowires based on conventional CMOS process
Sichanugrist et al. Impact of anodic aluminum oxide fabrication and post-deposition anneal on the effective carrier lifetime of vertical silicon nanowires
Zhang et al. Horizontal InAs nanowire transistors grown on patterned silicon-on-insulator substrate
Jang et al. Optimization of wire array formation in p-type silicon for solar cell application
Li et al. A Study of Selectively Digital Etching Silicon-Germanium with Nitric and Hydrofluoric Acids
CN106783578B (zh) 一种控制砷化镓纳米微结构尺寸的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140402

Assignee: Beijing Eaststar Application Physics Institute

Assignor: Institute of Microelectronics, Chinese Academy of Sciences

Contract record no.: X2023990000789

Denomination of invention: A Manufacturing Method for Layered Structure of Ge Si Nanowires

Granted publication date: 20170301

License type: Common License

Record date: 20230901

EE01 Entry into force of recordation of patent licensing contract