CN103003914A - 使用离子植入修改衬底图案特征的方法及*** - Google Patents

使用离子植入修改衬底图案特征的方法及*** Download PDF

Info

Publication number
CN103003914A
CN103003914A CN2011800239110A CN201180023911A CN103003914A CN 103003914 A CN103003914 A CN 103003914A CN 2011800239110 A CN2011800239110 A CN 2011800239110A CN 201180023911 A CN201180023911 A CN 201180023911A CN 103003914 A CN103003914 A CN 103003914A
Authority
CN
China
Prior art keywords
substrate
plasma
ion
patterning
plasma sheath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800239110A
Other languages
English (en)
Inventor
卢多维克·葛特
派崔克·M·马汀
提摩太·J·米勒
维克拉姆·辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN103003914A publication Critical patent/CN103003914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种处理光刻胶特征的方法，包括在制程腔室(302)中定位具有一组图案化光刻胶特征(114a)的衬底(112)，此图案化光刻胶特征在衬底的第一面上；在具有等离子体鞘(308b)的制程腔室中邻近于衬底的第一面产生等离子体(306)。此方法可以还包含以等离子体鞘修改器(312)修改介于等离子体(306)和等离子体鞘(308b)之间的边界的形状，使得部分边界的形状不平行于由面对等离子体的衬底(112)的前表面所定义的平面，其中来自等离子体的离子(310)于第一曝露时以广角度范围撞击到图案化光刻胶特征(114a)上。

Description

使用离子植入修改衬底图案特征的方法及***
技术领域
本发明的实施例涉及一种组件的制造方法的领域。特别是，本发明涉及用于图案化衬底和用于植入衬底以制造组件的一种方法、***和结构。
背景技术
制造电子组件经常使用光学微影。光学微影为图案化衬底的制程，藉由线路可根据图案而形成于衬底上。参照图1a至图1e，显示光学微影制程的简图。一般而言，于衬底112上涂布光硬化聚合光刻胶114(图1a)。之后，具有所需的孔隙图案(aperture pattern)的光罩142配置于衬底114和光源(未显示)之间。来自光源的光10通过光罩142的孔隙照射到衬底112，且传输穿过光罩的孔隙(或者图案的影像)的光投影到光刻胶114。光刻胶部分114a曝露于光10且硬化，而其余的光刻胶部分114b保持未硬化(图1b)。因此，光罩的孔隙的影像可以藉由硬化的光刻胶部分114a而形成。
如图1c所示，剥离未硬化的光刻胶部分114b，而对应于光罩的孔隙图案的三维(3D)光刻胶特征(feature)或地貌(relief)114a可以保留在衬底112上。此后，对衬底进行蚀刻，且可形成对应于光罩的孔隙图案的负影像的沟道116(图1d)。除去残留的光刻胶部分114b后，可形成图案化的衬底112(图1e)。假如金属层沉积在沟道上，具有所需的图案的线路可以形成在衬底112上。
参照图2，显示一个用以投影光罩的孔隙图案的影像到衬底上的传统光学微影***200。光学微影***200包括光源222、光学积分器232和聚光透镜236。此外，光学微影***200可以包括具有所需孔隙图案的光罩142和投影透镜252。如图所示，具有所需波长的光线从光源222发射到光学积分器232和聚光透镜234，这些统称为照明器230。在照明器230中，光10可以被扩展、均一化、聚集或其它条件。接着，光10照射到具有所要的孔隙图案的光罩142上，此孔隙图案将被投影到衬底112上。透过光罩142的孔隙传输的光10可以包含光罩的孔隙图案上的信息。然后，藉由投影透镜252补捉光10，投影透镜252投影光10或者投影光罩的孔隙图案的影像到沉积在衬底112上的光刻胶上。在投影的影像中，投影透镜10可以将影像缩小四或五倍。
为了产生具有较小特征尺寸(例如是沟道的宽度)的线路图案，几种修改已经实施于制程中。如于所述技术领域中所周知，投影小的特征的清晰影像的能力，除了其它因素，可能取决于在制程中使用的光的波长。目前，使用波长为365纳米(nm)和248纳米和193纳米的紫外光。特别是，提出以具有波长为193纳米的氟化氩(argon fluoride，ArF)准分子雷射(excimer laser)产生宽度为13.5纳米的线路。
虽然光学微影是一个具有高产能的高效率制程，但此制程也不是没有缺点。其中一个缺点可能包括线宽粗糙度(Line Width Roughness，LWR)或线边缘粗糙度(Line Edge Roughness，LER)。如于所述技术领域中所周知，在从衬底剥离未硬化的光刻胶部分114b后形成的光刻胶特征的宽度上，线宽粗糙度会过度变异。如果变异发生在光刻胶地貌或特征的侧表面上，此变异称为线边缘粗糙度。由于在蚀刻时变异可能转移到沟道且最终转移至线路，归因于线宽粗糙度或线边缘粗糙度的粗糙度或变异可能是不利的。变异随着在光刻胶形貌或沟道的特征尺寸减少而变得更加显着。举例而言，于制造13.5纳米的特征尺寸的基于193纳米的微影制程观察到4纳米或更大的变异。由于图案化的光刻胶特征的几何形状(包含线粗糙度效应，例如是线宽粗糙度和线边缘粗糙度)于底层图案化时会从光刻胶层转移到组件的底层永久层(underlyingpermanent layer)，因此线宽粗糙度和线边缘粗糙度会限制形成尺寸约低于100纳米的组件能够接受的质量的能力。这样的变异可能会导致非均匀线路以及最终组件退化或失效。此外，根据设计标准，组件的性能可能会受到任一短、中、或长范围的粗糙度的影响。
已试着用几种方法解决线宽粗糙度和线边缘粗糙度的影响。在一个实例中，利用具有移除光刻胶能力的干式化学蚀刻制程，但是一般而言会遭遇图案相依负荷效应(pattern dependent loading effects)，其中在密集图案化区域的移除不同于疏离特征(isolated features)处的移除。此干式化学蚀刻制程可能也会把不必要的缺陷传至光刻胶图案中，其可能导致良率(yield)损失。此外，任何用以解决在光刻胶中的线宽粗糙度/线边缘粗糙度的影响的制程留下原先光刻胶属性(例如是光刻胶的高度、宽度和形貌和完整度)以紧密地维持待图案化的底层特征的关键尺寸(criticaldimension，CD)控制是重要的。
另一种方法用于解决线宽粗糙度/线边缘粗糙度的影响是利用深紫外线(deep ultraviolet，DUV)固化，藉由曝露粗糙的图案于紫外灯，其中透过辐射曝露的加热用以平滑粗糙的线。此方法具有在线段转角导致图案阻碍的不必要边界效应，其导致线变形，在此情况下如同使组件失效。
为了解决光刻胶的紫外光微影制程的绕射极限(其中在照明放射(illuminating radiation)的绕涉极限下，线或其它图案可以具有关键尺寸特征尺寸)，发展出双图案化微影(double patterning lithography，PDL)。已利用许多方法试图确保双图案化微影的成功，包括自我对准双图案化微影和化学冻结微影(chemical freeze lithography)。然而，各个这些制程可能都有关于成本和/或产率的优点和缺点。
除关于光刻胶图案化的控制的上述挑战之外，在图案化衬底特征形成后，图案化衬底特征的尺寸与形状的控制仍然是一挑战。众所皆知，在定义衬底特征在蚀刻后的最终形态和尺寸中，控制用于形成组件(例如是多晶硅或金属栅极或硅鳍(silicon fins))的图案化衬底特征的蚀刻条件是关键的。此外，制程步骤(例如是离子植入)可能影响此衬底特征的形态和尺寸，特别是具有100纳米或更小的级数的尺寸的衬底特征。举例而言，用以提供具有硅鳍的组件的掺杂的衬底的离子布植可能会无意中导致鳍的蚀刻/溅镀。在一些个案中，硅鳍可能发展出明显的表面皱化(surface faceting)，其可能改变待形成的鳍基组件的组件性质。
鉴于以上，体会到有需要去改善影响组件特征图案化的制程(例如是光刻胶微影制程和组件掺杂制程)，特别是对于需要非常小特征尺寸的技术，例如次100纳米关键尺寸的组件。
发明内容
本发明的实施例是有关于一种用以改善图案化衬底的方法和***，特别是藉由处理例如是图案化光刻胶特征或永久图案化衬底特征的地貌特征。在一实例中，处理光刻胶特征的方法包括在制程腔室中定位具有一组图案化光刻胶特征的衬底，此图案化光刻胶特征在衬底的第一侧面上，且在具有邻近于衬底的第一侧面的等离子体鞘的制程腔室中产生等离子体。此方法可以还包含利用等离子体鞘修改器(modifier)修改介于等离子体和等离子体鞘之间的边界的形状，使得部分边界的形状不平行于由面对等离子体的衬底的前表面所定义的平面，其中来自于等离子体的离子于第一曝露时以广角度范围撞击到图案化光刻胶特征上。
在另一个实施例中，图案化衬底的方法包括提供第一组的图案化光刻胶特征在衬底上。此方法还包括曝露第一组的图案化光刻胶特征于自等离子体鞘修改器提取的离子的第一曝露，此等离子体鞘修改器可操作用以提供在衬底上大角度范围的离子入射；以及于衬底上实施微影图案化制程，以形成第二组的图案化光刻胶特征。
附图说明
图1a至图1e是图标说明传统光学微影制程的步骤的衬底剖面示意图。
图2是显示用以投影光罩孔隙图案的影像至衬底上的传统光学微影***的示意图。
图3a是依照本发明的一实施例所显示的衬底处理***的示意图。
图3b是依据本发明所提供的实施例图示说明入射粒子在衬底上的例示性角度分布。
图4显示说明本发明的例示性特征的等离子体鞘修改器和光刻胶特征的剖面图。
图5a至图5d显示处理三维光刻胶图案的一个实施例的例示性的结果。
图6显示在曝露于现有的离子植入后的图案化硅特征。
图7显示在曝露于离子流的例示性广角度范围后的图案化硅特征。
图8显示三维处理的一个实施例。
具体实施方式
现在将参照以下附图更加充分地描述本发明，其中所示为本发明较佳实施例。然而，本发明可以具体实施于许多不同的形式，且本发明应不解释为只限于此处所提出的实施例。然而，提出这些实施例使得本揭示将更彻底与完整，以及对熟知此技术领域者充分传达本发明的范畴。在图示中，所有相同构件是参照相同标号。
为了解决关于上述提及的方法的缺点，提出用于图案化衬底的新颖性和创造性的技术和***。在一些实施例中，这些方法可以包括处理最终将移除的暂时衬底特征，例如是图案化的光刻胶特征。在其它的实施例中，这些方法可以包括处理永久组件特征，例如是半导体结构。特别是，本揭示聚焦于包括用以改善光刻胶特征的质量的离子植入制程的技术，例如是改善在光刻胶特征中的线宽粗糙度和线边缘粗糙度。于此揭示的本制程可与用以形成狭窄特征(包括并入具有非常小的间距(例如是小于约250纳米的间距)的数组的特征)的制程结合使用。这样的制程包括传统的深紫外线微影、双图案化微影、自我对准双图案化微影以及其它的微影制程。然而，所属技术领域中的普通技术人员将认知揭示于此的本技术不限于与任何特定微影制程或任何光刻胶特征尺寸范围结合使用。
本发明的一些实施例使用等离子体浸没离子植入制程来处理具有极小尺寸的光刻胶特征。揭示了包含用以处理三维(three dimensional，3D)结构的新技术的一些实施例。为了清晰与简洁的目的，这些实施例中描述为用于处理具有在多重角度定向的表面的光刻胶的技术。然而，所属技术领域中的普通技术人员将认知本揭示不以此为限。此结构可以是任何类型的具有在不同角度定向的表面的结构。
本实施例亦描述如使用基于等离子体的衬底处理***的技术。而然，所属技术领域中的普通技术人员将认知基于其它种类的次原子、原子或分子粒子的衬底处理***(包含等离子体溅镀)以及束线离子植入***都在本揭示的范围。
参照图3a，显示根据本发明的一个实施例的用以处理三维结构的衬底处理***300。图3b说明处理光刻胶的粒子的角度分布。图示不必要按比例绘制。
如在图3a中所显示，此***300可以包括制程腔室302，其中衬底112和支撑衬底112的平台304配置在制程腔室302中。在本揭示中，此衬底112可以是基于金属、半导体或绝缘体材料的衬底。在本揭示中，图案化光刻胶可以配置在衬底上。在剥离未硬化的部分之后，图案化的光刻胶可以是留在衬底上的光刻胶的硬化部分。
此***300亦可以包括包含在制程腔室302中用以产生等离子体306的等离子体源(未显示)。此等离子体源可以是临场(in-situ)或远程的电感耦合等离子体源、电容耦合等离子体源、螺旋等离子体源、微波等离子体源或任何其它种类的等离子体源。
一个或多个等离子体鞘修改器312可以配置于等离子体306和衬底112之间。在本实施例中，等离子体鞘修改器312可以包含一对彼此间格开一个间距“y”的修改构件312a和312b。在另一个实施例中，修改器312可以包含一个单一修改构件。然而在其它的实施例中，修改器312可以包含三个或更多个彼此隔开用以定义间距的修改构件。
等离子体鞘修改器312能够调整等离子体鞘的电场。在一些实施例中，等离子体鞘修改器312可以是带正电荷或负电荷。等离子体鞘修改器312可以由电性绝缘材料(例如是玻璃)或导体材料(例如是金属)或其组合所构成。如果***300包含超过一个的修改构件，这些构件可以是由相同或不同材料所构成。举例而言，***300可以包含等离子体鞘修改器312，而且等离子体鞘修改器312可以包含两个修改构件312a、312b。修改构件312a和修改构件312b可以是由相同或不同材料所构成。
如果等离子体鞘修改器312包含两个或更多个构件，这些构件可以配置于相同的平面或不同的平面上。举例而言，在处理***300中所包含的等离子体鞘修改器312可以包括两个修改构件312a、312b。构件312a和312b可以配置于相同平面中，使得介于衬底112和各修改构件间的垂直间距“z”相同。在另一个实施例中，修改器312可以包括两个修改构件312a、312b，且各个构件312a、构件312b可以从衬底112以不同垂直间距「z 」隔开。额外的具有等离子体鞘修改器的处理***的描述可以在审查中的美国专利申请案第12/418,120号、第12/417929号(2009年4月3日申请)、已公告的美国专利第7,767,977号和第12/644103号中的任一个找到，其揭示内容在此并入本文参考。
在操作中，在制程腔室302中可以包含临场或远程产生的等离子体。等离子体306可以包含包括所需物种的电子、质子和原子或分子离子、中性粒子和的自由基的碎体(fragment)。在本揭示中，可以使用等离子体碎体306于衬底112上掺杂、蚀刻或沉积材料。在等离子体306中包含的物种不限定于一种或多种的特定物种。这些物种可以包括一个或多个选自第1族和第3A至8A族的元素。包含在等离子体306中的这些物种的例子可以包括氢(H)、氦(He)或其它稀有气体、碳(C)、氧(O)、氮(N)、砷(As)、硼(B)、磷(P)、锑、镓(Ga)、铟(In)、碳硼烷(C2B10H12)或其它分子化合物。如在图3中所显示，等离子体306亦可以包括靠近周缘的等离子体鞘308。在本实施例中，等离子体鞘308可以包含带正电荷的离子310。
如在图中所显示，鞘308是代表等离子体306的鞘的边界。然而，可以了解的是鞘308可以从等离子体306的边缘到等离子体306周围的对象的表面(例如腔室302的壁面和衬底112的表面)延伸一个有限的距离。
当藉由直流偏压或射频偏压对衬底112施加偏压时，可以引导在等离子体鞘308或在等离子体306内的离子310朝向衬底112(未显示)。施加到衬底112的偏压讯号(无论是直流或射频)可以是连续的或是脉冲的。
等离子体鞘修改器312可以修改等离子体鞘308的形状，从而控制离子310的入射角度分布。举例而言，等离子体鞘修改器312可以修改在等离子体鞘242中的电场以及修改等离子体鞘308的形状。在本实施例中，等离子体鞘修改器312可以将至少部分的鞘308修改成为相对于主等离子体(bulk plasma)306为凹面状的等离子体鞘308b(修改鞘308b)，或者相对于主等离子体为圆顶状(凸面状)的等离子体。当提供偏压于衬底112时，朝向衬底112吸引的离子310可以以大的入射角范围穿过修改构件312a和修改构件312b的间距“y”。在传统的基于等离子体的处理***中，最靠近衬底的等离子体鞘平行衬底。当提供偏压于衬底时，离子在实质上垂直于等离子体鞘的路径行进，因此实质上垂直于衬底。所以，在传统的等离子体处理***中的离子具有的入射角范围为负3度到正3度。然而，在本实施例中，修改鞘308b可以修改离子310的入射角。如图3a所显示，修改鞘308b相对于衬底为多重角度。因此，垂直穿越修改鞘308b的离子310可以多重角度行进。从修改鞘308b的不同部分朝向衬底112行进的离子310可以具有不同入射角，而且离子310将因此具有大的入射角范围。如图3b所显示，离子310的入射角可以介于大约正60度到大约负60度之间的范围，其中心大约0度。在一些实施例中，可以藉由等离子体鞘修改器312产生的电场而额外地修改离子310的入射角。
取决于一些因素(包括但不限于等离子体鞘修改器312的配置和特性)，离子的入射角度可以被额外修改。这些因素的例子可以包含介于修改构件312a和修改构件312b之间的水平距离“Y”、介于修改器312和衬底112之间的垂直距离“Z”、介于衬底112和各个修改构件312a、312b之间的垂直距离“z”的差异(未显示)以及修改器312的电性。亦可以调整其它的等离子体制程参数而调整离子的入射角和/或入射角分布。额外的描述可以在审查中的美国专利申请案第12/418,120号、第12/417929号、第12/644103号找到，如上所述，其揭示内容在此并入本文参考。
藉由修改等离子体鞘312可以共形(conformally)或等向性地处理具有在不同角度定向的表面的三维结构。如下文所述，修改等离子体鞘312可以用于同时等向地处理三维结构(例如三维光刻胶地貌)的多个表面。
参照图4，依据本发明的一个实施例显示用于处理三维结构的技术。在本实施例中，此技术可用于降低包含在三维光刻胶地貌114a中的线边缘粗糙度和线宽粗糙度。如上所述，在去除光刻胶的未硬化部分后，在光学微影时得到的三维光刻胶地貌114a中可能产生线边缘粗糙度和线宽粗糙度。在本实施例中，藉由于地貌114a的不同表面实施等离子体辅助掺杂(plasma assisted doping，PLAD)或等离子体沈浸离子植入(plasmaimmersion ion implantation，PIII)制程并利用等离子体鞘修改器312，可以降低包含在光刻胶地貌114a中的线边缘粗糙度和线宽粗糙度。所属技术领域中的普通技术人员应了解此图不必要依比例绘制。
如图4所绘制，可以配置具有侧表面114a-1和上表面114a-2的三维光刻胶地貌114a于衬底112上。衬底112和光刻胶地貌114a配置在包含等离子体鞘修改器312的等离子体处理***中，而且等离子体配置在衬底112附近。因此，可以引导在等离子体中的离子310穿过等离子体鞘修改构件312a和312b之间的间距而朝向光刻胶地貌114a的表面。如图所显示，可以在多重入射角下引导离子310。
在本实施例中，光刻胶地貌114a的侧表面114a-1和上表面114a-2可以植入离子310。虽然可以植入各式各样的离子种类，然而在本发明中可以植入氦(He)或氩(Ar)离子。虽然光刻胶曝露于离子的时间可以涵盖广范围，然而在本发明的实施例中，可以调整曝露时间大约从一秒钟到几分钟。
进行实验来研究依照本发明而配置的等离子体处理***(PSMsystem)的线边缘粗糙度影响。如底下所使用，“PSM***”或“PSM等离子体***”是指等离子体处理***(plasma processing system)，此等离子体处理***利用等离子体鞘修改器来提供离子的广范围的角度分布，所述离子是朝向定位在部分等离子体附近的衬底。广(wide)、广范围(wide range)或广角度范围(wide angular range)这些用语是配合离子入射角度而使用，这些用语是指一组角度，其延伸的总范围大约5度或更大的角度。如图3b所显示，等离子体鞘修改器用以提供包含广角度范围分布的离子的剂量的曝露。在一些例子中，提取板(extraction plate)这个用语可以用来指等离子体鞘修改器，其可以包含具有孔隙的平板，此平板诱发经修改的等离子体鞘(参见组件308b)的形成并且亦从等离子体中提取离子，使得离子以广角度范围撞击到衬底上。
再度参照图4，使用例示性提取板，将具有大约40纳米的标称(nominal)关键尺寸的一组光刻胶线曝露于3千伏特的氦等离子体。藉由在3到4千伏特下植入氦离子310到光刻胶地貌114a的上表面114-2和侧表面114a-1，可以改善线边缘粗糙度从5.6纳米到3.2纳米，而且观察到在线边缘粗糙度和线宽粗糙度有大约40％的改善。藉由使用等离子体鞘修改器312植入氦离子同时于光刻胶地貌114a的多重表面114a-1和114a-2，等向性地产生了改善。
此外，观察到仅光刻胶地貌114a的最小关键尺寸收缩。特别是，处理前量测到的关键尺寸为39.1纳米在处理后仅减少至37.6纳米，其表示当以多重入射角将氦离子植入光刻胶地貌114a时仅有4％的收缩。亦观察到极小的表面皱化或溅镀。由于等离子体辅助掺杂或等离子体沈浸离子植入制程是低能量制程，所以离子310植入的深度相当浅。因此，藉由离子植入引起的任何光刻胶地貌114a的改变(例如光刻胶收缩和/或溅镀)可以达最小。
在不同的实施例当中，对于图案化光刻胶特征的最佳线粗糙度可以取决于在底层衬底中待使用图案化光刻胶制造的组件的本质。因此，在本发明的实施例中，可以使用一组参数进行调节，以在所需的粗糙度特征中产生最佳减损。这些参数可以包括离子种类、离子能量、光刻胶种类、光刻胶特征尺寸以及和等离子体鞘修改器有关的几何特征或其它。再度参照图3a，另外的特征包含水平间距“Y”、垂直间距“Z”和其它更多的细节揭示在审查中的美国专利申请号第12/418,120号、第12/417929号和第12/644103号的因子。
一般而言，上述的例示性***、方法和组合物可以任意组合使用，以提供改善粗糙度结果，例如线宽粗糙度/线边缘粗糙度的减少、在高、低和中频率的粗糙度变异的减少以及类似的图案化光刻胶属性。
除了降低线宽粗糙度之外，依据一些实施例，同时可以使光刻胶特征的多个表面等向性硬化。再度参照图4，在曝露于广角度范围的离子流后，在一般描述为光刻胶地貌114a的图案化光刻胶特征中观察到等向性硬化。同时，若实施额外的光学微影制程以达到双图案化微影(doublepatterning lithographic，DPL)制程或自我对准双图案化微影(self-aligneddouble patterning lithographic，SADPL)制程，对于光刻胶地貌114a的等向性硬化可能是有利的。在双图案化微影或自我对准双图案化微影中，进行第二次微影制程，以于第一次微影制程时形成的两初始光刻胶地貌之间产生额外的光刻胶地貌。形成额外的光刻胶地貌可以降低其间的距离，且可以使得衬底112的沟道具有更小宽度。于第二次微影制程时，可实施化学处理。在化学处理实施时，可能对第一次微影制程时形成的光刻胶地貌结构有不利的影响。在本实施例中，等向性地硬化的光刻胶地貌114a可能能够抵挡和第二次微影制程有关的化学处理。因此，利用额外的微影制程实现双图案化微影或自我对准双图案化微影是有可能的。
图5a至图5b描述处理三维光刻胶图案的实施例的例示性结果。在此实例中，几种不同种类的光刻胶特征受到使用示例性的提取板(等离子体鞘修改器)的离子曝露(提供广角度范围的离子)，以阐明示例性光刻胶硬化制程的操作。参见图5a，衬底500包含部分502，部分502受到利用示例性等离子体鞘修改器(例如是板312)的广角度分布的离子的示例性曝露。在图5a的实例中，具有孔洞314的板312可以配置于衬底500上方而使得离子可以穿过孔洞314撞击衬底500，其可以沿着y方向相对于衬底500被扫掠。亦参照图4，在图4中所显示的板312沿着y方向显示在图5d中。图5b显示部分502的近距离观察示图，其中包含图案化垂直光刻胶线条504(长轴平行于y方向)、水平设置线条506(长轴平行于x方向)和空白部分(blanket portion)508。衬底的部分502在光刻胶特征曝露于例示性广角度离子流530后，接着为了仿效光刻胶显影制程的目的，将衬底的部分502曝露于液态蚀刻剂。尽管在离子撞击停止且接着曝露于液态蚀刻剂之后图中显示的光刻胶特征的结构与其产生的结构一致，图中显示出离子流530。
如在图中所显示，在此实例中，一般而言离子530撞击于一般而言平行y方向(如图4和图5所定义)的衬底的部分502且以离一个入射角范围撞击，如进一步在图5d中所显示。在图5d中，离子530撞击各个光刻胶线条506的光刻胶线顶端部分和沿侧壁518处。蚀刻不同的光刻胶特征的结果分别显示于图5b的上视图、图5c中沿着A-A’线的剖面图和图5d中沿着B-B’的剖面图。可以明显看出，优先蚀刻部分光刻胶特征，其说明例示性的广角度离子撞击于抗蚀刻性的图案化光刻胶特征的效应。
特别是，未受到离子撞击的部分光刻胶特征极易受到蚀刻。举例而言，覆盖区508具有曝露于离子310的水平边缘516和被配置于平行离子310的垂直边缘514，因此不会遭受离子530直接撞击。在图5b中所示，在从未被保护(即未受撞击)的垂直边缘514向内部延伸的一段长度L处发生大量的光刻胶蚀刻。同样地，各自具有一对未受保护的垂直边缘510的垂直线条504实质上横跨过其个自的宽度W被蚀刻，其中宽度W的距离小于蚀刻的长度L。因此，垂直线条504的整个宽度实质上被蚀刻侵蚀。另一方面，沿着整个侧壁518受到离子撞击的水平线条506实质上受到保护而不被蚀刻，保留不受到离子撞击的紧邻小的垂直凹槽520的区域540。
因此，本发明的实施例可以利用例示性等离子体鞘修改器以广角度离子流撞击图案化光刻胶线，以硬化图案化光刻胶特征至后续的处理。这个后续处理可以包括，举例而言，蚀刻液快速地侵蚀未硬化的光刻胶。在一些实施例中，可以配置图案化光刻胶特征，使得其侧壁和顶端定向来接受来自例示性提取板的广角度离子撞击。
在双图案化微影制程的一个实施例中，在第一道步骤中，利用第一道微影制程形成第一组的图案化光刻胶特征(地貌)。在接下来的步骤中，使第一组的图案化光刻胶特征接受包括广角度离子撞击的第一曝露。光刻胶特征可以经配置以使其侧壁和顶端曝露于离子流。在这个方法中，可曝露于接下来的蚀刻剂的部分或全部光刻胶表面可以被硬化，以抵抗蚀刻剂的侵蚀。利用经配置等离子体鞘修改器以使光刻胶特征的侧壁和顶端同时曝露于离子中，以进行广角度的离子撞击。在接下来的步骤中，进行第二道的微影制程，以定义第二组的图案化光刻胶特征。在各种实施例中，第一曝露硬化第一组光刻胶特征，以降低或是避免光刻胶特征剥蚀(degraded)(例如是，于第二道微影制程中被化学处理侵蚀或被溶解)。
在其它各种的实施例中，额外的衬底地貌图形(例如是在最终处理后留在衬底上的永久特征)可以曝露于广角度离子流。在一些实施例中，利用具有等离子体鞘修改器的提取板，在广角度离子流曝露中可以将离子植入半导体衬底特征。半导体衬底特征可以是小的半导体地貌特征，例如是基于硅的材料(包含硅、硅锗合金(SiGe alloys)或类似的材料)。此可以有助于利用单晶半导体特征的组件(例如是熟知的鳍式场效晶体管(Fin Field-effect Transistor，FinFET)双栅极组件的形成。举例而言，在一些制程工序中，硅结构(例如是鳍式场效晶体管的信道区域)可以接受离子植入制程。在传统的离子植入步骤中，藉由离子植入可能实质上改变此硅鳍的外部形状，其对于以鳍式场效晶体管制程形成的最终晶体管的组件性能可能会有不利的影响。
图6显示曝露于传统的1.4千伏特的氩离子植入制程后的硅地貌特征602的轮廓。在此实例中，此特征的宽度级数为100纳米。如图标，顶端部分604显示剧烈的表面皱化，且侧壁大致上是倾斜的。此外，可以部分蚀刻此特征的顶部，以降低此特征的整体高度。
相对而言，如图7中所显示，类似的硅地貌特征702(其曝露于4千伏特的例示性的广角度氩离子植入制程)显示在顶端区域704极小的表面皱化和显示大致上笔直的侧壁。因此，例示性的广角度氩离子植入可以使得由硅地貌特征702制造的组件为较理想的结构。也就是说，可以促进组件有较佳的性能。
虽然上述本发明实施例示一般而言是关于利用离子撞击以降低在表面特征中的粗糙度以及降低可能发生在平坦化制程(smootheningprocess)中关键尺寸的损失的***和制程，其它的实施例提供利用离子撞击以添加材料于表面图案化特征的机制。参照图8a和图8b，依据本揭示的另一个实施例，显示用以处理三维结构的技术的简图。在这个实施例中，显示用以降低孔洞的面积的技术。在这个实施例中，衬底800可以是金属衬底、半导体衬底或是介电衬底。衬底800可以包括孔洞812。虽然在本文中描述本实施例用以处理具有第一直径R1的孔洞的衬底，然而本揭示不以此为限。类似于先前的实施例中的光刻胶，在本实施例中的衬底800可以仅仅是具有一个或是多个垂直延伸表面的结构。
在本实施例中，离子310以多重入射角被引导朝向孔洞812的侧壁表面814。如所述，侧壁814相对于衬底800的顶端表面816形成一个角度，其在一些实施例中可以大约是90度。虽然离子是较适合的，然而本发明不排除其它包括自由基或其它中性的粒子。引导朝向孔洞812的表面的离子310接着可以沉积于孔洞812的表面上，藉此形成具有第二直径R2的边界层822。藉由利用等离子体鞘修改器822，离子310可以多重入射角度被引导朝向孔洞812的表面。因此，可以生成共形和等向性的沉积，以及可以形成具有均匀厚度的边界层822。更进一步，在衬底800中的原先的孔洞的半径可以由R1共形且均匀地降低到R2。
在此描述的方法可以是自动化的，举例而言，具体实施指令程序于计算机可读式储存媒体，其可藉由可执行指令的机器读取。一般用途的计算机是此机器的例子。如熟悉此技术者所熟知，适当的储存媒体不限于例式性的例子，这样的组件包含可读或是可写的CD、闪存芯片(例如是随身碟)、各种磁性储存媒体等等。
综上所述，本发明提供新颖性和创新性的用以处理图案化特征(例如是光刻胶或是永久衬底地貌结构)的方法和***。本发明能部署在应用相对低离子能量的***(例如是等离子体浸入***)中，其具有提供仅有小的至图案化特征中的穿透深度的离子和其它物种的能力。此有助于提供表面平坦化而实质上不影响光刻胶图案的属性(例如是形貌和关键尺寸)的能力。藉由提供充足的在远离法线的角度下的离子流，本发明的PSM架构特别地有效地处理被表面粗糙度直接影响的区域中的光刻胶特征，即光刻胶侧壁。本发明的实施例，例如是利用惰性气体等离子体的实施例，不易受到图案依存效应(pattern dependent effect)(普遍是使用干式化学制程(例如是RIE))。此外，藉由结合等离子体鞘调节器和等离子体处理***(例如是浸入式植入***)，本发明对于调适光刻胶处理制程提供大的弹性。这是由于可以适切地和独立地调整的等离子体参数(例如是气体组成、离子能量、离子剂量、和离子入射角度的范围)的变化，。
本发明不限定于描述于此的特定实施例的范畴。当然，对本揭示的其它各种实施例和润饰(除了本揭示所描述以外)，对于所属技术领域中的普通技术人员将由上述的描述和附图显而易见。虽然本发明可布署于利用低能量离子的等离子体浸入离子植入***中，但除了离子植入之外，离子撞击效应可以助于光刻胶平坦化，而且本发明可以布署在其它能够提供低能量离子的等离子体***中。
此外，除了植入或是沉积以外，在本揭示中所揭示的技术可以用于实施蚀刻光刻胶结构或光刻胶结构之外的结构。例而言，在本揭示中所揭示的技术可以用于实施光刻胶削减制程(photoresist trim process)，以降低在晶体管上的栅极的关键尺寸。不同于传统削减制程(其中削减制程是利用氧加上溴化氢的等离子体每一次处理一个表面)，本揭示的技术可以用于在多重角度下导引蚀刻剂(例如是离子)，以及同时等向性地实施削减制程于多个表面上。因此，可以较有效地和更均匀地实施削减制程。因此，像这样的其它的实施例和润饰是属于本揭示的范畴。再者，虽然为了特定目的，在特定环境中的特定具体实施例中已描述本揭示，但所属技术领域中的普通技术人员将认知其效益不限于此，以及为了任意数量的目的本揭示可以有效益地具体实施在任意数量的环境中。因此，本揭示的标的应参照此处所述的本揭示的广泛性和精神来解读。

Claims (20)

1.一种处理光刻胶特征的方法，包括：
在制程腔室中产生等离子体，所述制程腔室具有等离子体鞘，所述等离子体鞘邻近于衬底的第一表面，所述衬底的所述第一表面面对所述等离子体鞘；以及
以等离子体鞘修改器修改所述等离子体和所述等离子体鞘之间定义的边界的形状，其中部分的所述边界的形状不平行于由所述衬底的所述第一表面定义的平面，其中来自所述等离子体的离子相对于所述平面以一个角度范围撞击所述衬底的表面。
2.根据权利要求1所述的处理光刻胶特征的方法，其中所述修改的操作包括产生由一对构件定义的间距，所述构件包括绝缘体、半导体和金属其中之一；以及
其中所述间距附近的所述边界的形状相对于所述平面是凸状。
3.根据权利要求1所述的处理光刻胶特征的方法，其中所述修改的操作包括产生在板材中的间距，所述板材包括绝缘体、导体和半导体其中之一；以及
其中所述间距附近的所述边界的形状相对于所述平面是凸状。
4.根据权利要求2所述的处理光刻胶特征的方法，其中入射角度的所述范围以大约0度为中心介于大约正60度和负60度之间。
5.根据权利要求1所述的处理光刻胶特征的方法，其中所述离子的能量和种类经配置以实质上降低在所述衬底上的图案化光刻胶特征的线宽粗糙度。
6.根据权利要求1所述的处理光刻胶特征的方法，其中第一曝露足以产生低频率线宽粗糙度的实质上的降低。
7.根据权利要求1所述的处理光刻胶特征的方法，其中来自所述等离子体的所述离子是惰性气体离子。
8.一种图案化衬底的方法，包括：
提供第一组图案化光刻胶特征在衬底上；
曝露所述第一组图案化光刻胶特征于自等离子体鞘修改器提取的离子的第一曝露，所述等离子体鞘修改器可操作地相对于所述衬底提供多重角度范围的离子入射到所述衬底上；以及
于所述衬底上实施微影图案化制程，以形成第二组图案化光刻胶特征。
9.根据权利要求8所述的图案化衬底的方法，其中利用双图案化微影制程以形成所述第一组图案化光刻胶特征和所述第二组图案化光刻胶特征。
10.根据权利要求8所述的图案化衬底的方法，其中操作所述第一曝露以硬化所述第一组图案化光刻胶特征，所述第一组图案化光刻胶特征于所述微影图案化制程时保留完整以形成所述第二组图案化光刻胶特征。
11.根据权利要求8所述的图案化衬底的方法，其中所述等离子体鞘修改器包括第一绝缘体部分和第二绝缘体部分，所述第一绝缘体部分和所述第二绝缘体部分之间定义出一个间距，使得邻近所述间距的等离子体的边界的形状相对于所述衬底的平面是凸状。
12.根据权利要求8所述的图案化衬底的方法，其中所述第一曝露包括对于惰性气体离子的曝露。
13.根据权利要求8所述的图案化衬底的方法，其中所述第一曝露的所述离子的离子能量大约小于20千电子伏特。
14.根据权利要求8所述的图案化衬底的方法，其中于所述第一曝露后实质上降低所述第一组图案化光刻胶特征的线宽粗糙度。
15.根据权利要求8所述的图案化衬底的方法，还包括曝露所述第一组图案化光刻胶特征和所述第二组图案化光刻胶特征于自等离子体鞘修改器提取的离子的第二曝露，所述等离子体鞘修改器可操作地以广角度范围提供离子入射到所述衬底上，其中在所述第二曝露后降低所述第二组图案化光刻胶特征的线宽粗糙度。
16.一种植入衬底中的图案化结晶特征的方法，包括：
在具有等离子体鞘的等离子体腔室中产生等离子体，所述等离子体鞘邻近于定位在所述制程腔室中的所述衬底的第一面；
以等离子体鞘修改器修改所述等离子体和所述等离子体鞘之间的边界的形状，使得部分所述边界的形状不平行于由面对所述等离子体的所述衬底的前表面定义的平面；以及
提供偏压介于所述衬底和所述等离子体之间，其中离子以广角度范围植入图案化结晶特征而不引起表面皱化于所述图案化结晶特征中。
17.根据权利要求16所述的植入衬底中的图案化结晶特征的方法，其中所述图案化结晶特征是基于硅的特征。
18.一种处理衬底中的孔洞的方法，包括：
在具有等离子体鞘的制程腔室中产生等离子体，所述等离子体鞘邻近于面对所述等离子体鞘的衬底的第一表面，其中所述衬底包含相对于所述第一表面形成一角度的孔洞侧壁表面；以及
以等离子体鞘修改器修改定义于所述等离子体和所述等离子体鞘之间的边界的形状，其中部分所述边界的形状不平行于由所述衬底的所述第一表面定义的平面，其中来自所述等离子体的离子以一角度范围撞击所述孔洞的所述侧壁表面。
19.根据权利要求18所述的处理衬底中的孔洞的方法，其中所述离子包括配置在聚集于所述孔洞的所述表面上的物种。
20.根据权利要求18所述的处理衬底中的孔洞的方法，其中所述修改的操作包括在板材中产生间距，所述板材包括绝缘体、金属和半导体其中之一；以及
其中所述间距附近的所述边界的形状相对于由所述衬底的所述第一表面定义的平面是凸状。
CN2011800239110A 2010-03-15 2011-03-16 使用离子植入修改衬底图案特征的方法及*** Pending CN103003914A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US34026810P 2010-03-15 2010-03-15
US13/046,136 US8778603B2 (en) 2010-03-15 2011-03-11 Method and system for modifying substrate relief features using ion implantation
US13/046,136 2011-03-11
PCT/US2011/028583 WO2011116039A1 (en) 2010-03-15 2011-03-16 Method and system for modifying substrate patterned features using ion implantation

Publications (1)

Publication Number Publication Date
CN103003914A true CN103003914A (zh) 2013-03-27

Family

ID=44560329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800239110A Pending CN103003914A (zh) 2010-03-15 2011-03-16 使用离子植入修改衬底图案特征的方法及***

Country Status (5)

Country Link
US (2) US8778603B2 (zh)
JP (1) JP5728566B2 (zh)
CN (1) CN103003914A (zh)
TW (1) TWI532073B (zh)
WO (1) WO2011116039A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033715A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106571291A (zh) * 2015-10-09 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形转移方法
CN107785253A (zh) * 2016-08-24 2018-03-09 朗姆研究公司 利用侧边溅射的线边缘粗糙表面改进
CN109791874A (zh) * 2016-09-22 2019-05-21 瓦里安半导体设备公司 使用方向性离子形成图案化特征的技术
CN109923655A (zh) * 2016-11-01 2019-06-21 瓦里安半导体设备公司 可拆卸的衬底平面结构环

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778603B2 (en) * 2010-03-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying substrate relief features using ion implantation
US8435727B2 (en) * 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US8460569B2 (en) 2011-04-07 2013-06-11 Varian Semiconductor Equipment Associates, Inc. Method and system for post-etch treatment of patterned substrate features
US8354655B2 (en) * 2011-05-03 2013-01-15 Varian Semiconductor Equipment Associates, Inc. Method and system for controlling critical dimension and roughness in resist features
US8974683B2 (en) * 2011-09-09 2015-03-10 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying resist openings using multiple angled ions
US8906576B2 (en) * 2012-01-25 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Material engineering for high performance Li-ion battery electrodes
US8937019B2 (en) * 2012-04-03 2015-01-20 Varian Semiconductor Equipment Associates, Inc. Techniques for generating three dimensional structures
US9297063B2 (en) 2012-04-26 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Plasma potential modulated ion implantation system
CN103632936B (zh) * 2012-08-20 2016-02-17 中芯国际集成电路制造(上海)有限公司 离子注入的方法
US9232628B2 (en) 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
US8952344B2 (en) 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions
US20160064239A1 (en) 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Integrated Circuit Patterning
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法
US10658184B2 (en) 2016-12-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern fidelity enhancement with directional patterning technology
US9865433B1 (en) * 2016-12-19 2018-01-09 Varian Semiconductor Equipment Associats, Inc. Gas injection system for ion beam device
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
US10312089B1 (en) 2017-11-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for controlling an end-to-end distance in semiconductor device
US10522349B2 (en) 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-reflective coating by ion implantation for lithography patterning
US11854818B2 (en) * 2021-05-04 2023-12-26 Applied Materials, Inc. Angled etch for surface smoothing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167155A (zh) * 2005-04-25 2008-04-23 瓦里安半导体设备公司 倾斜等离子掺杂
US20090263751A1 (en) * 2008-04-22 2009-10-22 Swaminathan Sivakumar Methods for double patterning photoresist
WO2010114961A2 (en) * 2009-04-03 2010-10-07 Varian Semiconductor Equipment Associates Plasma processing apparatus

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003347734A (ja) * 2002-05-23 2003-12-05 Konica Minolta Holdings Inc ビアホール形成方法
US6875659B2 (en) * 2002-08-12 2005-04-05 Macronix International Co., Ltd. Methods of code programming a mask ROM
JP2006278006A (ja) 2005-03-28 2006-10-12 Japan Atomic Energy Agency イオン源引き出し領域におけるプラズマ境界面制御方法及びそのイオン源
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5329865B2 (ja) * 2008-07-31 2013-10-30 パナソニック株式会社 半導体装置及びその製造方法
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP2010010417A (ja) * 2008-06-27 2010-01-14 Panasonic Corp プラズマドーピング方法及びプラズマドーピング装置
US8603591B2 (en) * 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
US8188445B2 (en) * 2009-04-03 2012-05-29 Varian Semiconductor Equipment Associates, Inc. Ion source
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8912097B2 (en) * 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US8778603B2 (en) * 2010-03-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying substrate relief features using ion implantation
US8435727B2 (en) * 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US8907307B2 (en) * 2011-03-11 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for maskless patterned implantation
US8716682B2 (en) * 2011-04-04 2014-05-06 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for multiple slot ion implantation
US8460569B2 (en) * 2011-04-07 2013-06-11 Varian Semiconductor Equipment Associates, Inc. Method and system for post-etch treatment of patterned substrate features
US20120263887A1 (en) * 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
US8778465B2 (en) * 2011-05-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Ion-assisted direct growth of porous materials
US8974683B2 (en) * 2011-09-09 2015-03-10 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying resist openings using multiple angled ions
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US9236257B2 (en) * 2013-03-13 2016-01-12 Varian Semiconductor Equipment Associates, Inc. Techniques to mitigate straggle damage to sensitive structures
US9520267B2 (en) * 2014-06-20 2016-12-13 Applied Mateirals, Inc. Bias voltage frequency controlled angular ion distribution in plasma processing
US9460961B2 (en) * 2014-08-05 2016-10-04 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching
US9396965B2 (en) * 2014-08-05 2016-07-19 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167155A (zh) * 2005-04-25 2008-04-23 瓦里安半导体设备公司 倾斜等离子掺杂
US20090263751A1 (en) * 2008-04-22 2009-10-22 Swaminathan Sivakumar Methods for double patterning photoresist
WO2010114961A2 (en) * 2009-04-03 2010-10-07 Varian Semiconductor Equipment Associates Plasma processing apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033715A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
CN106571291A (zh) * 2015-10-09 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形转移方法
CN106571291B (zh) * 2015-10-09 2019-10-29 北京北方华创微电子装备有限公司 一种图形转移方法
CN107785253A (zh) * 2016-08-24 2018-03-09 朗姆研究公司 利用侧边溅射的线边缘粗糙表面改进
CN107785253B (zh) * 2016-08-24 2021-12-10 朗姆研究公司 利用侧边溅射的线边缘粗糙表面改进
CN109791874A (zh) * 2016-09-22 2019-05-21 瓦里安半导体设备公司 使用方向性离子形成图案化特征的技术
CN109791874B (zh) * 2016-09-22 2022-11-29 瓦里安半导体设备公司 将衬底及设置在其上的层图案化以及形成器件结构的方法
CN109923655A (zh) * 2016-11-01 2019-06-21 瓦里安半导体设备公司 可拆卸的衬底平面结构环
CN109923655B (zh) * 2016-11-01 2023-04-11 瓦里安半导体设备公司 离子束设备

Also Published As

Publication number Publication date
JP2013527595A (ja) 2013-06-27
US20140306127A1 (en) 2014-10-16
US9767987B2 (en) 2017-09-19
US20110223546A1 (en) 2011-09-15
US8778603B2 (en) 2014-07-15
WO2011116039A1 (en) 2011-09-22
JP5728566B2 (ja) 2015-06-03
TW201145354A (en) 2011-12-16
TWI532073B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
CN103003914A (zh) 使用离子植入修改衬底图案特征的方法及***
US8435727B2 (en) Method and system for modifying photoresist using electromagnetic radiation and ion implantation
CN103620730B (zh) 用于控制抗蚀剂特征中的临界尺寸和粗糙度的方法和***
CN1294623C (zh) 使用光束成型获取椭圆及圆化形状之方法
TW201250905A (en) Method and system for post-etch treatment of patterned substrate features
JP2013527595A5 (zh)
TW201021091A (en) Method for fracturing and forming circular patterns on a surface and for manufacturing a semiconductor device
KR20160089515A (ko) 직류 중첩 동결
US9268228B2 (en) Techniques for patterning a substrate
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
US8974683B2 (en) Method and system for modifying resist openings using multiple angled ions
CN1437069A (zh) 用于轴外照射的光掩模及其制造方法
US9236257B2 (en) Techniques to mitigate straggle damage to sensitive structures
CN1782868B (zh) 光掩模及用此制造图案的方法
JP2010054710A (ja) フォトマスク及び半導体装置の製造方法
CN107430333A (zh) 包括对准不良误差保护的图案化方法
KR20090009388A (ko) 반도체 소자의 제조방법
KR20050031389A (ko) 스텐실 마스크 및 그 제조 방법, 노광 장치 및 노광 방법,전자 장치의 제조 방법
US20220399272A1 (en) System and method to reduce layout dimensions using non-perpendicular process scheme
KR20070050810A (ko) 오엘이디 소자의 패턴 결함 수정 방법
KR100573469B1 (ko) 전자빔을 이용하는 포토마스크의 다중 노광방법
US20090297957A1 (en) Exposure mask and method for manufacturing semiconductor device using the same
TW200534057A (en) System and method for passing particles on selected areas on a wafer
JP2004039688A (ja) 半導体記憶素子の製造方法
KR20120069252A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130327