CN102970015A - 零死区栅极驱动电路 - Google Patents

Abstract

本发明涉及栅极驱动电路。本发明针对现有技术栅极驱动电路产生的寄生体二极管开启问题，公开了一种零死区栅极驱动电路。本发明的零死区栅极驱动电路，包括启动与电流偏置电路和功率管开关控制电路；其中，启动与电流偏置电路包括3只PMOS管：MP1、MP2、MP3，1只NMOS管：MN1，以及反相器：INV1，功率管开关控制电路包括1只PMOS管：MP4，4只NMOS管：MN2、MN3、MN4、MN5，2只反相器：INV2、INV3，2只传输门：TG1、TG2，以及延时单元：DELAY。本发明能够避免寄生体二极管开启，防止寄生体二极管引起的损耗和电磁干扰。本发明主要用于DC/DC变换器和各种采用PMOS功率管和NMOS功率管的推挽输出电路。

Description

零死区栅极驱动电路

技术领域

本发明涉及金属氧化物场效应晶体管或简称场效应晶体管（英文缩写为MOSFET或MOS），驱动控制电路，特别涉及一种采用PMOS功率管和NMOS功率管的降压式稳压电路的栅极驱动电路。

背景技术

MOSFET是构成各种功能电路的重要元件，是集成电路中最主要的有源元件。特别是作为大功率应用的DC/DC变换器，如BUCK稳压电路（降压式稳压电路）等，和推挽输出电路的核心元件，具有非常广泛的用途。上述应用中，根据MOSFET的导电类型，通常分为PMOS功率管和NMOS功率管，其栅极驱动电路一般都具有类似的结构。在BUCK稳压电路中与电源连接的PMOS功率管通常称为开关管，连接在PMOS功率管和地之间的NMOS功率管则称为同步整流管。图1示出了BUCK稳压电路典型结构，环路比较器（图中未示出）输出的方波信号MS，经过死区时间产生电路产生具有一定死区时间的栅驱动信号MSP和MSN，分别输入到开关管PMOS和同步整流管NMOS的栅驱动电路中，转换为控制功率开关器件的控制信号DP和DN，分别控制开关管PMOS和同步整流管NMOS快速导通和关断，将电源电压VDC转换成脉冲电压输出，通过外接的电感L和电容C整流后向负载R供电。在使能信号EN的控制下，该栅极驱动电路可以实现以下的功能：

（1）利用简单的逻辑控制电路，将栅驱动信号MSP和MSN分别转换成开关管PMOS和同步整流管NMOS的栅极控制信号DP和DN，实现基本的驱动功能。

（2）通过两个反相器链的时间延迟实现死区时间控制，从而避免开关管和同步整流管同时导通，防止出现穿通现象，提高芯片的可靠性。

但是死区时间的存在会使得电路在工作的过程中，存在开关管PMOS和同步整流管NMOS同时关断的时间。由于电感L电流不能突变的原因，同步整流管的寄生体二极管将会开启，从而产生一个二极管导通压降的电压跳变，并且二极管存在反向恢复电流，这会导致功耗的增加。此外，二极管导通和关断存在较大的电压变化率（dv/dt）和电流变化率（di/dt），会产生较大的电磁干扰。

发明内容

本发明所要解决的技术问题，就是提供一种零死区栅极驱动电路，用于驱动PMOS功率管和NMOS功率管，提高电路性能。

本发明解决所述技术问题，采用的技术方案是，零死区栅极驱动电路，包括启动与电流偏置电路和功率管开关控制电路；其中，启动与电流偏置电路包括3只PMOS管：MP1、MP2、MP3，1只NMOS管：MN1，以及反相器：INV1，功率管开关控制电路包括1只PMOS管：MP4，4只NMOS管：MN2、MN3、MN4、MN5，2只反相器：INV2、INV3，2只传输门：TG1、TG2，以及延时单元：DELAY；使能信号EN与MP1的栅极和INV1的输入端连接，MP1的漏极与MP2的漏极、栅极以及MP3的栅极连接，并且连接外部输入的电流，INV1的输出端连接至MN1的栅极，MP3的漏极与MN1的漏极相连并作为启动与电流偏置电路的输出端与功率管开关控制电路的输入端相连，MP1、MP2、MP3的源极接电源VDD，MN1管的源极接地；功率管开关控制电路的输入端与TG1、TG2及MP4的漏接连接，并且与NMOS功率管的栅极连接，此外还与MN5的漏极连接，控制信号MSN端与INV2的输入端、DELAY的输入端、TG1的N管栅极连接，并且与MP4管的栅极连接，INV2输出端与TG1的P管栅极连接，并且与MN2的栅极连接，MN2的栅极与TG1连接，并且与MN3的栅极连接，DELAY的输出端与INV3的输入端连接，并且与传输门TG2的N管栅极连接，INV3的输出端与传输门TG2的P管栅极连接，并且与MN4的栅极连接，TG2与MN5的栅极连接，MP4的源极接电源VDD，MN2、MN3、MN4、MN5的源极接地。

优选的，所述零死区栅极驱动电路用于降压式稳压电路，构成所述降压式稳压电路中PMOS功率管栅极驱动电路和NMOS功率管栅极驱动电路，所述PMOS功率管栅极驱动电路连接在死区时间产生电路和PMOS功率管之间，所述NMOS功率管栅极驱动电路连接在死区时间产生电路和NMOS功率管之间。

进一步的，所述PMOS功率管栅极驱动电路和NMOS功率管栅极驱动电路与所述降压式稳压电路集成在同一芯片中。

优选的，所述零死区栅极驱动电路用于采用PMOS功率管和NMOS功率管的推挽输出电路，构成所述PMOS功率管和NMOS功率管的栅极驱动电路。

进一步的，所述零死区栅极驱动电路和推挽输出电路集成在同一芯片中。

具体的，所述延时单元由n只反相器串联构成，n为正整数，n≥2。

更具体的，所述n只反相器具有相同结构。

本发明的有益效果是，能够避免寄生体二极管开启，防止寄生体二极管引起的损耗和电磁干扰，从而能进一步提升***效率，并降低***的电磁干扰。

附图说明

图1是BUCK稳压电路结构示意图；

图2是实施例1的电路结构示意图；

图3零死区栅极驱动电路波形示意图。

图中：PMOS为开关管；NMOS为同步整流管；L为电感；C为电容；R为负载；MN1、MN2、MN3、MN4、MN5为NMOS管；MP1、MP2、MP3、MP4为PMOS管；TG1、TG2为传输门；INV1、INV2、INV3为反相器；DELAY为延时单元。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

实施例1

参见图2，是本发明的零死区栅极驱动电路，用于降压式稳压电路的典型结构。该降压式稳压电路中PMOS功率管栅极驱动电路和NMOS功率管栅极驱动电路具有类似结构，均由本发明的零死区栅极驱动电路构成。PMOS功率管栅极驱动电路连接在死区时间产生电路和PMOS功率管之间，所述MOS功率管栅极驱动电路连接在死区时间产生电路和NMOS功率管栅极之间，图2中仅示出了NMOS功率管栅极驱动电路的结构。图2所示电路中，除了电感L、电容C和负载R外，其他元件均集成在同一芯片中，构成本例降压式稳压电路。

本例零死区栅极驱动电路包括启动与电流偏置电路和功率管开关控制电路，如图2所示。其中，启动与电流偏置电路包括3只PMOS管：MP1、MP2、MP3，1只NMOS管：MN1，以及反相器：INV1。功率管开关控制电路包括1只PMOS管：MP4，4只NMOS管：MN2、MN3、MN4、MN5，2只反相器：INV2、INV3，2只传输门：TG1、TG2，以及延时单元：DELAY。使能信号EN与MP1的栅极和INV1的输入端连接，MP1的漏极与MP2的漏极、栅极以及MP3的栅极连接，并且连接外部输入的电流IB，INV1的输出端连接至MN1的栅极，MP3的漏极与MN1的漏极相连并作为启动与电流偏置电路的输出端与功率管开关控制电路的输入端相连。MP1、MP2、MP3的源极接电源VDD，MN1管的源极接地。率管开关控制电路的输入端与TG1、TG2及MP4的漏接连接，并且与NMOS功率管的栅极连接，此外还与MN5的漏极连接。控制信号MSN端与INV2的输入端、DELAY的输入端、TG1的N管栅极连接，并且与MP4管的栅极连接，INV2输出端与传输门TG1的P管栅极连接，并且与MN2的栅极连接，MN2的栅极与传输门TG1连接，并且与MN3的栅极连接。DELAY的输出端与INV3的输入端连接，并且与TG2的N管栅极连接，INV3的输出端与TG2的P管栅极连接，并且与MN4的栅极连接，传输门TG2与MN5的栅极连接，MP4的源极接电源VDD，MN2、MN3、MN4、MN5的源极接地。本例延时单元采用具有相同结构的n只反相器串联构成，n为正整数，n≥2，可以满足不同的延时需要。

下面描述本例零死区栅极驱动电路的工作原理：

如图3所示，MS是高低电平交替转换的方波，通过死区时间产生电路产生具有一定死区时间的栅驱动信号MSP、MSN，分别输入到开关管PMOS和同步整流管NMOS的零死区栅极驱动电路中。由于开关管PMOS与同步整流管NMOS的栅极驱动电路是类似的，因此以同步整流NMOS的栅极驱动电路为例，进行说明。当MS信号为低电平时，开关管PMOS与同步整流管NMOS的栅极都为高电平，开关管PMOS导通，同步整流管NMOS关断，当MS信号为高电平时，则开关管PMOS与同步整流管NMOS的栅极同时为低电平，因此开关管PMOS关断，同步整流管NMOS开启。当MS从低电平翻转到高电平时，MSN信号跟随MS信号变化，传输门TG1、MN3开启，MN2关断，使得MN3的源极与漏极相连，构成二极管连接的结构。DN的电压通过MN3放电，DN端口的电压降低，由于电感L的存在，同步整流管NMOS的电流则保持不变。由于MN3工作在饱和区，根据MOS管饱和区公式可以求出DN的最终电压为V₁。

$V_1=V_{\mathrm{TH}}+\sqrt{\frac{I_B}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}}}$

当DN的电压为V₁时，同步整流管NMOS工作在饱和区。因此电感电流能够从同步整流管NMOS流过而不开启NMOS同步整流管寄生的体二极管。然后，当MSN方波信号经过DELAY延时以后，将传输门TG2、MN5开启，MN4关断。MN5的源极与漏极连接，构成二极管连接的结构。但MN5的宽长比要远大于MN3的宽长比，MN5工作在亚阈值区。因此DN电压能够下降至略小于阈值电压V_th，由于此时电感L与开关管连接点X的电位小于零，则同步整流管NMOS发生源、漏互换，并工作在饱和区，继续维持电感电流。在控制信号DN电压下降至阈值电压V_th附近的过程中，MSP信号通过死区时间产生电路使得控制信号DP由高电平反转为低电平。开关管PMOS栅极电压迅速下降，从而将X点电位逐渐拉升。同步整流管NMOS的源、漏在X点电位大于零的时候再次发生互换，并工作在亚阈值区，从而保证同步整流管NMOS上的电流很小的情况下，开启开关管PMOS。通过以上方式能够让同步整流管NMOS在关断时寄生体二极管无法开启，减小功耗与电磁干扰，并且避免了过大串通电流的产生。

当MS从高电平翻转到低电平时，MSP信号也随之由高电平翻转为低电平，开关管PMOS的栅极驱动电路，将开关管PMOS的栅极的控制信号DP电压升高到一定值，再通过延时电路，将控制信号DP上升到略大于V_DD-V_TH附近，从而使得开关管PMOS工作在亚阈值区。在开关管PMOS逐渐进入亚阈值区的同时，MSN信号通过死区时间产生电路将同步整流管NMOS开启，使得在开关管PMOS电流很小的情况下开启同步整流管NMOS，从而防止同步整流管NMOS的寄生体二极管开启，减小损耗与电磁干扰，并且避免了过大串通电流的产生。

实施例2

本例零死区栅极驱动电路用于采用PMOS功率管和NMOS功率管的推挽输出电路，如场效应晶体管组成的各种推挽功率放大电路，构成PMOS功率管和NMOS功率管的栅极驱动电路。本例电路同样可以采用集成电路技术，将零死区栅极驱动电路和推挽输出电路集成在同一芯片中，构成单片功率放大器。

Claims (7)

1.零死区栅极驱动电路，包括启动与电流偏置电路和功率管开关控制电路；其中，启动与电流偏置电路包括3只PMOS管：MP1、MP2、MP3，1只NMOS管：MN1，以及反相器：INV1，功率管开关控制电路包括1只PMOS管：MP4，4只NMOS管：MN2、MN3、MN4、MN5，2只反相器：INV2、INV3，2只传输门：TG1、TG2，以及延时单元：DELAY；使能信号EN与MP1的栅极和INV1的输入端连接，MP1的漏极与MP2的漏极、栅极以及MP3的栅极连接，并且连接外部输入的电流，INV1的输出端连接至MN1的栅极，MP3的漏极与MN1的漏极相连并作为启动与电流偏置电路的输出端与功率管开关控制电路的输入端相连，MP1、MP2、MP3的源极接电源VDD，MN1管的源极接地；功率管开关控制电路的输入端与TG1、TG2及MP4的漏接连接，并且与NMOS功率管的栅极连接，此外还与MN5的漏极连接，控制信号MSN端与INV2的输入端、DELAY的输入端、TG1的N管栅极连接，并且与MP4管的栅极连接，INV2输出端与TG1的P管栅极连接，并且与MN2的栅极连接，MN2的栅极与TG1连接，并且与MN3的栅极连接，DELAY的输出端与INV3的输入端连接，并且与传输门TG2的N管栅极连接，INV3的输出端与传输门TG2的P管栅极连接，并且与MN4的栅极连接，TG2与MN5的栅极连接，MP4的源极接电源VDD，MN2、MN3、MN4、MN5的源极接地。

2.根据权利要求1所述的零死区栅极驱动电路，其特征在于，所述零死区栅极驱动电路用于降压式稳压电路，构成所述降压式稳压电路中PMOS功率管栅极驱动电路和NMOS功率管栅极驱动电路，所述PMOS功率管栅极驱动电路连接在死区时间产生电路和PMOS功率管之间，所述NMOS功率管栅极驱动电路连接在死区时间产生电路和NMOS功率管之间。

3.根据权利要求2所述的零死区栅极驱动电路，其特征在于，所述PMOS功率管栅极驱动电路和NMOS功率管栅极驱动电路与所述降压式稳压电路集成在同一芯片中。

4.根据权利要求1所述的零死区栅极驱动电路，其特征在于，所述零死区栅极驱动电路用于采用PMOS功率管和NMOS功率管的推挽输出电路，构成所述PMOS功率管和NMOS功率管的栅极驱动电路。

5.根据权利要求4所述的零死区栅极驱动电路，其特征在于，所述零死区栅极驱动电路和推挽输出电路集成在同一芯片中。

6.根据权利要求1～5任意一项所述的零死区栅极驱动电路，其特征在于，所述延时单元由n只反相器串联构成，n为正整数，n≥2。

7.根据权利要求6所述的零死区栅极驱动电路，其特征在于，所述n只反相器具有相同结构。

Images