CN102969252A - 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装 - Google Patents

利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装 Download PDF

Info

Publication number
CN102969252A
CN102969252A CN2012103172975A CN201210317297A CN102969252A CN 102969252 A CN102969252 A CN 102969252A CN 2012103172975 A CN2012103172975 A CN 2012103172975A CN 201210317297 A CN201210317297 A CN 201210317297A CN 102969252 A CN102969252 A CN 102969252A
Authority
CN
China
Prior art keywords
lead frame
pipe line
signal pipe
assembly
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103172975A
Other languages
English (en)
Other versions
CN102969252B (zh
Inventor
龚志伟
N·奇哈巴拉
G·G·戴夫斯
S·M·哈耶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102969252A publication Critical patent/CN102969252A/zh
Application granted granted Critical
Publication of CN102969252B publication Critical patent/CN102969252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装。提供了一种具有预先形成并放置的穿通通孔的半导体装置封装件以及用于制造该封装件的工艺。一个或更多个信号管道（130、510）被耦接到引线框架（110、520），该引线框架随后被嵌入在包封的半导体装置封装件（500）中。信号管道的自由端被露出而另一端保持耦接到引线框架。然后使用该信号管道作为穿封装件通孔，在封装件的底部和顶部上的互连或接触及该引线之间提供信号承载路径。

Description

利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
技术领域
本公开一般涉及半导体装置封装，更具体地涉及通过利用预先形成的信号管道（conduit），诸如，导电柱和光波导，在包封的装置封装件中提供穿过封装件的通孔。 
背景技术
半导体和其它类型的电子装置常常被整体地或部分地包封在树脂中，以提供环境保护和促进到该装置的外部连接。包封（encapsulation）之后，可以在该被包封的装置的一面或两面上构建互连结构。对于在顶表面和底表面两者上都具有电接触的封装件（例如，双面构建），常常形成穿通通孔（through via）以提供底面和顶面互连结构之间的接触。传统上，穿通封装件的通孔在包封之后利用穿孔（drilling）和填充/金属化工艺形成，所述工艺包括用于通孔穿孔、通孔填充/金属化、抛光和带载等步骤。这样的包封后通孔形成工艺使得制造工艺复杂，其具有多种制造和可靠性挑战（例如，穿通通孔的一致完整性以及到界面的可靠连接）。另外，与用于生成穿通通孔的材料、工艺以及另外的工具加工相关联的成本可能较高。 
因此，期望有通过利用现有的用于制造包封的封装件的工具生成穿封装件通孔的工艺。还期望用于提供穿通通孔的机制允许将穿通通孔与例如扇出式（fan-out）晶片级封装（WLP）以及分布式芯片封装（RCP）整合。 
简要说明 
附图说明
通过参考附图，可以更好地理解本发明，并且本领域技术人员将明白本发明的许多目的、特征和优点。 
图1是示出了根据本发明一个实施例的具有信号管道的引线框架组件的简化图。 
图2是示出了根据本发明一个实施例的用于在引线框架上形成导电信号管道的镀工艺的简化图。 
图3是示出了根据本发明一个实施例的在工艺中的稍后阶段处装置组件结构的横截面图的简化图。 
图4是示出了根据本发明一个实施例的在工艺中的稍后阶段处装置组件结构的横截面图的简化图。 
图5是示出了根据本发明一个实施例的在工艺的一个示例中某阶段的装置结构的横截面图的简化图。 
图6是示出了在工艺示例中的稍后阶段处的装置结构的横截面图的简化图。 
图7是示出了根据本发明一个实施例的在工艺的稍后阶段的装置结构的横截面图的简化图。 
图8是示出了根据本发明一个实施例的在工艺的稍后阶段处装置结构的横截面图的简化图。 
图9是示出了在构建（buildup）、球放置和单颗化（singulation）工艺之后装置结构的横截面图的简化图。 
图10是根据具有单面互连的替代实施例的在构建、球放置和单颗化之后装置结构500的横截面图的简化图。 
图11是示出了根据替代实施例的在构建、球放置和单颗化之后装置结构的横截面图的简化图，其中导电球被附接到处于包封物的一个面处的互连结构而封装件的另一面用于接收部件。 
不同附图中使用的同一参考符号指示相同的项，除非以另外的方式注明。附图并不必然按比例绘制。 
具体实施方式
提供了一种引线框架嵌入在封装件中的具有预先形成的穿通通孔的半导体装置封装件以及用于制造这样的封装件的工艺。以这样的方式形成引线框架，其中一个或更多个导电信号管道（例如，导电柱）被附接到引线框架或被形成作为引线框架的一部分。引线框架连同信号管道被嵌入在包封的半导体装置封装件中。信号管道的端部被露出并且于是信号管道可以被用作穿通通孔，利用引线框架的引线在封装件的底部和顶部上的互连或接触之间提供信号承载路径。取决于应用的性质，可以以各种几何形状和材料提供引线框架。 
为了说明的方便起见，并且意图并不是限制性的，针对半导体装置描述了本发明，但本领域技术人员将理解，本发明可应用到基本上平的任何类型的电子或光电子装置。因此，意图将包括下面给出的非限制性的示例的这样的其它类型的装置包括在术语“装置”，“半导体装置”和“集成电路”中，而无论单数或复数，并且术语“装置”，“管芯（die）”、和“芯片”意图是基本等同的。合适的装置的非限制性的示例是半导体集成电路、各半导体装置、压电装置、固态滤波器、磁隧穿结构、集成无源装置（诸如，电容器、电阻器和电感器）、以及这些类型的装置和元素中的任意和全部的组合和改进。另外，本发明的实施例并不依赖于所使用的管芯或芯片的类型，也不依赖于构造它们的材料只要这些材料耐受包封工艺即可。 
下面的具体实施方式在性质上仅仅是示例性的，并不意图限制本发明或本发明的应用及使用。此外，并不受前面的技术领域、背景技术、简要说明或下面的具体实施方式中存在的任何明示或暗示的论述的限制。在某些示例中，将用于把信号从装置封装件的一侧传递到另一侧的信号管道描述作为导电通孔。应当认识到，这些示例不意图将本发明的实施例限制到导电材料，因为信号管道可以包括另外的材料，诸如，用于传递光信号的波导。 
图1是示出了根据本发明一个实施例的具有信号管道的引线框架 组件的简化图。具有引线120的框架110的一部分被示出为具有附接到每一个引线120的端部（例如，交错的端子端部）的一组导电的信号管道130。应当理解，100是用于制造更大的面板的、更大的重复的组件的一个单元（例如，网格）。框架110和引线120可以由半导体封装领域中标准的并与应用相适的各种材料（例如，铜、铁、锌、镍、镁等，以及由其形成的合金）形成。典型的用于形成具有引线120的框架110的工艺是通过光致抗蚀剂和蚀刻工艺。替代地，具有引线120的框架110可以利用压印（stamping）工艺形成。 
信号管道130可以由与应用相适的任何材料形成。例如，导电的信号管道可以由各种导电材料形成，包括例如：铜、金、铝、钨、及其合金，掺杂的材料（例如，掺杂磷、硼的多晶硅）、超导材料和陶瓷（例如，铜氧化物材料（诸如，HgBa2Ca2Cu3Ox和Bi2Sr2Ca2Cu3O10（BSCCO））、基于铁的材料（诸如，SmFeAs(O,F)）和其它基于金属的材料（诸如Nb3Sn）），其选择取决于应用的性质。根据用于生成管道的工艺、引线框架组件和具体的封装件结构，信号管道130也可以由多于一种类型的材料形成。 
可以使用多种方法来将信号管道130整合到引线框架组件100上。例如，可以以允许端部弯曲90°的角度以形成信号管道的方式形成引线120。该弯曲处理可以是对于压印引线框架的辅助步骤。可以使用其它方法来将预先形成的信号管道130附接到引线120。这样的附接方法的示例可以是铜柱的放落和回流（drop and reflow）、或者焊料球放落和回流，通过其将信号管道附接到引线。替代地，引线框架组件100可以由经受不仅形成框架110和引线120而且还形成信号管道130的选择性蚀刻的单个厚的引线框架坯件或若干引线框架坯件的堆叠形成。另一替代是将信号管道130压合（press fit）到引线120上的适当位置处的孔中，从而以机械锁定工艺将信号管道紧固到相关联的引线。 
图2是示出了根据本发明一个实施例的用于在引线框架上形成导电的信号管道的镀工艺的简化图。图2是处于工艺的一个阶段的框架组件结构该一部分的横截面图。提供框架材料210，并在框架材料上 沉积光致抗蚀剂层220。进一步通过标准的技术将光致抗蚀剂图案化以形成柱状孔230，将在该孔中形成信号管道。另外，可以应用光致抗蚀剂或者其它类型的干膜层压层240来在后续的工艺期间保护框架材料210的区域。光致抗蚀剂层220的厚度应当足以形成期望高度的信号管道。在典型的应用中，根据应用的性质，可能期望具有100μm至2mm的导电通孔。 
应当注意，在这一阶段，框架材料210可以是坯件，或者，引线120可以已经被形成。如果引线120未形成，则可以在形成信号管道之后或与其同时地，使用后续的蚀刻工艺来形成引线。 
图3是示出了根据本发明一个实施例的在工艺中的稍后阶段处装置组件结构的横截面图的简化图。通过应用镀层310形成导电的信号管道，镀层310在孔230中形成该信号管道。镀层310通常可以包括任何导电材料，诸如但不限于，铝、铜、钽、钛、钨，或其任何金属的合金、氮化物或硅化物。 
图4是示出了根据本发明一个实施例的在工艺中的稍后阶段处装置组件结构的横截面图的简化图。在该阶段，已经利用蚀刻工艺形成了框架材料210以提供期望的几何形状和引线等。蚀刻之后，执行光致抗蚀剂和/或干膜剥离工艺以去除该光致抗蚀剂和/或干膜。剥离之后，框架材料210（如在蚀刻期间所形成的）以及信号管道310（如由镀层形成的）保留。图4中示出为截面的框架组件可以与图1中示出的框架组件100类似。现在后续的工艺可以包括在包封工艺中将框架组件与各种装置管芯关联。 
应当理解，在此提供的几何形状以及配置是通过示例的方式作出的，并不意图限制本发明实施例的性质或应用。 
图5是示出了根据本发明一个实施例的在工艺中的一个示例中某阶段的装置组件的横截面图的简化图。信号管道510被附接到引线框架520，并且被放置在载体540上的粘接带530上。信号管道以及框架配置可以与上面在图1和4中讨论的相同。带530可以具有半导体封装工艺中使用的标准类型，包括例如，在两面上具有硅酮粘合剂的双面 聚酰亚胺粘性带。粘接层应当是能够耐受封装工艺而不变脆或永久性地固定在位置的类型，因为在工艺中的稍后的点，该带将被与封装件分离。除信号管道/支架组件（“管道组件”）以外，至少管芯550也被有效表面（active surface）面向下地放置在带530上。管芯550的所述“有效表面”是该管芯的具有接合焊盘560和565的表面。 
还应当注意，本发明的实施例并不取决于部件（例如，管芯550）的确切的性质。所述部件可以是例如，集成电路、单独的装置、滤波器、磁致伸缩的装置、电光装置、电声装置、集成的无源装置（诸如，电阻器、电容器和电感器）、或其它类型的元件、及其组合，并且所述部件能够由任何能够耐受包封工艺的材料形成。材料的非限制性的示例是：各种有机和无机半导体，IV、III-V以及II-VI型材料，玻璃，陶瓷，金属，半金属，金属间材料等。 
图6是示出了在工艺示例中的稍后阶段处装置结构500的横截面图的简化图。将模制材料施敷到被固着到带530的结构（例如，信号管道510、引线框架520、以及管芯550），形成包封物610，其将所述结构包封在模制材料内并形成面板。模制材料可以是任何适当的包封物，包括例如：填充硅石的环氧树脂模制化合物，塑料包封树脂，以及其它聚合材料，诸如，硅酮、聚酰亚胺、酚醛塑料和聚亚安酯。所述模制材料可以通过包封中使用的各种标准工艺技术来施加，包括例如，印刷、压力模制和旋涂施加。一旦施加模制材料，可以通过将所述材料暴露于特定温度一段时间，或通过应用固化剂，或两者，来固化面板。在典型的包封工艺中，包封物610的深度可以超过模制材料中嵌入的结构的最大高度（例如，如图6中所示的，信号管道510的高度）。 
图7是示出了在工艺示例中的稍后阶段装置结构500的横截面图的简化图。包封物610厚度被降低以露出信号管道510的端部。包封物厚度的降低和信号管道端部的露出可以通过研磨工艺、化学蚀刻、激光烧蚀、或其它常规技术（例如，背研磨）来进行，或者替代地，通过在包封工艺期间将包封物形成至适当的厚度来进行。 
图8是示出了在工艺示例中的稍后阶段装置结构500的横截面图的简化图。将包封的面板从带530（以及载体540）移除。一旦从带释放，可以清洗面板的先前附接到带的面，以去除任何额外的附接到包封的面板的粘合剂残余。带释放和清洗的工艺使面板的底面上的接触全部暴露，包括引线框架520的底部以及接合焊盘560和565。在这一点，可以看到信号管道510形成在包封的面板的顶部到引线框架之间的导电通孔。这些穿通通孔可以用来例如使得能够实现由该面板形成的封装件的底部和顶部上形成的互连结构或焊盘之间的电连接。 
作为替代，在带释放之后，可以执行研磨操作（例如，背研磨）来去除引线框架520的全部或部分。以这样的方式的引线框架去除将在面板的单颗化之前把信号管道510彼此电分离。 
图9是示出了在构建、球放置和单颗化之后装置结构500的横截面图的简化图。提供图9中示出的各种层的工艺可以通过半导体封装中使用的标准技术提供。 
可以在包封的管芯的底表面、引线框架、信号管道以及包封模制材料之上沉积绝缘层910。绝缘层910可以由有机聚合物例如，以液态膜或干膜制成，并且可以包括宽范围的如本领域中已知的用于层间电介质的其它材料（例如，二氧化硅、氮化硅、氧氮化硅或提供电隔离的这样的层的任何组合）。可以将绝缘层910图案化以露出接合焊盘560和565，以及通过引线框架520生成的引线（接合到由信号管道510形成的穿通通孔）。 
然后可以沉积导电层920以提供接合焊盘和引线之间的互连。导电层920可以包括诸如金属、金属合金、掺杂的半导体、半金属、或其组合（如本领域中已知的）的材料（例如，非晶硅、掺杂的多晶硅、铝、铜、钽、钛、钨，或任何金属的合金、氮化物或硅化物）。通过使用导电层，可以将任何数目的接合焊盘以任何组合互连到同一管芯或其它管芯，以及互连到被耦接到由导电信号管道510形成的通孔的引线。图9中示出的互连仅是通过示例的方式提供的，并且应当认识到，由导电层920以及下面讨论的其它导电层形成的互连可以不仅跨 页面延伸，如图所示的，而且可以延伸到页面中以及页面之上。 
可以通过形成另外的绝缘层（例如，绝缘层930）并将这些绝缘层图案化来接收另外的导电层（例如，导电层940），来提供另外的互连层。可以用于随后的绝缘层和导电层的材料的范围可以包括对于绝缘层910和导电层920列出的那些，并且每一类型的层可以根据应用的性质所要求的而是相同或不同的材料。另外，如图所示的，可以通过利用标准技术和材料形成绝缘层950、将该层图案化以露出导电层940中形成的焊盘、以及形成并放置导电球960，来设置一组导电球连接器。 
图9示出了双面半导体封装，其中互连设置在该封装的顶面上。由导电信号管道510形成的通孔允许在底面互连和顶面互连之间进行连接。再次地，该顶面互连可以通过标准技术形成。例如，可以在信号管道和包封模制材料的顶面表面之上形成绝缘层980。可以将该绝缘层图案化以露出由信号管道510形成的通孔的顶端。然后可以利用导电层985来形成互连，其可以根据应用的需要来图案化和蚀刻。后续的绝缘层（例如，绝缘层990）和导电层（例如，导电层995）可以根据应用的需要来形成。可以形成另外的绝缘层998来限定封装的顶面上用以接收部件的图案。 
在已经执行顶面和底面互连的构建之后，可以利用单颗化工艺将单独的半导体封装从面板分离。在单颗化工艺期间，可以通过将框架（例如，框架110）与引线（例如，引线120）切割分离来将由引线框架520形成的引线电隔离。 
图10是示出了根据一个具有单面互连的替代实施例的、在构建、球放置和单颗化之后的装置结构500（例如，扇出式晶片级封装结构）的横截面图的简化图。在该实施例中，在包封的管芯的底表面、信号管道和包封模制材料之上构建与图9的类似的互连结构。但是，不在顶表面上构建互连结构。在这样的实施例中，可以将部件直接附接到通孔的顶端。 
图11是示出了根据替代实施例的在构建、球放置和单颗化之后装 置结构500的横截面图的简化图，其中导电球被附接到处于包封物的一面的互连结构而封装件的另一面用于接收部件。提供图11中示出的各种层的工艺可以通过半导体封装中使用的标准技术来提供。 
可以在包封的管芯的底表面、信号管道以及包封模制材料之上沉积绝缘层1110。该表面被示出为与和用于包封的管芯的接合焊盘对应的表面同一的表面。绝缘层1110可以由与上面对于绝缘层910描述的相同的材料形成。绝缘层1110可以被图案化以露出接合焊盘560和565，以及穿封装件通孔510的端部。 
然后可以在绝缘层1110之上沉积导电层1120以提供接合焊盘和信号管道之间的互连。导电层1120可以由与上面的导电层920中利用的相同的材料形成。可以在层1120之上形成绝缘层1130并将其图案化以限定用于其它要附接到装置结构500的部件的接触。 
可以在装置结构500的另一面上构建另一互连结构。如图所示的，形成绝缘层1140并将其图案化以使得可以形成导电层1150以提供在信号管道和其它接触之间的互连。可以形成后续的绝缘层1160并将其图案化以接收另一导电层1170。可以通过利用标准的技术和材料来形成绝缘层1180以及形成并放置导电球1190来提供一组导电球连接器。 
本发明的实施例并不限于图中示出的特定类型的工艺。如所示的，本发明的实施例可以用在扇出式晶片级封装（例如，分布式芯片封装工艺（RCP））中，但是本发明的实施例并不限于扇出式晶片级封装。例如，本发明的通过混入信号管道形成的穿通通孔可以并入在导线接合工艺中，诸如，QFN、引线封装、BGA，以及倒装芯片工艺中。然而，应当认识到，上面讨论的步骤对于不同类型的工艺可能需要修改。例如，引线封装在结构上可能不允许背面研磨来露出管道，并因此将使用替代的工艺（例如，激光烧蚀）。另外，混入的信号管道可能需要利用诸如焊料回流等技术来附接到引线框架。 
本发明的引线框架和信号管道允许在包封之前预先放置穿通通孔。管道和引线框架可以以如下的方式形成，该方式允许管道和引线框架在捡取和放置工艺之前或期间被放置。其它部件（诸如，管芯） 可以在稍后阶段或同时放置。这允许在穿通通孔放置方面的极大的灵活性。也可以以群组形式预先布置管道组件（例如，在引线框架中管道的重复的序列）。可以在捡取和放置工艺之前同时将该群组附接到带上。在包封工艺期间，信号管道以及引线框架被嵌入在封装件中。然后在标准的包封物的背研磨期间，使信号管道露出，或者，可以利用替代的方法诸如激光烧蚀来使信号管道露出。后续的包封的装置的构建可以使用该信号管道作为穿通封装件连接（例如，穿通通孔）。 
本发明的工艺使得不需要包封后通孔穿孔和填充步骤。穿通通孔的引入发生在工艺中的与其它捡取和放置操作相同的阶段，或者，在捡取和放置之前。另外，该工艺提供了不依赖于填充操作的质量的、穿通封装件的深度的、质量一致的信号路径。 
由于实现本发明的装置绝大部分由本领域技术人员已知的部件和电路构成，因此未超出如上所示的被认为必要的程度解释电路细节，以便理解和领会本发明的基本概念，以及不使本发明的教导模糊或分散。 
至此，应当理解，公开了一种封装电子装置组件的方法，所述方法包括:提供引线框架组件，所述引线框架组件包括引线框架和附接到所述引线框架的一个或更多个信号管道；将所述引线框架组件放置在所述电子装置组件的第一区域中；将电子装置放置在所述电子装置组件的第二区域中；在所述电子装置的多个面之上和周围以及在所述引线框架组件的多个面之上和周围形成包封物；以及使信号管道的端部露出。所述一个或更多个信号管道中的每一个在第一端部处被耦接到所述引线框架的相应引线，所露出的信号管道的第二端部是被露出的端部。此外，第一电子装置被放置于其中的所述第二区域是在由所述引线框架组件限定的周界内。 
上述实施例的一个方面包括通过如下来装配所述引线框架组件：提供所述引线框架，在所述引线框架上形成光致抗蚀剂层，在所述光致抗蚀剂层中在期望信号管道的地方形成开口，在所述开口中沉积导电材料，以及将所述光致抗蚀剂层从所述引线框架剥离。上述实施例 的另一方面包括通过如下来装配所述引线框架组件：提供所述引线框架，形成一个或更多个内引线，以及将所述一个或更多个内引线中的引线的至少一部分弯曲，在所述弯曲之后，近似形成对于所述引线框架的平面的直角。在这一方面，形成所述一个或更多个内引线包括下列中的一个：蚀刻所述引线框架或压印所述引线框架。 
上述实施例的另一方面包括通过如下来装配所述引线框架组件：提供引线框架坯件，执行第一蚀刻以在期望位置形成所述一个或更多个信号管道，以及执行第二蚀刻以从所述引线框架坯件形成引线。上述实施例的再一方面包括通过如下来装配所述引线框架组件：提供所述引线框架；形成一个或更多个内引线；以及形成孔或凹陷，其被配置来接收所述一个或更多个信号管道中的信号管道；以及将所述信号管道压到所述孔或凹陷中，从而将所述信号管道机械锁定到所述孔或凹陷中。 
上述实施例的另一方面提供将所述包封物的一部分从所述电子装置组件去除以执行信号管道的第二端部的露出。在另一方面，去除包封物的所述部分包括下列中的一个：将所述包封物研磨到与所述信号管道的端部匹配的深度；或将所述包封物激光烧蚀到与所述信号管道的端部匹配的深度。在又一方面，通过形成所述包封物使得信号管道的端部暴露来执行信号管道的第二端部的露出。 
上述实施例的另一方面，所述信号管道的第二端部包括这样的结构，该结构包括焊料球、金柱凸块、或任何铜柱凸块中的一个或更多个。 
上述实施例的另一方面包括：将所述电子装置组件与一个或更多个其它电子装置组件分离，其中所述封装方法形成电子装置组件的面板。在这一方面，所述分离包括将所述引线框架的至少一部分从所述电子装置组件切开，这将一个或更多个信号管道以及相关联的引线与一个或更多个其它信号管道以及相关联的引线电隔离。 
上述实施例的又一方面包括：提供设置在载体上的双面粘接带，使得放置所述引线框架组件包括将所述引线框架组件不与所述信号 管道接触的面向下地放置在所述带上；在所述包封物的形成之后，使所述引线框架组件的不与所述信号管道接触的面露出；在所述电子装置组件的第一面上形成第一互连结构，其中所述第一互连结构将所述第一电子装置上的第一接触耦接到被附接到信号管道的所述引线框架的一部分；以及在露出所述信号管道的第二端部之后，在所述电子装置组件的第二面上形成第二互连结构，其中所述第二互连结构被耦接到所述信号管道。 
上述实施例的另一方面包括：将所述第一电子装置的第一接触耦接到被附接到信号管道的所述引线框架的一部分，其中所述耦接是利用导线接合或倒装芯片中的一种执行的。 
在另一实施例中，提供了一种封装装置组件，包括:电子装置；一个或更多个导电通孔，其从所述封装装置组件的顶表面延伸到处于所述封装装置组件的底表面处的相应引线；以及包封物，其在所述电子装置之上以及周围以及在所述导电通孔周围，并形成所述封装装置组件的包封区域，其中所述一个或更多个导电通孔是利用相应的信号管道形成的，并且每一个信号管道是在包封所述电子装置和信号管道之前形成的。在该实施例的一个方面，所述封装装置组件还包括:引线框架组件，其包括引线框架和附接到所述引线框架的一个或更多个信号管道，其中所述一个或更多个信号管道与每一其他信号管道平行对准，如果存在其他信号管道的话，并且每一个信号管道的长度等于包封区域的厚度。在该实施例的另一个方面，所述导电通孔由下列中的一种形成：铜、铝、钽、钛、钨、或任何金属合金。 
另一实施例提供了一种封装电子装置组件的方法，所述方法包括:形成引线框架；将一个或更多个信号管道耦接到所述引线框架的相应引线，从而所述形成和耦接提供了引线框架组件；将所述引线框架组件放置在用于所述电子装置组件的第一区域中；在所述引线框架组件的多个面之上和周围形成包封物。所述一个或更多个信号管道中的信号管道形成穿过被包封的电子装置组件的导电通孔。 
在上述实施例的一个方面，所述将一个或更多个信号管道耦接到 所述引线框架的相应引线包括:在所述引线框架上形成光致抗蚀剂层；将所述光致抗蚀剂层图案化以提供从所述光致抗蚀剂层的顶部到所述引线框架的接触位置的孔；在该光致抗蚀剂孔中形成导电层，其与所述接触位置接触；和将所述光致抗蚀剂层从所述引线框架去除。在另一方面，形成引线框架包括:蚀刻框架材料以形成引线框架的引线。在上述实施例的另一方面，将一个或更多个信号管道耦接到所述引线框架的相应引线包括:提供引线框架坯件；以及选择性地蚀刻所述引线框架坯件以形成所述引线框架的框架、所述引线框架的引线、以及所述一个或更多个信号管道。 
由于实现本发明的装置绝大部分由本领域技术人员已知的部件和电路构成，因此未在超出如上所示的被认为必要的程度解释电路细节，以便理解和领会本发明的基本概念，以及不使本发明的教导模糊或分散。 
说明书和权利要求中的术语“前”、“后”、“顶”、“底”、“在...之上”、“在...之下”等（如果有的话）用于描述性目的而并不必然用于描述永久性的相对位置。应理解，如此使用的这些术语适当的环境在下是可互换的，从而在此描述的本发明的实施例例如能够在与在此示出的或者以另外的方式描述的取向不同的其它取向中操作。 
尽管在此参考特定实施例描述了本发明，然而，可以进行各种修改和改变而不偏离如下面的权利要求中提出的本发明的范围。因此，说明书和附图被认为是说明性的而不是限制性的，并且意图将所有这样的修改包括在本发明的范围内。在此就特定实施例描述的任何益处、优点或对问题的解决方案不应被看着为任何或所有权利要求的关键的、需要的、或实质性的特征或要素。 
此外，如在此所使用的术语“一”（“a”或“an”）被定义为一个或更多个。此外，权利要求中的引入性的短语（诸如，“至少一个”和“一个或多个”）的使用不应被认为是暗示了通过“一”（不定冠词“a”或“an”）的对另一权利要求要素的引入将含有这样引入的权利要求要素的任何特定权利要求限制到仅含有一个这样的要素的发明，即使在同一权利要求包含引入性的短语“一个或更多个”或“至少一 个”以及“一”（不定冠词“a”或“an”）时也是如此。对于定冠词的使用也是如此。 
除非以另外的方式说明，否则，诸如“第一”和“第二”的术语被用于在这样的术语描述的要素之间任意地进行区分。因此这些术语并不必然表示这些要素的时间上的或其它的优先次序。 

Claims (20)

1.一种封装电子装置组件的方法，所述方法包括:
提供引线框架组件，所述引线框架组件包括引线框架和附接到所述引线框架的一个或更多个信号管道，其中所述一个或更多个信号管道中的每一个在第一端部处被耦接到所述引线框架的相应引线；
将所述引线框架组件放置在用于所述电子装置组件的第一区域中；
将第一电子装置放置在用于所述电子装置组件的第二区域中，其中所述第二区域是在由所述引线框架组件限定的周界内；
在所述第一电子装置的多个面之上和周围以及在所述引线框架组件的多个面之上和周围形成包封物；以及
使所述一个或更多个信号管道的信号管道的第二端部露出，其中所述信号管道形成穿过被包封的电子装置组件的导电通孔。
2.如权利要求1所述的方法，还包括:
装配所述引线框架组件，其中所述装配包括：
提供所述引线框架，
在所述引线框架上形成光致抗蚀剂层，
在所述光致抗蚀剂层中在期望信号管道的地方形成开口，
在所述光致抗蚀剂层中的所述开口中沉积导电材料，以及
将所述光致抗蚀剂层从所述引线框架剥离。
3.如权利要求1所述的方法，还包括:
装配所述引线框架组件，其中所述装配包括：
提供所述引线框架，
形成一个或更多个内引线，以及
将所述一个或更多个内引线中的引线的至少一部分弯曲，其中在所述弯曲之后，所述引线的所述至少一部分近似形成对于
所述引线框架的平面的直角。
4.如权利要求3所述的方法，其中所述形成一个或更多个内引线包括下列中的一个：蚀刻所述引线框架或压印所述引线框架。
5.如权利要求1所述的方法，还包括:
装配所述引线框架组件，其中所述装配包括：
提供引线框架坯件，
执行第一蚀刻以在期望位置形成所述一个或更多个信号管道，以及
执行第二蚀刻以从所述引线框架坯件形成引线。
6.如权利要求1所述的方法，还包括:
装配所述引线框架组件，其中所述装配包括：
提供所述引线框架，
形成一个或更多个内引线，以及
形成孔或凹陷，其被配置来接收所述一个或更多个信号管道中的信号管道，以及
将所述信号管道压到所述孔或凹陷中，其中所述信号管道被机械锁定到所述孔或凹陷中。
7.如权利要求1所述的方法，其中所述露出还包括：将所述包封物的一部分从所述电子装置组件去除。
8.如权利要求7所述的方法，其中所述去除还包括下列中的一个：
将所述包封物从所述电子装置组件研磨到与所述信号管道的端部匹配的深度；以及
将所述包封物从所述电子装置组件激光烧蚀到与所述信号管道的端部匹配的深度。
9.如权利要求7所述的方法，其中所述露出还包括：所述包封物的形成的执行使管道的端部暴露而无需去除包封物的一部分。
10.如权利要求1所述的方法，其中所述信号管道的第二端部包括这样的结构，该结构包括焊料球、金柱凸块、以及铜柱凸块中的一个或更多个。
11.如权利要求1所述的方法，还包括:
将所述电子装置组件与一个或更多个其它电子装置组件分离，其中
所述封装方法形成电子装置组件的面板，
所述分离包括将所述引线框架的至少一部分从所述电子装置组件切开，以及
所述切开将一个或更多个信号管道以及相关联的引线与一个或更多个其它信号管道以及相关联的引线电隔离。
12.如权利要求1所述的方法，还包括:
提供设置在载体上的双面粘接带，其中放置所述引线框架组件包括将所述引线框架组件不与所述信号管道接触的面向下地放置在所述带上；
在所述包封物的形成之后，使所述引线框架组件的不与所述信号管道接触的面露出；
在使所述引线框架组件的所述面露出之后，在所述电子装置组件的第一面上形成第一互连结构，其中所述第一互连结构将所述第一电子装置上的第一接触耦接到被附接到信号管道的所述引线框架的一部分；以及
在露出所述信号管道的第二端部之后，在所述电子装置组件的第二面上形成第二互连结构，其中所述第二互连结构被耦接到所述信号管道。
13.如权利要求1所述的方法，还包括:
将所述第一电子装置的第一接触耦接到被附接到信号管道的所述引线框架的一部分，其中所述耦接是利用导线接合或倒装芯片中的一种执行的。
14.一种封装装置组件，包括:
电子装置；
一个或更多个导电通孔，其从所述封装装置组件的顶表面延伸到处于所述封装装置组件的底表面处的相应引线；以及
包封物，其在所述电子装置之上以及周围以及在所述导电通孔周围，并形成所述封装装置组件的包封区域，其中
所述一个或更多个导电通孔是利用相应的信号管道形成的，并且
每一个信号管道是在包封所述电子装置和信号管道之前形成的。
15.如权利要求14所述的封装装置组件，还包括:
引线框架组件，其包括引线框架和附接到所述引线框架的一个或更多个信号管道，其中
所述一个或更多个信号管道与每一其他信号管道平行对准，如果存在其他信号管道的话，以及
每一个信号管道的长度等于包封区域的厚度。
16.如权利要求14所述的封装装置组件，其中
所述导电通孔由下列中的一种形成：铜、铝、钽、钛、钨、或金属合金。
17.一种封装电子装置组件的方法，所述方法包括:
形成引线框架；
将一个或更多个信号管道耦接到所述引线框架的相应引线，其中所述形成和耦接提供了引线框架组件；
将所述引线框架组件放置在用于所述电子装置组件的第一区域中；
在所述引线框架组件的多个面之上和周围形成包封物，其中
所述一个或更多个信号管道中的信号管道形成穿过被包封的电子装置组件的导电通孔。
18.如权利要求17所述的方法，其中所述将一个或更多个信号管道耦接到所述引线框架的相应引线包括:
在所述引线框架上形成光致抗蚀剂层；
将所述光致抗蚀剂层图案化以提供从所述光致抗蚀剂层的顶部到所述引线框架的接触位置的孔；
在该光致抗蚀剂孔中形成导电层，其与所述接触位置接触；和
将所述光致抗蚀剂层从所述引线框架去除。
19.如权利要求18所述的方法，其中所述形成引线框架包括:
蚀刻框架材料以形成引线框架的引线。
20.如权利要求17所述的方法，其中所述将一个或更多个信号管道耦接到所述引线框架的相应引线包括:
提供引线框架坯件；以及
选择性地蚀刻所述引线框架坯件以形成所述引线框架的框架、所述引线框架的引线、以及所述一个或更多个信号管道。
CN201210317297.5A 2011-08-31 2012-08-31 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装 Active CN102969252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/222,148 US8916421B2 (en) 2011-08-31 2011-08-31 Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US13/222,148 2011-08-31

Publications (2)

Publication Number Publication Date
CN102969252A true CN102969252A (zh) 2013-03-13
CN102969252B CN102969252B (zh) 2016-12-21

Family

ID=46682699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210317297.5A Active CN102969252B (zh) 2011-08-31 2012-08-31 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装

Country Status (4)

Country Link
US (1) US8916421B2 (zh)
EP (1) EP2565912A2 (zh)
CN (1) CN102969252B (zh)
TW (1) TWI536510B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904044A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及制造工艺
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法
CN104465555A (zh) * 2013-09-13 2015-03-25 三星电机株式会社 半导体封装及其制造方法
CN105659379A (zh) * 2013-08-29 2016-06-08 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
CN107452635A (zh) * 2016-06-01 2017-12-08 恩智浦美国有限公司 半导体装置封装和其制造方法
TWI661525B (zh) * 2017-10-26 2019-06-01 南韓商三星電機股份有限公司 半導體封裝及其製造方法
TWI670811B (zh) * 2017-10-31 2019-09-01 南韓商三星電子股份有限公司 扇出型半導體封裝模組
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US10840005B2 (en) 2013-01-25 2020-11-17 Vishay Dale Electronics, Llc Low profile high current composite transformer
US9024429B2 (en) 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US20150084171A1 (en) * 2013-09-23 2015-03-26 Stmicroelectronics Pte. Ltd. No-lead semiconductor package and method of manufacturing the same
US9297713B2 (en) 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9362479B2 (en) 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
US9257393B1 (en) 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US10354958B2 (en) 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US20160155723A1 (en) * 2014-11-27 2016-06-02 Chengwei Wu Semiconductor package
US9786519B2 (en) 2015-04-13 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US9806052B2 (en) 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
KR102019350B1 (ko) * 2015-11-06 2019-09-09 삼성전자주식회사 전자부품 패키지 및 그 제조방법
TWI622139B (zh) * 2016-03-08 2018-04-21 恆勁科技股份有限公司 封裝基板
US10998124B2 (en) 2016-05-06 2021-05-04 Vishay Dale Electronics, Llc Nested flat wound coils forming windings for transformers and inductors
US9847293B1 (en) * 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
CN116344173A (zh) 2016-08-31 2023-06-27 韦沙戴尔电子有限公司 具有低直流电阻的高电流线圈的电感器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10700021B2 (en) * 2018-08-31 2020-06-30 Intel Corporation Coreless organic packages with embedded die and magnetic inductor structures
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
USD1034462S1 (en) 2021-03-01 2024-07-09 Vishay Dale Electronics, Llc Inductor package
US11948724B2 (en) 2021-06-18 2024-04-02 Vishay Dale Electronics, Llc Method for making a multi-thickness electro-magnetic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087044A1 (en) * 2003-05-07 2006-04-27 Bernd Goller Electronic component, and system carrier and panel for producing an electronic component
US20100006994A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865458A (en) * 1971-07-01 1975-02-11 Amp Inc Circuit panel connector
US5710063A (en) 1996-06-06 1998-01-20 Sun Microsystems, Inc. Method for improving the alignment of holes with other elements on a printed circuit board
US5886401A (en) 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US6081989A (en) 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
US6271057B1 (en) 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6372619B1 (en) 2001-07-30 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Method for fabricating wafer level chip scale package with discrete package encapsulation
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6743660B2 (en) 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US20040195691A1 (en) * 2002-04-05 2004-10-07 Akiyoshi Moriyasu Circuit module and method for manufacturing the same
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP3910598B2 (ja) 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
US7071554B2 (en) 2004-05-27 2006-07-04 Intel Corporation Stress mitigation layer to reduce under bump stress concentration
JP4383274B2 (ja) 2004-06-30 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置および半導体ウエハの製造方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US7468545B2 (en) 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI263351B (en) * 2005-09-20 2006-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US8120149B2 (en) * 2006-01-24 2012-02-21 Stats Chippac Ltd. Integrated circuit package system
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
TWI310968B (en) * 2006-02-09 2009-06-11 Phoenix Prec Technology Corp Electrically connecting structure of circuit board with semiconductor chip embedded therein
US20070212865A1 (en) 2006-03-08 2007-09-13 Craig Amrine Method for planarizing vias formed in a substrate
JP5009576B2 (ja) * 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
US7704800B2 (en) 2006-11-06 2010-04-27 Broadcom Corporation Semiconductor assembly with one metal layer after base metal removal
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
CN101211897B (zh) * 2006-12-28 2011-12-07 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7838420B2 (en) 2007-08-29 2010-11-23 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
US7892962B2 (en) 2007-09-05 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nail-shaped pillar for wafer-level chip-scale packaging
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
CN101621894B (zh) 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
US7989950B2 (en) 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
KR101009103B1 (ko) 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
US8183677B2 (en) 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
TWI501376B (zh) 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
CN102589753B (zh) * 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法
US8614616B2 (en) * 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087044A1 (en) * 2003-05-07 2006-04-27 Bernd Goller Electronic component, and system carrier and panel for producing an electronic component
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
US20100006994A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Embedded Semiconductor Die Package and Method of Making the Same Using Metal Frame Carrier
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633869B2 (en) 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法
US11152312B2 (en) 2013-08-16 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9984981B2 (en) 2013-08-16 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
CN105659379A (zh) * 2013-08-29 2016-06-08 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
CN105659379B (zh) * 2013-08-29 2018-09-21 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
CN104465555A (zh) * 2013-09-13 2015-03-25 三星电机株式会社 半导体封装及其制造方法
CN103904044A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及制造工艺
CN107452635A (zh) * 2016-06-01 2017-12-08 恩智浦美国有限公司 半导体装置封装和其制造方法
TWI661525B (zh) * 2017-10-26 2019-06-01 南韓商三星電機股份有限公司 半導體封裝及其製造方法
US10916495B2 (en) 2017-10-26 2021-02-09 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11699643B2 (en) 2017-10-26 2023-07-11 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI670811B (zh) * 2017-10-31 2019-09-01 南韓商三星電子股份有限公司 扇出型半導體封裝模組
US10403562B2 (en) 2017-10-31 2019-09-03 Samsung Electronics Co., Ltd. Fan-out semiconductor package module
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法

Also Published As

Publication number Publication date
TW201330185A (zh) 2013-07-16
EP2565912A2 (en) 2013-03-06
US20130049182A1 (en) 2013-02-28
CN102969252B (zh) 2016-12-21
TWI536510B (zh) 2016-06-01
US8916421B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN102969252A (zh) 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
CN101530012B (zh) 使用介电层封装器件的方法
US9418970B2 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN102820282B (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
US20130049218A1 (en) Semiconductor device packaging having pre-encapsulation through via formation
CN101065826A (zh) 具有用于感测元件的晶片级芯片规模封装的方法和设备
KR102061342B1 (ko) 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
CN110112115A (zh) 集成电路封装件及其形成方法
US8176628B1 (en) Protruding post substrate package structure and method
US8569110B2 (en) Pre-bonded substrate for integrated circuit package and method of making the same
US8631566B2 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
CN100530627C (zh) 封装、其制造方法及其应用
CN105659379A (zh) 具有嵌入式管芯的模制引线框架封装
CN101964333B (zh) 引线接合结构
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
CN107452635B (zh) 半导体装置封装和其制造方法
US7052933B2 (en) Method of manufacturing an electronic device, and electronic device
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
CN102646655B (zh) 用于增加微电子封装中电触点表面面积的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder