KR101419600B1 - 지문인식센서 패키지 및 그 제조 방법 - Google Patents

지문인식센서 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101419600B1
KR101419600B1 KR1020120131963A KR20120131963A KR101419600B1 KR 101419600 B1 KR101419600 B1 KR 101419600B1 KR 1020120131963 A KR1020120131963 A KR 1020120131963A KR 20120131963 A KR20120131963 A KR 20120131963A KR 101419600 B1 KR101419600 B1 KR 101419600B1
Authority
KR
South Korea
Prior art keywords
rdl
passivation layer
forming
electrically connected
semiconductor die
Prior art date
Application number
KR1020120131963A
Other languages
English (en)
Other versions
KR20140065723A (ko
Inventor
김진영
박노선
김윤주
이승재
차세웅
김성규
윤주훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120131963A priority Critical patent/KR101419600B1/ko
Priority to US14/082,482 priority patent/US9129873B2/en
Publication of KR20140065723A publication Critical patent/KR20140065723A/ko
Application granted granted Critical
Publication of KR101419600B1 publication Critical patent/KR101419600B1/ko
Priority to US14/817,477 priority patent/US9431447B2/en
Priority to US15/248,687 priority patent/US9831282B2/en
Priority to US15/823,987 priority patent/US10304890B2/en
Priority to US16/423,589 priority patent/US10692918B2/en
Priority to US16/907,860 priority patent/US11362128B2/en
Priority to US17/837,702 priority patent/US11961867B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

본 발명에서는 별도의 PCB를 사용하지 않음으로써, 두께 500μm 이하의 초박형 지문인식센서를 만들 수 있는 지문인식센서 패키지 및 그 제조 방법이 개시된다.
일 예로, 센서 및 다수의 본드 패드가 형성된 제 1 면과, 제 1 면과 마주보며 봉지부로 감싸진 제 2 면을 포함하는 반도체 다이, 반도체 다이의 제 1 면을 덮으며, 패턴되어 본드 패드를 노출시키는 오프닝이 형성된 제 1 패시베이션층, 제 1 패시베이션층을 통해 노출된 본드 패드와 전기적으로 연결되는 제 1 RDL, 제 1 RDL과 전기적으로 연결되며, 봉지부를 관통하며 형성되는 비아, 비아와 전기적으로 연결되며 봉지부의 상부에 형성되는 제 2 RDL, 제 2 RDL을 노출시키며, 제 2 RDL 및 봉지부를 덮도록 형성되는 제 2 패시베이션층 및 제 2 패시베이션층을 통해 노출된 상기 제 2 RDL과 전기적으로 연결되는 LGA를 포함하는 지문인식센서 패키지가 개시된다.

Description

지문인식센서 패키지 및 그 제조 방법 {PACKAGE OF FINGER PRINT SENSOR AND FABRICATING METHOD THEREOF}
본 발명은 지문인식센서 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 별도의 PCB를 사용하지 않음으로써, 두께 500μm 이하의 초박형 지문인식센서를 만들 수 있는 지문인식센서 패키지 및 그 제조 방법에 관한 것이다.
반도체 패키지는 다양한 제품에 사용된다. 그리고 최근에는 제품의 경박단소화 경향에 따라 반도체 패키지의 크기를 줄이기 위해 반도체 다이의 표면에 솔더 범프를 직접 형성하는 플립칩 패키지(flip chip package) 및 반도체 다이의 본드 패드에 관통 전극(Through Silicone Via, TSV)을 형성하는 TSV 패키지 등이 각광받고 있다. 이러한 플립칩 패키지 또는 TSV 패키지는 반도체 다이의 본드 패드에 연결되어 솔더 범프가 연결될 부분을 재배선하는 RDL(ReDistribution Layer)을 포함하는 구조로 형성되는 것이 일반적이다. 반도체 패키지 제조시 RDL 설계는 솔더 범프의 위치를 결정하는 매우 중요한 부분이다. RDL 설계는 매우 좁은 영역에서 이루어지기 때문에 패턴이 복잡하고, 설계에 많은 시간이 소모된다.
본 발명은 별도의 PCB를 사용하지 않음으로써, 두께 500μm 이하의 초박형 지문인식센서를 만들 수 있는 지문인식센서 패키지 및 그 제조 방법을 제공한다.
본 발명에 따른 지문인식센서 패키지는 센서 및 다수의 본드 패드가 형성된 제 1 면과, 제 1 면과 마주보며 봉지부로 감싸진 제 2 면을 포함하는 반도체 다이, 반도체 다이의 제 1 면을 덮으며, 패턴되어 본드 패드를 노출시키는 오프닝이 형성된 제 1 패시베이션층, 제 1 패시베이션층을 통해 노출된 본드 패드와 전기적으로 연결되는 제 1 RDL, 제 1 RDL과 전기적으로 연결되며, 봉지부를 관통하며 형성되는 비아, 비아와 전기적으로 연결되며 봉지부의 상부에 형성되는 제 2 RDL, 제 2 RDL을 노출시키며, 제 2 RDL 및 봉지부를 덮도록 형성되는 제 2 패시베이션층 및 제 2 패시베이션층을 통해 노출된 상기 제 2 RDL과 전기적으로 연결되는 LGA를 포함할 수 있다.
여기서, 제 1 RDL은 오프닝을 채우며 형성될 수 있다.
그리고 제 1 RDL은 반도체 다이의 외측으로 연장되어 형성될 수 있다.
또한, 제 1 RDL의 일단부는 본드 패드와 연결되며, 타단부는 비아와 연결될 수 있다.
또한, 제 1 패시베이션층 및 제 1 RDL을 덮는 보호층이 형성될 수 있다.
또한, 보호층 및 봉지부는 동일한 재질로 형성될 수 있다.
또한, 제 1 RDL 중 적어도 하나는 정전기를 방지하는 그라운드 패턴으로 형성될 수 있다.
본 발명에 따른 지문인식센서 패키지의 제조 방법은 센서 및 다수의 본드 패드가 형성된 제 1 면 및 제 1 면과 마주보는 제 2 면을 포함하는 반도체 다이를 구비하고, 봉지부를 제 2 면에 형성하는 봉지부 형성 단계, 본드 패드를 노출시키는 오프닝을 포함하는 제 1 패시베이션층을 반도체 다이의 제 1 면에 형성하는 오프닝 형성 단계, 오프닝을 통해 노출된 본드 패드와 전기적으로 연결되는 제 1 RDL을 형성하는 제 1 RDL 형성 단계, 제 1 RDL과 전기적으로 연결되는 비아를 봉지부를 관통하도록 형성하는 비아 형성 단계, 비아와 전기적으로 연결되는 제 2 RDL을 형성하는 제 2 RDL 형성 단계, 제 2 RDL 및 봉지부를 덮는 제 2 패시베이션층을 제 2 RDL을 노출시키도록 형성하는 제 2 패시베이션층 형성 단계 및 노출된 제 2 RDL과 전기적으로 연결되는 LGA를 형성하는 LGA 형성 단계를 포함할 수 있다.
여기서, 제 1 RDL 형성 단계는 제 1 RDL이 오프닝을 채우도록 형성할 수 있다.
그리고 제 1 RDL 형성 단계는 제 1 RDL이 반도체 다이의 외측으로 연장되어 형성될 수 있다.
또한, 제 1 RDL 형성 단계는 제 1 RDL의 일단부는 본드 패드와 전기적으로 연결되며, 타단부는 비아와 연결되도록 형성할 수 있다.
또한, 제 1 RDL 형성 단계 이후에는 제 1 패시베이션층 및 제 1 RDL을 덮도록 WSS를 형성하는 WSS 형성 단계가 더 포함될 수 있다.
또한, 비아 형성 단계 이전에는 봉지부를 그라인딩하는 봉지부 그라인딩 단계가 더 포함될 수 있다.
또한, LGA 형성 단계 이후에는 WSS를 그라인딩하는 WSS 제거 단계가 더 포함될 수 있다.
본 발명에 의한 지문인식센서 패키지 및 그 제조 방법은 별도의 PCB를 사용하지 않음으로써, 두께 500μm 이하의 초박형 지문인식센서를 만들 수 있다.
도 1은 본 발명의 일 실시예에 따른 지문인식센서 패키지의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 지문인식센서 패키지에서 반도체 다이, 봉지부 및 제 1 RDL을 도시한 평면도이다.
도 3는 본 발명의 일 실시예에 따른 지문인식센서 패키지의 제조 방법을 도시한 플로우 차트이다.
도 4a 내지 도 4k는 본 발명의 일 실시예에 따른 지문인식센서 패키지의 제조 방법을 순차적으로 도시한 단면도이다..
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 일 실시예에 따른 지문인식센서 패키지의 구성을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)는 반도체 다이(110), 봉지부(120), 제 1 패시베이션층(130), 제 1 RDL(140), 보호층(150), 비아(160), 제 2 RDL(165), 제 2 패시베이션층(170) 및 LGA(180)을 포함할 수 있다.
상기 반도체 다이(110)는 일반적으로 실리콘 재질로 구성되며 그 내부에 다수의 반도체 소자들이 형성되어 있다. 또한 상기 반도체 다이(110)는 서로 마주보는 제 1 면(110a) 및 제 2 면(110b)을 포함할 수 있다. 상기 반도체 다이(110)의 제 1 면(110a)에는 다수의 본드 패드(111) 및 센서(112)가 형성된다. 상기 본드 패드(111)는 상기 반도체 다이(110)로 전기적 신호가 입출력되기 위한 부분이며 상기 제 1 면(110a)의 서로 이격되는 위치에 다수 개로 구비된다. 상기 센서(112)는 지문 이미지를 촬영하는 부분으로써, 인식된 지문 이미지의 전기적 신호는 상기 본드 패드(111)를 통해 입출력된다.
상기 봉지부(120)는 상기 반도체 다이(110)의 제 2 면(110b) 및 측면을 감싸도록 형성된다. 또한 상기 봉지부(120)는 상기 반도체 다이(110)의 제 1 면(110a)으로부터 수평 방향으로 연장되어 형성될 수 있다. 상기 봉지부(120)는 상기 반도체 다이(110)를 밀봉하여 열이나 수분, 충격 등으로부터 보호하기 위한 것으로, EMC(Epoxy Molding Compound), 페인트 방식, 프린트 방식 등으로 형성된다.
상기 제 1 패시베이션층(130)은 상기 반도체 다이(110)의 제 1 면(110a) 및 상기 봉지부(120)를 덮도록 형성된다. 상기 제 1 패시베이션층(130)은 상기 반도체 다이(110)를 상기 본드 패드(111) 이외의 영역과 전기적으로 절연시키는 역할을 한다. 또한 상기 제 1 패시베이션층(130)은 일부 영역에 오프닝(131) 형성하여 상기 본드 패드(111)를 노출시킨다. 상기 오프닝(131)은 상기 본드 패드(111)가 외부와 전기적으로 연결될 수 있는 경로가 된다.
상기 제 1 RDL(ReDistribution Layer)(140)은 상기 제 1 패시베이션층(130)의 하부에 상기 반도체 다이(110) 외측으로 연장되어 형성된다. 상기 제 1 RDL(140)은 상기 오프닝(131)을 채우며 형성된 제 1 RDL 일단부(141)를 포함한다. 상기 제 1 RDL(140)은 상기 제 1 RDL 일단부(141)를 통해 상기 반도체 다이(110)의 본드 패드(111)와 전기적으로 연결된다.
상기 제 1 RDL(140)은 상기 반도체 다이(110)의 전기적 경로를 재배선하는 역할을 한다. 즉, 상기 제 1 RDL(140)은 상기 본드 패드(111)의 위치에 구애받지 않고, 상기 본드 패드(111)와 상기 비아(160)가 연결될 수 있도록 전기적 경로를 재배선한다. 상기 제 1 RDL(140)의 재질은 구리 또는 이들의 등가물일 수 있다.
상기 보호층(150)은 상기 제 1 패시베이션층(130) 및 제 1 RDL(140)을 덮도록 형성된다. 상기 보호층(150)은 상기 지문인식센서 패키지(100)의 외부면에 형성되어 상기 지문인식센서 패키지(100)를 외부로부터 보호한다. 또한 상기 보호층(150)은 200μm 이하의 두께를 갖도록 형성될 수 있다. 상기 보호층(150)의 두께가 200μm보다 두껍게 형성된다면, 상기 센서(112)의 이미지 촬영이 불가할 수 있으므로 바람직하지 않다.
상기 보호층(150)은 상기 봉지부(120)와 동일한 재질로 형성된다. 반도체 패키지는 작동 중 열이 발생하여 변형이 일어날 수 있는데, 상기 봉지부(120) 및 보호층(150)을 동일 재질로 형성하여 열팽창계수(Coefficient of Thermal Expansion, CTE)를 같게 함으로써, 열에 의한 변형을 최소화할 수 있다.
도 1에서는 상기 지문인식센서 패키지(100)에 상기 보호층(150)이 포함되도록 형성하였지만, 없어도 무방하다.
상기 비아(160)는 상기 제 1 RDL(140)의 타단부와 연결되며, 상기 봉지부(120)를 관통하도록 형성된다. 또한 상기 비아(160)는 상기 봉지부(120)의 상부에 형성된 상기 제 2 RDL(165)과 연결된다. 따라서 상기 비아(160)는 상기 제 1 RDL(140) 및 제 2 RDL(165)을 연결시켜주는 역할을 한다.
상기 제 2 RDL(165)은 상기 반도체 다이(110)의 전기적 경로를 재배선하는 역할을 한다. 즉, 상기 제 2 RDL(165)은 상기 LGA(180)가 외부 회로의 패턴과 정합될 수 있도록 상기 LGA(180)가 연결될 전기적 경로를 재배선한다. 상기 비아(160) 및 제 2 RDL(140)의 재질은 구리 또는 이들의 등가물일 수 있다.
또한, 도 1을 참조하면, 상기 제 2 RDL(165)이 여러 개로 이격되어 형성된 것을 볼 수 있다. 다수의 상기 제 2 RDL(165)은 이격된 영역을 통해 서로 이격되어 형성된다. 다수의 상기 제 2 RDL(165)은 상기 반도체 다이(110)의 다수의 상기 본드 패드(111)와 각각 하나씩 연결된다.
상기 제 2 패시베이션층(170)은 상기 봉지부(120) 및 제 2 RDL(165)의 상부에 형성된다. 상기 제 2 패시베이션층(130)은 상기 제 2 RDL(165)을 외부 영역과 전기적으로 절연시킬 수 있다.
상기 제 2 패시베이션층(170)은 상기 제 2 RDL(165)을 노출시키는 제 1 영역(171) 및 상기 제 2 RDL(165)의 이격된 영역을 덮으며 형성된 제 2 영역(172)을 포함한다. 상기 제 1 영역(171)을 통해 노출된 상기 제 2 RDL(165)은 제 2 RDL(165)이 외부와 전기적으로 연결될 수 있는 경로가 된다. 또한 상기 제 2 영역(172)은 상기 제 2 RDL(165)의 이격된 영역을 덮으며 형성되므로, 다수의 상기 제 2 RDL(165)을 상호 간에 절연시킬 수 있다.
상기 LGA(Land Grid Array)(180)는 상기 제 2 패시베이션층(170)의 제 1 영역(171), 즉 노출된 상기 제 2 RDL(165)의 상부에 형성된다. 상기 LGA(180)는 상기 반도체 다이(110)가 외부의 회로와 전기적으로 연결될 수 있는 경로를 형성한다. 또한 상기 LGA(180)는 상기 제 2 패시베이션층(170)의 제 2 영역(172)에 의해 서로 전기적으로 절연될 수 있다. 본 발명에서는 상기 제 1 영역(171)에 상기 LGA(180)를 형성시킨 실시예에 대해 설명하였지만, LGA(180) 대신 볼 형태로 형성하는 것도 가능하다.
상술한 것처럼, 본 발명의 일 실시예에 따른 지문인식 센서(100)는 상기 반도체 다이(110)의 상하부로 상기 제 1 RDL(140) 및 제 2 RDL(165)이 형성되며, 상기 제 1 RDL(140) 및 제 2 RDL(165)은 상기 비아(160)를 통해 서로 전기적으로 연결된다. 따라서 별도의 PCB(Printed Circuit Board)를 사용하지 않음으로써, 두께 500μm 이하의 초박형 지문인식센서 패키지를 만드는 것이 가능하다.
이하에서는 본 발명의 다른 실시예에 따른 지문인식센서 패키지의 구성을 설명하도록 한다.
도 2는 본 발명의 다른 실시예에 따른 지문인식센서 패키지에서 반도체 다이(110), 봉지부(120) 및 제 1 RDL(140)을 도시한 평면도이다. 도 2의 실시예는 적어도 하나의 제 1 RDL(140)이 그라운드 패턴을 형성한다는 점 이외에는 앞선 실시예와 유사하므로, 차이점만을 위주로 설명하도록 한다.
본 발명의 다른 실시예에 따른 지문인식센서 패키지는 적어도 하나의 제 1 RDL(140)을 그라운드 패턴을 갖는 그라운드 RDL(240)로 형성할 수 있다.
지문인식센서는 센서의 상부에 손가락을 접촉하여 지문의 이미지를 촬영한다. 상기 그라운드 RDL(240)은 손가락을 상기 센서(112)의 상부에 접촉했을 때 발생되는 정전기로 인해 상기 센서(112)가 손상되는 것을 방지한다. 따라서 별도의 정전기 방지 물질을 필요로 하지 않으므로 단순한 지문인식센서 패키지를 형성하는 것이 가능하다.
다음으로 본 발명의 일 실시예에 따른 지문인식센서 패키지의 제조 방법을 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)의 제조 방법을 도시한 플로우 차트이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)의 제조 방법은 봉지부 형성 단계(S1), 제 1 패시베이션층 형성 단계(S2), 오프닝 형성 단계(S3), 제 1 RDL 형성 단계(S4), WSS 형성 단계(S5), 봉지부 그라인딩 단계(S6), 비아 형성 단계(S7), 제 2 RDL 형성 단계(S8), 제 2 패시베이션층 형성 단계(S9), LGA 형성 단계(S10), WSS 제거 단계(S11)를 포함할 수 있다.
도 4a 내지 도 4k는 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)의 제조 방법을 순차적으로 도시한 단면도이다.
이하에서는 도 3 및 도 4a 내지 도 4k를 함께 참조하여 본 발명의 일 실시예에 따른 지문인식센서 패키지(100)의 제조 방법을 설명하도록 한다.
도 3 및 도 4a를 참조하면, 반도체 다이(110)에 봉지부(120)를 형성하는 봉지부 형성 단계(S1)가 이루어진다. 상기 반도체 다이(110)는 다수의 본드 패드(111) 및 센서(112)가 형성된 제 1 면(110a) 및 상기 제 1 면(110a)과 마주보는 제 2 면(110b)을 포함한다. 또한 상기 봉지부(120)는 상기 제 2 면(110b) 및 상기 반도체 다이(110)의 측면을 감싸도록 상기 제 1 면(110a)으로부터 수평 방향으로 연장되어 형성된다. 상기 봉지부(120)는 EMC(Epoxy Molding Compound), 페인트 방식, 프린트 방식 등으로 형성될 수 있다.
도 3 및 도 4b를 참조하면, 상기 반도체 다이(110)의 제 1 면(110a)에 제 1 패시베이션층(130)을 형성하는 제 1 패시베이션층 형성 단계(S2)가 이루어진다. 상기 제 1 패시베이션층(130)은 상기 제 1 면(110a) 및 상기 봉지부(120)를 덮도록 형성된다.
도 3 및 도 4c를 참조하면, 상기 제 1 패시베이션층(130)의 일부 영역에 오프닝(131)을 형성하는 오프닝 형성 단계(S3)가 이루어진다. 상기 오프닝 형성 단계(S3)는 상기 제 1 패시베이션층(130)에 포토 레지스트를 형성한 뒤 식각 및 포토 레지스트를 제거하는 과정을 포함한다. 상기 제 1 패시베이션층(130)에는 포토 레지스트에 의한 식각으로 상기 오프닝(131)이 형성되고, 상기 오프닝(131)은 상기 본드 패드(111)를 노출시킨다.
도 3 및 도 4d를 참조하면, 상기 제 1 패시베이션층(130)의 하부에 상기 반도체 다이(110)의 외측으로 연장되도록 제 1 RDL(140)을 형성하는 제 1 RDL 형성 단계(S4)가 이루어진다. 상기 제 1 RDL(140)은 상기 오프닝(131)을 채우는 제 1 RDL 일단부(141)를 포함하며 형성된다.
상기 제 1 RDL(140)은 전해 도금 방법으로 형성될 수 있다. 상기 제 1 RDL 형성 단계(S4)는 먼저, 상기 제 1 패시베이션층(130)의 상기 제 1 RDL(140)이 형성될 영역을 제외한 영역에 포토 레지스트를 도포하고 패턴한다. 그리고 상기 제 1 RDL(140)이 형성될 영역, 즉 상기 포토 레지스트의 패턴 사이에 금속 시드층을 형성한다. 그 후, 상기 금속 시드층을 시드(seed)로 전류가 흐르게 함으로써, 제 1 RDL(140)이 형성된다. 물론 상기 제 1 RDL(140) 형성 이후에 상기 포토 레지스트는 제거된다.
상기 제 1 RDL(140)의 재질은 구리 또는 이들의 등가물일 수 있다.
도 3 및 도 4e를 참조하면, 상기 제 1 패시베이션층 및 제 1 RDL을 덮도록 WSS(Wafer Supporting System)(150)를 형성하는 WSS 형성 단계(S5)가 이루어진다.
상기 WSS(150)는 본 발명의 일 실시예에 따른 지문인식센서 패키지의 구성에서 보호층이라고 표현되었지만, 제조 방법적 측면에서는 반도체 웨이퍼를 지지 및 고정하는 WSS의 역할을 한다. 따라서 상기 지문인식센서 패키지(100)의 구성에 대한 설명과는 명칭만 다를 뿐이며, 보호층과 WSS는 동일한 구성을 의미한다.
상기 WSS(150)는 상기 제 1 패시베이션층 및 제 1 RDL의 하부에 형성되며 상기 반도체 다이(110)를 고정시키는 역할을 한다. 상기 WSS(150)의 두께는 200 내지 300μm로 형성될 수 있다. 또한, 상기 WSS(150)는 상기 봉지부(120)와 같은 재질로 형성된다.
도 3 및 도 4f를 참조하면, 상기 봉지부(120)를 그라인딩(Grinding)하는 봉지부 그라인딩 단계(S6)가 이루어진다. 상기 봉지부 그라인딩 단계(S6)는 후에 비아(160)를 원활하게 형성하기 위해 봉지부(120)의 두께를 얇게 만드는 것이다. 이 때, 상기 반도체 다이(110)는 상기 WSS(150)에 고정되어 그라인딩 시의 충격이 완화될 수 있다.
도 3 및 도 4g를 참조하면, 상기 봉지부(120)를 관통하도록 비아(160)를 형성하는 비아 형성 단계(S7)가 이루어진다. 상기 비아(160)는 상기 제 1 RDL(140)의 타단부 및 후에 형성될 제 2 RDL(165)과 연결된다. 상기 비아 형성 단계(S7)는 레이저, 드릴, 화학적 식각 등을 통해 상기 봉지부(120)에 홀(hole)을 형성한 후 상기 홀에 구리 또는 이들의 등가물을 채워넣음으로써 이루어진다.
도 3 및 도 4h를 참조하면, 상기 봉지부(120)의 상부에 제 2 RDL(165)을 형성하는 제 2 RDL 형성 단계(S8)가 이루어진다. 상기 제 2 RDL(165)은 상기 비아(160)와 연결된다.
특히, 도 4h를 참조하면, 상기 제 2 RDL(165)은 여러 개가 이격되어 형성될 수 있다. 다수의 상기 제 2 RDL(165)은 이격된 영역을 통해 서로 이격되어 형성되며, 다수의 상기 본드 패드(111)와 각각 하나씩 연결된다.
상기 제 2 RDL(165)은 상기 제 1 RDL(140)과 마찬가지로 전해 도금 방법을 통해 형성되며, 재질은 구리 또는 이들의 등가물일 수 있다.
도 3 및 도 4i를 참조하면, 상기 봉지부(120) 및 제 2 RDL(165)의 상부에 상기 제 2 패시베이션층(170)을 형성하는 제 2 패시베이션층 형성 단계(S9)가 이루어진다. 상기 제 2 패시베이션층 형성 단계(S9)는 상기 제 2 RDL(165)을 노출시킬 영역에 포토 레지스트를 형성한 후, 상기 포토 레지스트가 형성되지 않은 영역에 상기 제 2 패시베이션층(170)을 채워넣음으로써 이루어진다. 따라서 상기 제 2 패시베이션층(170)은 상기 제 2 RDL(165)을 노출시키는 제 1 영역(171) 및 상기 제 2 RDL(165)의 이격된 영역을 덮으며 형성된 제 2 영역(172)을 포함하여 형성된다. 상기 제 2 영역(172)이 상기 제 2 RDL(165)의 이격된 영역을 채움으로써, 다수의 상기 제 2 RDL(165) 서로 전기적으로 절연될 수 있다.
도 3 및 도 4j를 참조하면, 상기 제 2 패시베이션층(170)을 통해 노출된 상기 제 2 RDL(165)의 상부에 LGA(180)를 형성하는 LGA 형성 단계(S10)가 이루어진다. 상기 LGA(180)는 상기 제 2 패시베이션층(170)의 제 1 영역(171)을 채우며 형성된다. 또한 다수의 상기 LGA(180)는 상기 제 2 영역(172)에 의해 서로 전기적으로 절연될 수 있다. 본 발명에서는 상기 제 1 영역(171)에 상기 LGA(180)를 형성시킨 실시예를 설명하였지만, LGA(180) 대신 볼 형태로 형성하는 것도 가능하다.
도 3 및 도 4k를 참조하면, 상기 WSS(150)를 그라인딩하는 WSS 제거 단계(S11)가 이루어진다. 상기 WSS 제거 단계(S11)에서는 상기 WSS(150)의 두께가 200μm 이하가 되도록 그라인딩한다. 도 4k에서는 상기 지문인식센서 패키지(100)에 상기 WSS(150)가 포함되도록 형성하였지만, 없어도 무방하다.
이상에서 설명한 것은 본 발명에 의한 지문인식센서 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 지문인식센서 패키지 110; 반도체 다이
120; 봉지부 130; 제 1 패시베이션층
140; 제 1 RDL 150; 보호층 (WSS)
160; 비아 165; 제 2 RDL
170; 제 2 패시베이션층 180; LGA

Claims (14)

  1. 센서 및 다수의 본드 패드가 형성된 제 1 면과, 상기 제 1 면과 마주보며 봉지부로 감싸진 제 2 면을 포함하는 반도체 다이;
    상기 반도체 다이의 제 1 면을 덮으며, 패턴되어 상기 본드 패드를 노출시키는 오프닝이 형성된 제 1 패시베이션층;
    상기 제 1 패시베이션층을 통해 노출된 본드 패드와 전기적으로 연결되는 제 1 RDL;
    상기 제 1 RDL과 전기적으로 연결되며, 상기 봉지부를 관통하며 형성되는 비아;
    상기 비아와 전기적으로 연결되며 상기 봉지부의 상부에 형성되는 제 2 RDL;
    상기 제 2 RDL을 노출시키며, 상기 제 2 RDL 및 봉지부를 덮도록 형성되는 제 2 패시베이션층; 및
    상기 제 2 패시베이션층을 통해 노출된 상기 제 2 RDL과 전기적으로 연결되는 LGA를 포함하고,
    상기 제 1 RDL 중 적어도 하나는 정전기를 방지하는 그라운드 패턴으로 형성되는 지문인식센서 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 RDL은 상기 오프닝을 채우며 형성되는 지문인식센서 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 RDL은 상기 반도체 다이의 외측으로 연장되어 형성되는 지문인식센서 패키지.
  4. 제 1 항에 있어서,
    상기 제 1 RDL의 일단부는 상기 본드 패드와 연결되며, 타단부는 상기 비아와 연결되는 지문인식센서 패키지.
  5. 제 1 항에 있어서,
    상기 제 1 패시베이션층 및 제 1 RDL을 덮는 보호층이 형성되는 지문인식센서 패키지.
  6. 제 5 항에 있어서,
    상기 보호층 및 봉지부는 동일한 재질로 형성되는 지문인식센서 패키지.
  7. 삭제
  8. 센서 및 다수의 본드 패드가 형성된 제 1 면 및 상기 제 1 면과 마주보는 제 2 면을 포함하는 반도체 다이를 구비하고, 봉지부를 상기 제 2 면에 형성하는 봉지부 형성 단계;
    상기 본드 패드를 노출시키는 오프닝을 포함하는 제 1 패시베이션층을 상기 반도체 다이의 제 1 면에 형성하는 오프닝 형성 단계;
    상기 오프닝을 통해 노출된 본드 패드와 전기적으로 연결되는 제 1 RDL을 형성하는 제 1 RDL 형성 단계;
    상기 제 1 RDL과 전기적으로 연결되는 비아를 상기 봉지부를 관통하도록 형성하는 비아 형성 단계;
    상기 비아와 전기적으로 연결되는 제 2 RDL을 형성하는 제 2 RDL 형성 단계;
    상기 제 2 RDL 및 봉지부를 덮는 제 2 패시베이션층을 상기 제 2 RDL을 노출시키도록 형성하는 제 2 패시베이션층 형성 단계; 및
    상기 노출된 제 2 RDL과 전기적으로 연결되는 LGA를 형성하는 LGA 형성 단계를 포함하고,
    상기 제 1 RDL 중 적어도 하나는 정전기를 방지하는 그라운드 패턴으로 형성되는 지문인식센서 패키지의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1 RDL 형성 단계는 상기 제 1 RDL이 상기 오프닝을 채우도록 형성하는 지문인식센서 패키지의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 1 RDL 형성 단계는 상기 제 1 RDL이 상기 반도체 다이의 외측으로 연장되어 형성되도록 하는 지문인식센서 패키지의 제조 방법.
  11. 제 8 항에 있어서,
    상기 제 1 RDL 형성 단계는 상기 제 1 RDL의 일단부는 상기 본드 패드와 전기적으로 연결되며, 타단부는 상기 비아와 연결되도록 형성하는 지문인식센서 패키지의 제조 방법.
  12. 제 8 항에 있어서,
    상기 제 1 RDL 형성 단계 이후에는 상기 제 1 패시베이션층 및 제 1 RDL을 덮도록 WSS를 형성하는 WSS 형성 단계가 더 포함된 지문인식센서 패키지의 제조 방법.
  13. 제 8 항에 있어서,
    상기 비아 형성 단계 이전에는 봉지부를 그라인딩하는 봉지부 그라인딩 단계가 더 포함된 지문인식센서 패키지의 제조 방법.
  14. 제 12 항에 있어서,
    상기 LGA 형성 단계 이후에는 상기 WSS를 그라인딩하는 WSS 제거 단계가 더 포함된 지문인식센서 패키지의 제조 방법.
KR1020120131963A 2012-11-20 2012-11-20 지문인식센서 패키지 및 그 제조 방법 KR101419600B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020120131963A KR101419600B1 (ko) 2012-11-20 2012-11-20 지문인식센서 패키지 및 그 제조 방법
US14/082,482 US9129873B2 (en) 2012-11-20 2013-11-18 Package of finger print sensor and fabricating method thereof
US14/817,477 US9431447B2 (en) 2012-11-20 2015-08-04 Package of finger print sensor and fabricating method thereof
US15/248,687 US9831282B2 (en) 2012-11-20 2016-08-26 Electronic device package and fabricating method thereof
US15/823,987 US10304890B2 (en) 2012-11-20 2017-11-28 Electronic device package and fabricating method thereof
US16/423,589 US10692918B2 (en) 2012-11-20 2019-05-28 Electronic device package and fabricating method thereof
US16/907,860 US11362128B2 (en) 2012-11-20 2020-06-22 Electronic device package and fabricating method thereof
US17/837,702 US11961867B2 (en) 2012-11-20 2022-06-10 Electronic device package and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131963A KR101419600B1 (ko) 2012-11-20 2012-11-20 지문인식센서 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140065723A KR20140065723A (ko) 2014-05-30
KR101419600B1 true KR101419600B1 (ko) 2014-07-17

Family

ID=50727161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131963A KR101419600B1 (ko) 2012-11-20 2012-11-20 지문인식센서 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (7) US9129873B2 (ko)
KR (1) KR101419600B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US20140021603A1 (en) * 2012-07-23 2014-01-23 Rf Micro Devices, Inc. Using an interconnect bump to traverse through a passivation layer of a semiconductor die
KR101401708B1 (ko) * 2012-11-15 2014-05-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101419600B1 (ko) 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
TWI533233B (zh) * 2015-07-13 2016-05-11 晨星半導體股份有限公司 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
CN106356348A (zh) * 2015-07-24 2017-01-25 晨星半导体股份有限公司 电容式传感器结构、具电容式传感器的电路板结构以及电容式传感器的封装结构
US9898645B2 (en) * 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
KR20170093277A (ko) * 2016-02-04 2017-08-16 주식회사 네패스 센서 패키지 및 이의 제조 방법
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
US10354114B2 (en) * 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US9691708B1 (en) * 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
WO2018061481A1 (ja) 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2018061000A (ja) 2016-09-30 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
US10242940B2 (en) * 2016-10-17 2019-03-26 Advanced Semiconductor Engineering, Inc. Fan-out ball grid array package structure and process for manufacturing the same
CN106816432A (zh) * 2016-12-22 2017-06-09 创智能科技股份有限公司 具有抗静电结构的封装结构
US10269671B2 (en) * 2017-01-03 2019-04-23 Powertech Technology Inc. Package structure and manufacturing method thereof
KR101898571B1 (ko) 2017-03-21 2018-09-14 크루셜텍 (주) 센서 패키지
CN106951880B (zh) * 2017-03-30 2020-03-03 苏州迈瑞微电子有限公司 传感模组封装方法
KR101901710B1 (ko) * 2017-04-20 2018-09-28 삼성전기 주식회사 팬-아웃 지문센서 패키지
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
KR102052804B1 (ko) * 2017-12-15 2019-12-05 삼성전기주식회사 팬-아웃 센서 패키지
US20200051938A9 (en) * 2017-12-18 2020-02-13 China Wafer Level Csp Co., Ltd. Fingerprint chip packaging method and fingerprint chip package
KR102526993B1 (ko) 2018-02-14 2023-04-28 삼성전자주식회사 생체 센서를 포함하는 전자 장치
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
KR102513085B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
US10861895B2 (en) * 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
CN209765526U (zh) 2019-04-10 2019-12-10 深圳市汇顶科技股份有限公司 光学指纹装置和电子设备
KR20210007692A (ko) 2019-07-12 2021-01-20 삼성전자주식회사 재배선 층을 포함하는 반도체 패키지 및 이를 제조하기 위한 방법
CN113496961A (zh) * 2020-04-02 2021-10-12 富泰华工业（深圳）有限公司 指纹识别芯片封装结构及其制作方法
KR20240018865A (ko) 2022-08-03 2024-02-14 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153726A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20100136174A (ko) * 2009-06-18 2010-12-28 삼성전기주식회사 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
KR20120106629A (ko) * 2011-03-16 2012-09-26 벌리더티 센서스 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122904B2 (en) * 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
TW200805682A (en) * 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US20130049218A1 (en) * 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8552556B1 (en) * 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
KR101419600B1 (ko) 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9875388B2 (en) * 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
KR102196173B1 (ko) * 2018-01-29 2020-12-30 주식회사 네패스 반도체 패키지 및 제조 방법
US11088068B2 (en) * 2019-04-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153726A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20100136174A (ko) * 2009-06-18 2010-12-28 삼성전기주식회사 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
KR20120106629A (ko) * 2011-03-16 2012-09-26 벌리더티 센서스 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법

Also Published As

Publication number Publication date
US20220375985A1 (en) 2022-11-24
US9431447B2 (en) 2016-08-30
US10692918B2 (en) 2020-06-23
US20150340399A1 (en) 2015-11-26
US10304890B2 (en) 2019-05-28
US20140138788A1 (en) 2014-05-22
US9129873B2 (en) 2015-09-08
US11961867B2 (en) 2024-04-16
US20160365379A1 (en) 2016-12-15
US20180083061A1 (en) 2018-03-22
KR20140065723A (ko) 2014-05-30
US11362128B2 (en) 2022-06-14
US20190393258A1 (en) 2019-12-26
US20210020679A1 (en) 2021-01-21
US9831282B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
KR101419600B1 (ko) 지문인식센서 패키지 및 그 제조 방법
CN110491859B (zh) 晶片封装体及其制造方法
US9177919B2 (en) Chip package and method for forming the same
KR101837808B1 (ko) 와이어 본드 센서 패키지 및 방법
TWI512930B (zh) 晶片封裝體及其形成方法
US20160233169A1 (en) Wafer level semiconductor package and manufacturing methods thereof
TWI529821B (zh) 晶片封裝體及其形成方法
US20110209908A1 (en) Conductor package structure and method of the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20120181562A1 (en) Package having a light-emitting element and method of fabricating the same
US7886609B2 (en) Pressure sensor package
US20070096249A1 (en) Three-dimensionally integrated electronic assembly
US20160118271A1 (en) Method of fabricating semiconductor package having an interposer structure
KR101059629B1 (ko) 반도체 패키지 제조방법
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
US9576910B2 (en) Semiconductor packaging structure and manufacturing method thereof
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
US20160254229A1 (en) Semiconductor structure and manufacturing method thereof
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
US9082738B2 (en) Semiconductor package with improved thermal properties
US20110031607A1 (en) Conductor package structure and method of the same
US20150325551A1 (en) Chip package and method for forming the same
TWI712134B (zh) 半導體裝置及製造方法
US20110031594A1 (en) Conductor package structure and method of the same
KR20130130551A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 6