TW201304422A - 鎖相迴路裝置以及其調整電壓提供電路 - Google Patents
鎖相迴路裝置以及其調整電壓提供電路 Download PDFInfo
- Publication number
- TW201304422A TW201304422A TW100124945A TW100124945A TW201304422A TW 201304422 A TW201304422 A TW 201304422A TW 100124945 A TW100124945 A TW 100124945A TW 100124945 A TW100124945 A TW 100124945A TW 201304422 A TW201304422 A TW 201304422A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- adjustment voltage
- phase
- coupled
- adjustment
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 21
- 238000005070 sampling Methods 0.000 claims description 10
- 230000009471 action Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000007599 discharging Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一種鎖相迴路裝置及其調整電壓提供電路,鎖相迴路裝置用以接收輸入信號,並依據輸入信號以產生一輸出信號。鎖相迴路裝置包括電壓控制振盪器、迴路濾波器以及調整電壓提供電路。電壓控制振盪器接收並依據控制電壓以產生輸出信號。迴路濾波器具有電容電阻網路,且電容電阻網路接收控制電壓並耦接參考電壓。調整電壓提供電路接收輸出信號以及輸入信號,並依據輸入信號以及輸出信號來提供電容電阻網路調整電壓。
Description
本發明是有關於一種鎖相迴路裝置及其調整電壓提供電路,且特別是有關於一種利用調整電壓提供電路來加速鎖相迴路裝置相位鎖定動作的裝置。
在提供穩定相位的週期性的信號的需求下,鎖相迴路裝置是一種最常被使用也最受信賴的裝置。由於鎖相迴路裝置可以有效的依據輸入信的相位,來調整其所產生的輸出信號的相位。因此,鎖相迴路裝置可以拿來作為倍頻器或可動態微調其輸出信號頻率的展頻電路。
在習知技術的鎖相迴路裝置中,因為其中的迴路濾波器中的大容值的電容的影響,常需要很長的時間來完成相位鎖定。為了解決上述的問題,習知技術中有利用將鎖相迴路裝置中的電壓控制振盪控制電壓先預設在一個較為接近鎖相迴路裝置完成鎖定時的穩定的控制電壓的值。然而,由於不同的電路製程、環境溫度以及所應用的不同範圍的電源電壓都會是影響到上述穩定的控制電壓的值的因素。因此,要設定一個好的初始控制電壓,是有困難的。
另外,習知技術的鎖相迴路裝置也提出利用在鎖相迴路裝置未完成鎖定之期間,利用較大充電電流的電荷幫浦來進行充電,並在鎖相迴路裝置完成頻率或相位鎖定後,減低電荷幫浦的充電電流。然而,為了提供較大充電電流的要求,勢必增加電荷幫浦的電路面積。並且,充電電流的切換時機也不容易精確的被獲得。
本發明提供一種鎖相迴路裝置,有效加速其頻率及相位鎖定的動作。
本發明提供一種調整電壓提供電路,使其所屬的鎖相迴路裝置可有效的加速其頻率及相位鎖定的動作。
本發明提出一種鎖相迴路裝置,用以接收輸入信號,並依據輸入信號以產生一輸出信號。鎖相迴路裝置包括電壓控制振盪器、迴路濾波器以及調整電壓提供電路。電壓控制振盪器接收並依據控制電壓以產生輸出信號。迴路濾波器耦接至電壓控制振盪器及參考電壓間,並藉以接收控制電壓。調整電壓提供電路耦接至迴路濾波器以及電壓控制振盪器。調整電壓提供電路另接收輸出信號以及輸入信號,並依據輸入信號以及輸出信號來提供迴路濾波器調整電壓。其中,調整電壓的電壓準位與參考電壓的電壓準位不相同。
本發明另提出一種調整電壓提供電路,其中的調整電壓提供電路耦接至鎖相迴路裝置的迴路濾波器。調整電壓提供電路並接收鎖相迴路裝置的輸入信號及輸出信號。並且,鎖相迴路裝置的迴路濾波器耦接至電壓控制振盪器以接收控制電壓。調整電壓提供電路包括鎖定偵測電路、控制信號產生器以及電壓提供緩衝器。鎖定偵測電路接收輸入信號以及輸出信號,鎖定偵測電路依據輸出信號取樣輸入信號所產生的取樣結果,來對應產生鎖定信號。控制信號產生器耦接鎖定偵測電路,接收並依據鎖定信號來產生控制信號。電壓提供緩衝器耦接在控制信號產生器及迴路濾波器間,接收控制信號以及調整電壓,並依據控制信號來決定提供調整電壓至該迴路濾波器與否。其中,調整電壓被提供至迴路濾波器。
基於上述,本發明在當鎖相迴路裝置進行鎖定之期間,藉由調整電壓提供電路將調整電壓提供至迴路濾波器上,使迴路濾波器所接收的控制電壓可以更快速的往頻率及相位鎖定時所呈現的電壓值的方向進行調整。如此一來,控制電壓可以更快速的到達所謂鎖定時所應呈現的穩定狀態,也就是說,鎖相迴路裝置的相位鎖定動作可以有效的被加速。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的一鎖相迴路裝置100的示意圖。鎖相迴路裝置100包括調整電壓提供電路110、迴路濾波器120、電壓控制振盪器130、相位頻率偵測器140、電荷幫浦150以及回授除頻器160。鎖相迴路裝置100接收週期性的輸入信號CKIN作為參考時脈,並依據輸入信號CKIN以產生輸出信號CKOUT。
相位頻率偵測器140用以接收輸入信號CKIN,並接收由回授除頻器160所產生的回授信號CKFB。相位頻率偵測器140依據偵測輸入信號CKIN及回授信號CKFB的相位差來產生相位頻率偵測結果DR。相位頻率偵測結果DR則被傳送至與相位頻率偵測器140相耦接的電荷幫浦150,並作為電荷幫浦150進行充電或放電動作的依據。在此,電荷幫浦150依據相位頻率偵測結果DR來進行充電或放電的動作以提升或降低及所產生的控制電壓VCTRL。
另外,相位頻率偵測器140接收的回授信號CKFB是由耦接在相位頻率偵測器140及電壓控制振盪器130間的回授除頻器160所產生。簡單來說,回授除頻器160針對其所接收的輸出信號CKOUT進行除頻,來對應產生回授信號CKFB。而回授除頻器160所提供針對輸出信號CKOUT進行除頻的除頻數可以是為大於或等於1的實數N。另外,根據實際需求,回授除頻器160亦可移除,而直接將輸出信號CKOUT回授作為回授信號CKFB。
電荷幫浦150產生控制電壓VCTRL的端點則耦接至迴路濾波器120。迴路濾波器120用來濾除控制電壓VCTRL上的雜訊,以確保電壓控制振盪器130有一個穩定的控制電壓VCTRL作為輸入,並進而確保電壓控制振盪器130所產生的是一個具有穩定頻率的輸出信號CKOUT。另外,迴路濾波器120並接收調整電壓提供電路110所產生的調整電壓VTUN。在本實施例中,調整電壓提供電路110所提供的調整電壓VTUN被傳送至濾波電容C1與濾波電阻R1耦接的端點上。較佳地,調整電壓VTUN與參考電壓VREF的電壓準位是不相同的。
舉例而言,迴路濾波器120可以具有一個電阻電容網路,其由一個以上的電容及電阻來組合而成。在本實施例中,迴路濾波器120包括濾波電阻R1、濾波電容C1以及濾波電容C2。其中,濾波電容C2串接在電壓控制振盪器130與迴路濾波器120耦接的端點與參考電壓VREF間。而濾波電阻R1的一端耦接電壓控制振盪器130以接收控制電壓VCTRL,且濾波電容C1則串接在調整電壓提供電路110與參考電壓VREF間。
值得注意的是,迴路濾波器120可以有種種不同之電路結構來實現,並且耦接至調整電壓VTUN之端點以及接收控制電壓VCTRL之端點不限於本實施例所示之端點。在其他一些實施例中,濾波電阻R1在迴路濾波器120並非必要的構件。舉例而言,於某些實施例中,可以藉由傳輸導線的線阻,及/或各元件連接點產生的寄生電阻來獲得所要的電阻值。或是,在另一些實施例中,利用切換電流的充放電,也可以得到等效的電阻特性。因此,並非必要配置實體的濾波電阻R1在迴路濾波器120中。或是在另一些實施例中,可以增加更多濾波電阻及/或濾波電容,並以各種串並接方式來相耦接。
調整電壓提供電路110則接收輸出信號CKOUT以及輸入信號CKIN,並依據輸入信號CKIN以及輸出信號CKOUT來決定是否提供調整電壓VTUN至迴路濾波器120的電容電阻網路上。
更具體一點來說明,調整電壓提供電路110用於偵測鎖相迴路裝置100的頻率鎖定動作是否完成。較佳地,調整電壓提供電路110可依據所接收的輸入信號CKIN以及輸出信號CKOUT間的頻率的倍數關係,來判斷頻率鎖定動作是否完成。當調整電壓提供電路110在鎖相迴路裝置100偵測到頻率鎖定動作尚未完成時,提供調整電壓VTUN至迴路濾波器120的電容電阻網路上,以使控制電壓VCTRL往調整電壓VTUN的方向加速偏移。反之,當調整電壓提供電路110偵測到輸出訊號CKOUT的頻率位於一鎖定頻率範圍內,亦即輸出訊號CKOUT的頻率接近輸入訊號CKIN的N倍,則可停止輸出調整電壓VTUN。
在鎖相迴路裝置100的頻率及相位鎖定過程中,控制電壓VCTRL是會由相對高的參考電壓VREF的電壓準位向下偏移,或是由相對低的參考電壓VREF的電壓準位向上偏移。因此,調整電壓VTUN的供應,會使上述的控制電壓VCTRL的偏移加速,以加速鎖相迴路裝置100的頻率及相位鎖定動作。換句話說,當參考電壓VREF具有相對高的電壓準位時,調整電壓VTUN則需具有相對低的電壓準位。而相反的,當參考電壓VREF具有相對低的電壓準位時,調整電壓VTUN則需具有相對高的電壓準位。
值得注意的是,於圖1的實施例中,調整電壓VTUN係提供至濾波電阻R1與濾波電容C1之間。然而,本發明並不以此為限。於其他一些實施例中,只需要求調整電壓VTUN被提供至迴路濾波器220中的電阻電容網路中與控制電壓VCTRL相耦接的端點,就能使控制電壓VCTRL加速的進行偏移,進而加速鎖相迴路裝置200的頻率及相位鎖定的速度。
舉例而言,請參照圖2,圖2繪示本發明另一實施例的一鎖相迴路裝置200的示意圖。鎖相迴路裝置200包括調整電壓提供電路210、迴路濾波器220、電壓控制振盪器230、相位頻率偵測器240、電荷幫浦250以及回授除頻器260。與圖1所示的實施例不相同的,本實施例的調整電壓提供電路210所提供的調整電壓VTUN被提供至迴路濾波器220接收控制電壓VCTRL的端點上,也就是濾波電阻R1連接電荷幫浦250以及電壓控制振盪器230的端點。
請參照圖3A以及圖3B,圖3A以及圖3B分別繪示兩種不同實施例的調整電壓提供電路110的細部結構圖。請先參照圖3A,在圖3A的繪示中,調整電壓提供電路110包括鎖定偵測電路111、控制信號產生器112以及電壓提供緩衝器113。鎖定偵測電路111接收輸入信號CKIN以及輸出信號CKOUT,以依據輸出信號CKOUT來對輸入信號CKIN進行取樣,並依據取樣結果來對應產生鎖定信號LOCK。控制信號產生器112則是耦接鎖定偵測電路111,接收並依據鎖定信號LOCK來產生控制信號CTRL。電壓提供緩衝器113耦接在控制信號產生器112及迴路濾波120器間,並接收控制信號VTRL以及調整電壓(譬如為接地電壓GND),並依據控制信號CTRL來決定是否提供調整電壓至迴路濾波器。
在此請注意,由於輸出信號CKOUT的頻率快於輸入信號CKIN的頻率,因此鎖定偵測電路111可以利用輸出信號CKOUT的轉態緣來取樣輸入信號CKIN,以計算出輸出信號CKOUT及輸入信號CKIN的頻率間的比例關係來作為一取樣結果。
此取樣結果並可與一鎖定臨界值相比較,以判斷鎖相迴路裝置100是否完成頻率鎖定。鎖定臨界值即用來定義前述的鎖定頻率範圍。舉例而言,在輸出信號CKOUT的目標頻率設定為輸入信號CKIN的頻率的N倍(回授除頻器160的除頻數等於N)的情況下,鎖定臨界值可以被設定為相當接近N的數值,例如0.9N。
當取樣結果大於一鎖定臨界值時,代表輸出訊號CKOUT的頻率位於該鎖定頻率範圍內,可以視為鎖相迴路裝置100已完成頻率鎖定的動作。接下來,鎖定偵測電路111就可產生鎖定信號LOCK以指示控制信號產生器112產生對應的控制信號CTRL,用於控制電壓提供緩衝器113停止提供調整電壓VTUN。此外,鎖定偵測電路111與控制信號產生器112亦可停止運作亦節省電能。
反之,當取樣結果小於該鎖定臨界值時,代表輸出訊號CKOUT的頻率位於該鎖定頻率範圍外,亦即鎖相迴路裝置100尚未完成頻率鎖定的動作。接下來,鎖定偵測電路111就可產生鎖定信號LOCK,以指示控制信號產生器112產生對應的控制信號CTRL,用於控制電壓提供緩衝器113提供調整電壓VTUN加速迴路濾波器120的操作。
電壓提供緩衝器113較佳可以利用如電晶體透過簡單的開汲極(open drain)的連接方式來完成。在此實施例的迴路濾波器120的電阻電容網路中,濾波電容C1以及濾波電容C2都是耦接到電源電壓VDD。因此,為配合迴路濾波器120之架構,電壓提供緩衝器113係實施為一N型電晶體M1,其控制端(閘極)接收控制信號CTRL,其一端接收接地電壓GND,另一端則耦接至迴路濾波器120。
在當電晶體M1依據高電壓準位(大於電晶體M1的臨界電壓)的控制信號CTRL時,電晶體M1導通並將接地電壓GND作為調整電壓提供至迴路濾波器120。相反的,在當電晶體M1接收低電壓準位(小於電晶體M1的臨界電壓)的控制信號CTRL時,電晶體M1則關閉並使電晶體M1與迴路濾波器120接的端點呈現高阻抗(high impendence)的現象。結果,電壓提供緩衝器113所提供的調整電壓是可以加速控制電壓VCTRL由高電壓準位往低電壓準位所進行的電壓偏移的速度。
接著請參照圖3B,其顯示另一實施例的調整電壓提供電路110的細部結構圖。與圖3A不同之處在於,此實施例所搭配的迴路濾波器120中的濾波電容C1以及濾波電容C2是改為耦接到接地電壓GND。因此,為配合迴路濾波器120之架構,電壓提供緩衝器113是改為利用P型的電晶體M2來建構。其中,P型的電晶體M2耦接至電源電壓VDD,電晶體M2並在當其接收到低準位的控制信號CTRL時導通,且將電源電壓VDD作為調整電壓傳送至迴路濾波器120。
值得注意的是,電壓提供緩衝器113可以有種種不同之結構,而不僅限於圖3A與圖3B所示之實施例。舉例而言,電壓提供緩衝器113可具有一開關裝置(通常由電晶體來實施),其能適時地切換,以於導通時提供充電或放電電流至迴路濾波器內之濾波電容,以加速濾波電容之充或放電操作。於其他實施例中,電壓提供緩衝器113亦可實施為一偏壓電流源,在適當地偏壓下導通以提供充電或放電電流至迴路濾波器內之濾波電容,並能適當偏壓而切斷其電流。
圖4繪示本發明實施例的調整電壓提供電路的動作示意圖。請一併參照圖3A-3B與圖4。在圖4的繪示中,調整電壓提供電路110中的控制信號產生器112會依據所接收的輸入信號CKIN來獲得一調整期間T1。舉例來說,當在鎖相迴路裝置被啟動後,控制信號產生器112可以依據其所接收到的輸入信號CKIN的某一個週期(例如第一個週期)中,輸入信號CKIN處於正電壓的期間作為調整期間T1。
首先,在調整期間T1中,控制信號產生器依據鎖定信號來產生的控制信號來提供調整電壓至迴路濾波器中,以提升鎖相迴路裝置的鎖定速度。
接下來,在與調整期間T1的同一個週期中的停止調整期間T2,控制信號產生器112則指示調整電壓提供電路110停止提供調整電壓至迴路濾波器中,藉以使電壓控制振盪器所接收的控制電壓回復穩定。
接下來,進入調整期間T1後的下一個週期中的頻率偵測期間T3,調整電壓繼續停止提供。同時,調整電壓提供電路中的鎖定偵測電路則會依據輸入信號CKIN,進行鎖定動作是否完成的偵測。反之,若是在T3期間中,鎖定偵測電路偵測出頻率鎖定的動作未完成,則控制信號產生器會在頻率偵測期間T3的下一週期時,再度進入調整期間,並使電壓提供緩衝器提供參考電壓給迴路濾波器,以完成鎖相迴路裝置的頻率鎖定動作。
綜上所述,上述實施例額外提供一調整電壓至迴路濾波器,藉以使迴路濾波器所耦接的控制電壓可以更快速的產生偏移,進而加速控制電壓的穩定速度。結果可使鎖相迴路裝置的頻率及相位鎖定動作更快速地完成。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200...鎖相迴路裝置
110、210...調整電壓提供電路
120、220...迴路濾波器
130、230...電壓控制振盪器
140、240...相位頻率偵測器
150、250...電荷幫浦
160、260...回授除頻器
111...鎖定偵測電路
112...控制信號產生器
113...電壓提供緩衝器
LOCK...鎖定信號
CKIN...輸入信號
CKOUT...輸出信號
CKFB...回授信號
DR...相位頻率偵測結果
VCTRL...控制電壓
C1、C2...濾波電容
R1...濾波電阻
VREF...參考電壓
VTUN...調整電壓
M1、M2...電晶體
CTRL...控制信號
VDD...電源電壓
GND...接地電壓
T1...調整期間
T2...停止調整期間
T3...頻率偵測期間
圖1繪示本發明一實施例的一鎖相迴路裝置的示意圖。
圖2繪示本發明另一實施例的一鎖相迴路裝置的示意圖。
圖3A以及圖3B分別繪示兩不同實施例的調整電壓提供電路110的細部結構圖。
圖4繪示本發明一實施例的調整電壓提供電路的動作示意圖。
100...鎖相迴路裝置
110...調整電壓提供電路
120...迴路濾波器
130...電壓控制振盪器
140...相位頻率偵測器
150...電荷幫浦
160...回授除頻器
CKIN...輸入信號
CKOUT...輸出信號
CKFB...回授信號
DR...相位頻率偵測結果
VCTRL...控制電壓
C1、C2...濾波電容
R1...濾波電阻
VREF...參考電壓
VTUN...調整電壓
Claims (21)
- 一種鎖相迴路裝置,接收一輸入信號,並依據該輸入信號以產生一輸出信號,包括:一電壓控制振盪器,接收並依據一控制電壓以產生該輸出信號;一迴路濾波器,耦接至該電壓控制振盪器及一參考電壓間,該迴路濾波器接收該控制電壓;以及一調整電壓提供電路,耦接至該迴路濾波器以及該電壓控制振盪器,該調整電壓提供電路另接收該輸出信號以及該輸入信號,並依據該輸入信號以及該輸出信號來提供一調整電壓至該迴路濾波器。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓的電壓準位與該參考電壓的電壓準位不相同。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓提供電路係依據該輸出信號與該輸入信號之頻率,以判斷該輸出訊號之頻率是否位於一鎖定頻率範圍內,以決定是否提供該調整電壓。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓提供電路係判斷該輸入信號與該輸出信號之頻率比值是否大於一鎖定臨界值時以決定是否產生該調整電壓。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓提供電路係先提供該調整電壓,再停止提供該調整電壓,並於停止提供該調整電壓之期間內,判斷是否繼續提供該調整電壓。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓提供電路係在該輸入信號之一週期內之一第一期間內,係提供調整電壓至迴路濾波器,並在該輸入信號之該週期內該第一期間後之一第二期間內,停止提供調整電壓至迴路濾波器。
- 如申請專利範圍第6項所述之鎖相迴路裝置,其中該電壓提供緩衝器更在該輸入信號之下一週間內,依據該輸出信號與該輸入信號之頻率,以決定是否於下下一週期內提供該調整電壓。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該調整電壓提供電路包括:一電壓提供緩衝器,耦接在該控制信號產生器及該迴路濾波器間,接收一控制信號,並依據該控制信號來產生該調整電壓。
- 如申請專利範圍第8項所述之鎖相迴路裝置,其中該電壓提供緩衝器包括:一電晶體,其第一端耦接至該迴路濾波器以提供該調整電壓,其第二端耦接至一不同於該參考電壓之電壓,其控制端耦接至該控制信號。
- 如申請專利範圍第8項所述之鎖相迴路裝置,其中該調整電壓提供電路更包括:一鎖定偵測電路,接收該輸入信號以及該輸出信號,依據該輸出信號來對該輸入信號進行取樣,並依據一取樣結果來產生一鎖定信號;以及一控制信號產生器,耦接該鎖定偵測電路,接收並依據該鎖定信號來產生該控制信號。
- 如申請專利範圍第1項所述之鎖相迴路裝置,其中該迴路濾波器包括:一第一濾波電容,其第一端耦接該調整電壓提供電路所產生之該調整電壓,其第二端耦接至該參考電壓。
- 如申請專利範圍第11項所述之鎖相迴路裝置,其中該迴路濾波器更包括:一濾波電阻,其第一端耦接該電壓控制振盪器以接收該控制電壓,其第二端耦接至該第一濾波電容之第一端。
- 如申請專利範圍第12項所述之鎖相迴路裝置,其該第一濾波電容之該第一端或該濾波電阻之該第一端係接收該調整電壓。
- 如申請專利範圍第11所述之鎖相迴路裝置,其中該迴路濾波器更包括:一第二濾波電容,串接在該參考電壓與該電壓控制振盪器之間。
- 如申請專利範圍第11項所述之鎖相迴路裝置,其中該調整電壓提供電路包括一電壓提供緩衝器,其包括一電晶體,其第一端耦接至該迴路濾波器以提供該調整電壓,其第二端耦接至一不同於該參考電壓之電壓,其一控制端耦接至一控制信號。
- 一種調整電壓提供電路,用於耦接至一鎖相迴路裝置的一迴路濾波器,該迴路濾波器耦接至一電壓控制振盪器以接收一控制電壓,該調整電壓提供電路包括:一鎖定偵測電路,依據該鎖相迴路裝置的一輸入信號以及一輸出信號來產生一鎖定信號;一控制信號產生器,耦接該鎖定偵測電路,接收並依據該鎖定信號來產生一控制信號;以及一電壓提供緩衝器,耦接在該控制信號產生器及該迴路濾波器間,接收該控制信號以及該調整電壓,並依據該控制信號來決定是否提供一調整電壓至該迴路濾波器。
- 如申請專利範圍第16項所述之調整電壓提供電路,其中該鎖定偵測電路依據該輸出信號來對該輸入信號進行取樣,並依據一取樣結果來產生該鎖定信號。
- 如申請專利範圍第16項所述之調整電壓提供電路,其中該鎖定偵測電路係判斷該輸入信號與該輸出信號之頻率比值是否大於一鎖定臨界值以產生該鎖定訊號。
- 如申請專利範圍第16項所述之調整電壓提供電路,其中該電壓提供緩衝器係在該輸入信號之一週期內之一第一期間內,係提供調整電壓至迴路濾波器,在該輸入信號之該週期內該第一期間後之一第二期間內,係停止提供調整電壓至迴路濾波器。
- 如申請專利範圍第19項所述之調整電壓提供電路,其中該鎖定偵測電路更在該輸入信號之下一週間內,依據該輸出信號與該輸入信號之頻率,來產生該鎖定訊號。
- 如申請專利範圍第16項所述之調整電壓提供電路,其中該電壓提供緩衝器包括:一電晶體,其第一端耦接至該迴路濾波器以提供該調整電壓,其第二端耦接至不同於該參考電壓之一電壓,其控制端耦接至該控制信號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100124945A TW201304422A (zh) | 2011-07-14 | 2011-07-14 | 鎖相迴路裝置以及其調整電壓提供電路 |
US13/313,020 US8618851B2 (en) | 2011-07-14 | 2011-12-07 | Phase-locked loop apparatus and tuning voltage providing circuit thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100124945A TW201304422A (zh) | 2011-07-14 | 2011-07-14 | 鎖相迴路裝置以及其調整電壓提供電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201304422A true TW201304422A (zh) | 2013-01-16 |
Family
ID=47518594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100124945A TW201304422A (zh) | 2011-07-14 | 2011-07-14 | 鎖相迴路裝置以及其調整電壓提供電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8618851B2 (zh) |
TW (1) | TW201304422A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9014322B2 (en) * | 2012-05-23 | 2015-04-21 | Finisar Corporation | Low power and compact area digital integrator for a digital phase detector |
US20140162573A1 (en) * | 2012-12-07 | 2014-06-12 | Anayas360.Com, Llc | Adaptive tuning voltage buffer for millimeter-wave multi-channel frequency synthesizer example embodiments |
EP3292420B1 (en) | 2015-05-05 | 2019-12-11 | Ariel-University Research and Development Company Ltd. | Ring oscillator test circuit |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
US11082051B2 (en) * | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053719B2 (en) * | 2004-03-11 | 2006-05-30 | Agilent Technologies, Inc. | Controlling a voltage controlled oscillator in a bang-bang phase locked loop |
US7095259B2 (en) * | 2004-10-18 | 2006-08-22 | Agilent Technologies, Inc. | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop |
US7102401B2 (en) * | 2004-11-30 | 2006-09-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Measuring the 3 dB frequency bandwidth of a phase-locked loop |
US7102446B1 (en) * | 2005-02-11 | 2006-09-05 | Silicon Image, Inc. | Phase lock loop with coarse control loop having frequency lock detector and device including same |
US7719329B1 (en) * | 2007-06-15 | 2010-05-18 | Cypress Semiconductor Corporation | Phase-locked loop fast lock circuit and method |
US8179174B2 (en) * | 2010-06-15 | 2012-05-15 | Mstar Semiconductor, Inc. | Fast phase locking system for automatically calibrated fractional-N PLL |
-
2011
- 2011-07-14 TW TW100124945A patent/TW201304422A/zh unknown
- 2011-12-07 US US13/313,020 patent/US8618851B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130015896A1 (en) | 2013-01-17 |
US8618851B2 (en) | 2013-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10749537B2 (en) | Hybrid phase lock loop | |
US20100127739A1 (en) | Spread spectrum control pll circuit and its start-up method | |
US8378752B2 (en) | Oscillator circuit | |
TWI427933B (zh) | 鎖相迴路及其方法 | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
TW201304422A (zh) | 鎖相迴路裝置以及其調整電壓提供電路 | |
US7417477B2 (en) | PLL circuit | |
US20110032012A1 (en) | Phase-locked loop circuit | |
JPWO2012127770A1 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
US20170310328A1 (en) | Signal generation circuit and signal generation method | |
JP2011009849A (ja) | Pll周波数シンセサイザ | |
US10389368B1 (en) | Dual path phase-locked loop circuit | |
KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
US8067988B2 (en) | Low jitter and wide-range frequency synthesizer for low voltage operation | |
JP2015115633A (ja) | クロック生成回路 | |
US9083360B2 (en) | Lock detecter and clock generator having the same | |
TWI500269B (zh) | 具電流補償機制的鎖相迴路及其方法 | |
JP2015154394A (ja) | Vco回路及び周波数シンセサイザ | |
JP3781725B2 (ja) | 位相同期ループ回路 | |
Tsutsumi et al. | A sub-harmonic injection-locked oscillator with auto aligned multiple pulse injection | |
JP2007281895A (ja) | 周波数シンセサイザ | |
KR101833163B1 (ko) | 인젝션 락킹 기반 주파수 체배기 및 그 방법 | |
TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
KR101796877B1 (ko) | 전압 펌프 및 위상 동기 제어 장치 |