CN102870386B - 判决反馈均衡器和接收机 - Google Patents
判决反馈均衡器和接收机 Download PDFInfo
- Publication number
- CN102870386B CN102870386B CN201280000698.6A CN201280000698A CN102870386B CN 102870386 B CN102870386 B CN 102870386B CN 201280000698 A CN201280000698 A CN 201280000698A CN 102870386 B CN102870386 B CN 102870386B
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- module
- square
- time delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明实施例涉及一种判决反馈均衡器和接收机。包括:接收端,用于接收第一数据信号;第一调整单元,用于对判决器输出的方波信号进行相位调整,将相位调整后的方波信号与第一数据信号进行叠加得到第二数据信号,将第二数据信号输入至判决器的第一输入端;第二调整单元,用于对判决器输出的方波信号的数据沿进行相位调整,将调整后的方波信号作为第三数据信号输入至判决器的第二输入端;判决器,用于对第一输入端输入的第二数据信号和第二输入端输入的第三数据信号的幅值进行比较,输出方波信号,并将方波信号分别输入至第一调整单元和第二调整单元。实现兼顾调整数据信号的电压幅度和数据沿抖动。
Description
技术领域
本发明实施例涉及通信技术领域,特别涉及一种判决反馈均衡器和接收机。
背景技术
随着数字信号技术向着高速大容量方向发展,对高速率信号处理技术的需求越来越迫切。信号传输过程中产生的码间串扰(Inter Symbollnterference,ISI)是制约信号速率提升的关键因素,ISI会导致脉冲展宽,造成数据信号的电压幅度不稳定,引起数据信号的数据沿的抖动,导致信道的误码率(Bit Error Ratio,BER)增大。
现有技术中,将接收的数据信号进行时延处理后反馈到接收端,与接收端接收的数据信号进行叠加,然而,这种方法无法兼顾数据信号的电压幅度和数据沿抖动的调整。
发明内容
本发明实施例提供一种判决反馈均衡器和接收机,实现兼顾调整数据信号的电压幅度和数据沿抖动。
一方面,本发明实施例提供了一种判决反馈均衡器,包括:接收端、第一调整单元、第二调整单元和判决器;
所述接收端,用于接收第一数据信号,将本地时钟与所述第一数据信号的频率同步,使得所述本地时钟的周期与所述第一数据信号的周期一致;
所述第一调整单元,用于对所述判决器输出的方波信号进行相位调整,并将相位调整后的方波信号与所述第一数据信号进行叠加,得到第二数据信号,并将所述第二数据信号输入至所述判决器的第一输入端;
所述第二调整单元,用于对所述判决器输出的所述方波信号的数据沿进行调整,并将调整后的方波信号作为第三数据信号输入至所述判决器的第二输入端;
所述判决器,用于对所述第一输入端输入的所述第二数据信号和所述第二输入端输入的所述第三数据信号的幅值进行比较,输出所述方波信号,并将所述方波信号分别输入至所述第一调整单元和所述第二调整单元。
另一方面,本发明实施例提供一种接收机,包括:光电转换器、判决反馈均衡器和时钟数据恢复模块;
所述光电转换模块,用于将接收的光信号转换为电信号,并将所述电信号作为第一数据信号输入至所述判决反馈均衡器;
所述判决反馈均衡器包括:接收端、第一调整单元、第二调整单元和判决器;所述接收端,用于接收第一数据信号,将本地时钟与所述第一数据信号的频率同步,使得所述本地时钟的周期与所述第一数据信号的周期一致;所述第一调整单元,用于对所述判决器输出的方波信号进行相位调整,并将相位调整后的方波信号与所述第一数据信号进行叠加,得到第二数据信号,并将所述第二数据信号输入至所述判决器的第一输入端;所述第二调整单元,用于对所述判决器输出的所述方波信号的数据沿进行调整,并将调整后的方波信号作为第三数据信号输入至所述判决器的第二输入端;所述判决器,用于对所述第一输入端输入的所述第二数据信号和所述第二输入端输入的所述第三数据信号的幅值进行比较,输出所述方波信号,并将所述方波信号分别输入至所述第一调整单元和所述第二调整单元;
所述时钟恢复模块,用于接收所述判决均衡器的判决器输出的方波信号,并将本地时钟与所述方波信号进行同步。
本发明实施例提供的判决反馈均衡器和接收机,采用两个调整单元分别对判决器输出的方波信号进行调整,一个调整单元调整后得到的数据信号叠加到反馈均衡器接收的数据信号作为判决器的一个输入端,实现对数据信号的电压幅值调节;另一个调整单元调整后得到的数据信号作为判决器的另一个输入端,实现对数据信号的数据沿的调整,从而能够兼顾调整数据信号的电压幅度和数据沿抖动。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的判决反馈均衡器第一实施例的结构示意图;
图2为图1所示实施例中传输信道存在ISI情况下的单位冲击响应;
图3为本发明提供的判决反馈均衡器第二实施例的结构示意图;
图4为本发明提供的判决反馈均衡器第三实施例的结构示意图;
图5为本发明提供的判决反馈均衡器第四实施例的结构示意图;
图6为本发明提供的判决反馈均衡器第五实施例的结构示意图;
图7为本发明提供的接收机第一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明提供的判决反馈均衡器第一实施例的结构示意图,如图1所示,该判决反馈均衡器包括:接收端11、第一调整单元12、第二调整单元13和判决器14;
接收端11,用于接收第一数据信号,将本地时钟与所述第一数据信号的频率同步,使得所述本地时钟的周期与所述第一数据信号的周期一致;
第一调整单元12,用于对判决器14输出的方波信号进行相位调整,并将相位调整后的方波信号与第一数据信号进行叠加,得到第二数据信号,并将第二数据信号输入至判决器14的第一输入端141;
第二调整单元13,用于对判决器14输出的方波信号的数据沿进行调整,并将调整后的方波信号作为第三数据信号输入至判决器14的第二输入端142;
判决器14,用于对第一输入端141输入的第二数据信号和第二输入端142输入的第三数据信号的电压幅值进行比较,输出所述方波信号,并将所述方波信号分别输入至第一调整单元12和第二调整单元13。
本发明实施例提供的判决反馈均衡器,可以设置在多种光网络设备上,例如:可以设置在光网络终端(Optical Line Terminal,OLT),也可以设置在光网络单元(Optical Network Unit,ONU)上,还可以设置在光纤网络设备(Optical network terminal,ONT)。该判决反馈均衡器可以对发送端发送的数据信号的电压幅值和数据沿(edge)进行调整。
本发明实施例提供的判决反馈均衡器中,包括两个反馈回路,其中,判决器14的输出端和第一调整单元12构成一个反馈回路,用于对判决器14的输出端输出的方波信号的电压幅值进行调整;判决器14的输出端、第二调整单元13和判决器14的第二输入端142构成另一个反馈回路,用于对判决器14的输出端输出的方波信号的数据沿进行调整。
由于发送端发送的数据信号通常为方波信号,而这些数据信号经过传输链路的传输后,接收端接收到的第一数据信号中会夹杂着干扰信号,使得数据信号失真,例如:数据信号的周期比较大,数据信号的单位冲击响应的拖尾(tailing)时间较长等。经过第一调整单元12的调整后,判决器14的输出端输出的方波信号,信道对所述方波信号的电压幅值的干扰已减小;经过第二调整单元13的调整后,判决器14的输出端输出的方波信号,所述方波信号的数据沿的抖动已减小。
判决器14可以采用现有的各种比较器来实现,或者,还可以采用逻辑器件构成的逻辑电路来实现。判决器14对第二数据信号和第三数据信号的电压幅值进行比较,在一种实施场景下,同一时刻的第二数据信号的电压幅值大于第三数据信号的电压幅值,则判决器14可以输出高电平,如果第二数据信号的电压幅值小于第三数据信号的电压幅值,则判决器14可以输出低电平。或者,同一时刻的第二数据信号的电压幅值大于第三数据信号的电压幅值,则判决器14可以输出低电平,如果第二数据信号的电压幅值小于第三数据信号的电压幅值,则判决器14可以输出高电平。判决器14输出的高低电平组成方波信号,该方波信号分别输入至第一调整单元12和第二调整单元13中。
可选的,第一调整单元12可以具体用于:对方波信号进行至少一次相位延迟,每次相位延迟所述本地时钟的整数倍个周期,每次相位延迟得到一个第一延迟信号,因此,进行多次相位延迟就得到多个第一延迟信号,将多个延迟信号与第一数据信号叠加得到第二数据信号。如果第一调整单元12对方波信号进行一次相位延迟,就只得到一个第一延迟信号,那么,第二数据信号就是第一延迟信号本身。
可选的,第二调整单元3可以具体用于:对方波信号进行至少一次相位延迟,每次相位延迟所述本地时钟的奇数倍个半周期,每次相位延迟得到一个第一延迟信号,因此,进行多次相位延迟就得到多个第二延迟信号,将多个第二延迟信号叠加得到第三数据信号。如果第二调整单元3对方波信号进行一次相位延迟,就只得到一个第二延迟信号,那么,第三数据信号就是第二延迟信号本身。
在发送端和接收端之间的传输信道空闲情况下,输入方波测试信号,获得如图2所示的单位冲击响应图,图2为发送端和接收端之间的传输信道存在ISI情况下的单位冲击响应,实曲线表示当前时刻的数据信号经过传输信道在接收端产生的时域波形,虚曲线表示前一时刻的数据信号在接收端产生的时域波形。从图2可以看出,对于数据信号的电压幅值而言,除了当前数据信号产生的电压幅值外,还会叠加前一时刻,甚至更早时刻的数据信号在当前时刻产生的电压。并且,对当前数据信号的电压幅值产生影响的主要是数据信号的整数倍个周期的时刻,即,0、T、2T、......、nT。因此,数据信号在当前时刻的电压幅值可以表示为:α1*T+α2*2T+......+αn*nT。其中,α1、α2、......αn为系数,α1、α2、......αn的取值可以根据图2计算获得,例如:可以选取单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值,其中,当前采样时刻为数据信号的整数倍个周期。据此,第一调整单元12可以对方波信号进行多次相位延迟,每次相位延迟所述本地时钟的整数倍个周期,得到多个第一延迟信号,并将多个第一延迟信号与第一数据信号叠加,得到第二数据信号。该第二数据信号中叠加了前一周期,甚至更早周期的数据信号,因此,消除了判决器1 4输出的方波信号中的电压幅值干扰。
类似的,对于数据信号的数据沿,即,数据信号的拖尾部分,除了包括当前数据信号产生的电压外,还叠加前一时刻的数据信号,甚至更前的数据信号的拖尾在当前时刻产生的电压。而对当前数据信号的数据沿产生影响的主要是数据信号的奇数倍个半周期的时刻,即,T/2、3T/2、......、(2n+1)T/2。因此,数据信号在当前时刻的数据沿可以表示为:0.5-(β1-0.5)*T/2-(β2-0.5)*3T/2-...-(βn-0.5)*(2n+1)T/2)。其中,β1、β2、......βn为系数,β1、β2、......βn的取值可以根据图2计算获得,例如:可以选取单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值,其中,当前采样时刻可以为数据信号的奇数倍个半周期。据此,第二调整单元13可以对方波信号进行多次相位延迟,每次相位延迟所述本地时钟的奇数倍个半周期,得到多个第二延迟信号,将所述多个第二延迟信号叠加得到第三数据信号。该第三数据信号中叠加了前半个周期,甚至更早的半周期的数据信号,因此,消除了判决器14输出的方波信号中的数据沿拖尾干扰。
本实施例提供的判决反馈均衡器,采用两个调整单元分别对判决器输出的方波信号进行相位调整,一个调整单元调整后得到的数据信号叠加到反馈均衡器接收的数据信号作为判决器的一个输入端,实现对数据信号的电压幅值调节;另一个调整单元调整后得到的数据信号作为判决器的另一个输入端,实现对数据信号的数据沿调节,从而能够兼顾调整数据信号的电压幅度和数据沿抖动。
图3为本发明提供的判决反馈均衡器第二实施例的结构示意图,如图3所示,作为一种可行的结构,第一调整单元12可以包括:第一时延模块21、第一系数模块22和叠加器23;
第一时延模块21,用于对方波信号进行一次相位延迟,延迟所述本地时钟的整数倍个周期得到第三延迟信号,并将第三延迟信号输入至第一系数模块22;
第一系数模块22,用于对第一时延模块21输入的第三延迟信号的电压幅值进行调整,得到第一延迟信号,并将第一延迟信号输入至叠加器23;
叠加器23,用于将第一系数模块22输入的第一延迟信号与第一数据信号叠加,将得到的第二数据信号输入至判决器14的第一输入端141。
基于前面描述的数据信号当前时刻的电压幅值可以表示为:
α1*T+α2*2T+......+αn*nT。
可以在第一调整单元12可以设置多个第一时延模块21,这些第一时延模块21可以分别用于对方波信号进行一次相位延迟,分别得到方波信号延迟T、2T、......nT后得到的多个第三延迟信号。即,每个第一时延模块21延迟的相位可以不同,多个第一时延模块21可以分别用于将方波信号延迟T、2T、......nT。
相应的,可以在第一调整单元12可以设置多个第一系数模块22,每个第一系数模块22可以与一个第一时延模块21相对应,例如:一个第一系数模块22可以与用于将方波信号延迟T的第一时延模块21相对应,可以用于将经过该第一时延模块21延迟调整后得到的第三延迟信号的电压幅值调整,例如乘以α1,得到第一延迟信号;另一个第一系数模块22可以与用于将方波信号延迟2T的第一时延模块21相对应,可以用于将经过该第一时延模块21延迟调整后得到的第三延迟信号的幅值调整,例如乘以α2,得到第一延迟信号;......一个第一系数模块22可以与用于将方波信号延迟nT的第一时延模块21相对应,可以用于将经过该第一时延模块21延迟调整后得到的第三延迟信号的幅值调整,例如乘以αn,得到第一延迟信号。
叠加器23可以采用例如加法器等器件,用于与第一系数模块22连接,将第一系数模块22输入的第一延迟信号与第一数据信号叠加,将得到的第二数据信号输入至判决器14的第一输入端141。
为了简化第一调整单元12的结构,作为一种可行的实施方式,如图3所示,第一调整单元12中的多第一时延模块21可以串联设置,每个第一系数模块22的输入端可以与一个第一时延模块21的输出端连接,每个第一系数模块22的输出端与叠加器23的输入端连接。在该实施场景下,每个第一时延模块21对方波信号的延迟时间可以相等,例如:均可以延迟一个周期T。
可选的,相邻第一系数模块22之间的第一时延模块21的个数相等,如图3所示,相邻第一系数模块22之间均可以设置一个第一时延模块21,从而使第一调整单元12能够把当前时刻数据信号的各个前整数倍周期的数据信号都叠加到当前时刻数据信号上,实现在消除当前时刻数据信号的各个前整数倍个周期的数据信号的电压幅值对当前数据信号电压幅值的影响。
图4为本发明提供的判决反馈均衡器第三实施例的结构示意图,如图4所示,作为一种可行的结构,第二调整单元13可以包括:第二时延模块31和第二系数模块32;
第二时延模块31,用于对方波信号进行一次相位延迟,延迟所述本地时钟的奇数倍个半周期得到第四延迟信号,并将第四延迟信号输入至第二系数模块32;
第二系数模块32,用于对第二时延模块31输入的第四延迟信号的电压幅值进行调整,得到第二延迟信号,并将第二延迟信号输入至判决器14的第二输入端142。
第二时延模块31可以用于对方波信号进行相位延迟,可以得到方波信号延迟T/2、或者3T/2、......或者(2n+1)T/2后得到的一个第四延迟信号。
相应的,第二系数模块32可以用于将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,得到一个第二延迟信号。其中,第二系数模块32的电压幅值调整幅度可以根据随着第二时延模块31延迟时间的不同而不同。
可选的,若第二时延模块31将方波信号延迟T/2,则第二系数模块32可以将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(β1-0.5),得到一个第二延迟信号;或者,若第二时延模块31将方波信号延迟3T/2,则第二系数模块32可以将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(β2-0.5),得到一个第二延迟信号;......或者,第二时延模块31将方波信号延迟(2n+1)T/2,则第二系数模块32可以将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(βn-0.5),得到一个第二延迟信号。
本实施例中,由于第二调整单元13得到的一个第二延迟信号,因此,该第二延迟信号本身即为第三数据信号,第二系数模块32将得到的第二时延信号(即第三数据信号)输入至判决器14的第二输入端142中。
图5为本发明提供的判决反馈均衡器第四实施例的结构示意图,如图5所示,作为一种可行的结构,第二调整单元13可以包括:第二时延模块31、第二系数模块32和减法器33;
第二时延模块31,用于对方波信号进行一次相位延迟,延迟所述本地时钟的奇数倍个半周期得到第四延迟信号,并将第四延迟信号输入至第二系数模块32;
第二系数模块32,用于对第二时延模块31输入的第四延迟信号的电压幅值进行调整,得到第二延迟信号,并将第二延迟信号输入至减法器33;
减法器33,用于将第二系数模块32输入的第二延迟信号进行叠加,将得到的第三数据信号输入至判决器14的第二输入端142。
可选的,多个第二时延模块31可以串联设置,每个第二系数模块32的输入端与一个第二时延模块31的输出端连接,每个第二系数模块32的输出端与减法器33的输入端连接。
基于前面描述的数据信号当前时刻的数据沿可以表示为:
0.5-(β1-0.5)*T/2-(β2-0.5)*3T/2-...-(βn-0.5)*(2n+1)T/2)。
多个第二时延模块31,可以分别用于对方波信号进行相位延迟,分别得到方波信号延迟T/2、3T/2、......(2n+1)T/2后得到的多个第四延迟信号。即,每个第二时延模块31延迟的相位可以不同,多个第一时延模块21可以分别用于将方波信号延迟T/2、3T/2、......(2n+1)T/2。
相应的,每个第二系数模块32可以与一个第二时延模块31相对应,例如:一个第二系数模块32可以与用于将方波信号延迟T/2的第二时延模块31相对应,可以用于将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(β1-0.5),得到一个第二延迟信号;另一个第二系数模块32可以与用于将方波信号延迟3T/2的第二时延模块31相对应,可以用于将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(β2-0.5),得到一个第二延迟信号;......一个第二系数模块32可以与用于将方波信号延迟(2n+1)T/2的第二时延模块31相对应,可以用于将经过该第二时延模块31延迟调整后得到的第四延迟信号的电压幅值调整,例如乘以(βn-0.5),得到一个第二延迟信号。
减法器33,可以用于与多个第二系数模块32连接,将多个第二系数模块32输入的多个第二延迟信号叠加,将得到第三数据信号输入至判决器14的第二输入端142。
为了简化第一调整单元13的结构,作为一种可行的实施方式,如图5所示,第一调整单元13中的多个第二时延模块31可以串联设置,每个第二系数模块32的输入端可以与一个第二时延模块31的输出端连接,每个第二系数模块32的输出端与减法器33的输入端连接。在该实施场景下,每个第二时延模块31对方波信号的延迟时间可以相等,例如:均可以延迟半个周期T/2。
可选的,相邻第二系数模块32之间的第二时延模块31的个数相等,如图5所示,相邻第二系数模块32之间均可以设置一个第二时延模块31,从而使第二调整单元13能够把当前时刻数据信号的各个前奇数倍半周期的数据信号都叠加到当前时刻数据信号上,实现在消除当前时刻数据信号的各个前奇数倍个半周期的数据信号的数据沿对当前数据信号数据沿的影响。
在图3和图5所示的判决反馈均衡器的实施例的基础上,为了进一步简化的判决反馈均衡器的结构,如图6所示,可选的,第二调整单元13中的每两个串联的第二时延调整31模块,可以作为第一调整单元12中的一个第一时延调整模块21。
图6所示的实施例中,每个第二时延调整31模块的延时时间可以为半周期,串联的多个第二时延调整31分别属于由第一调整单元12和第二调整单元13构成的两个反馈回路,属于第一调整单元12的反馈回路的时延为整数倍个周期,属于第二调整单元13的反馈回路的反馈时延为奇数倍个半周期。判决器14的第一输入端141输入的信号为:当前数据信号和整数倍个周期延时后的数据信号,可以通过表达式α1*T+α2*2T+......+αn*nT来表达;判决器14的第二输入端142输入的信号为:奇数倍个半周期延时后的数据信号,可以通过表达式:
0.5-(β1-0.5)*T/2-(β2-0.5)*3T/2-...-(βn-0.5)*(2n+1)T/2)来表达。
本实施例提供的判决反馈均衡器,由判决器14的输出端和第一调整单元12构成一个反馈回路能够对判决器14输出的方波信号的电压幅值进行调整,由判决器14的输出端、第二调整单元13和判决器14的第二输入端142构成的反馈回路能够对判决器14输出方波信号的数据沿进行调整,能够实现兼顾调整数据信号的电压幅值和数据沿。
图7为本发明提供的接收机第一实施例的结构示意图,如图7所示,该接收机包括:光电转换器41、判决反馈均衡器42和时钟数据恢复模块43;
光电转换模块41,用于将接收的光信号转换为电信号,并将电信号作为第一数据信号输入至判决反馈均衡器;
该判决反馈均衡器42可以为以上实施例揭示的判决反馈均衡器;可以包括:接收端、第一调整单元、第二调整单元和判决器;接收端,用于接收第一数据信号;第一调整单元,用于对判决器输出的方波信号进行相位调整,并将相位调整后的方波信号与第一数据信号进行叠加,得到第二数据信号,并将第二数据信号输入至判决器的第一输入端;第二调整单元,用于对判决器输出的方波信号的数据沿进行相位调整,并将调整后的方波信号作为第三数据信号输入至判决器的第二输入端;判决器,用于对第一输入端输入的第二数据信号和第二输入端输入的第三数据信号的幅值进行比较,输出方波信号,并将方波信号分别输入至第一调整单元和第二调整单元;
时钟恢复模块43,用于接收判决均衡器的判决器输出的方波信号,并将本地时钟与方波信号进行同步。具体的,时钟恢复模块43对本地时钟进行同步处理,使得本地时钟与接收到的方波信号的相位和频率一致,以便于采样准确。
本发明实施例提供的接收机,可以是OLT、ONU或ONT等光网络设备,其中的判决反馈均衡器的结构及其功能可以参考本发明图1-图6提供的判决反馈均衡器实施例,在此不再赘述。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (15)
1.一种判决反馈均衡器,其特征在于,包括:接收端、第一调整单元、第二调整单元和判决器;
所述接收端,用于接收第一数据信号,将本地时钟与所述第一数据信号的频率同步,使得所述本地时钟的周期与所述第一数据信号的周期一致;
所述第一调整单元,用于对所述判决器输出的方波信号进行相位调整,并将相位调整后的方波信号与所述第一数据信号进行叠加,得到第二数据信号,并将所述第二数据信号输入至所述判决器的第一输入端;
所述第二调整单元,用于对所述判决器输出的所述方波信号的数据沿进行调整,并将调整后的方波信号作为第三数据信号输入至所述判决器的第二输入端;
所述判决器,用于对所述第一输入端输入的所述第二数据信号和所述第二输入端输入的所述第三数据信号的电压幅值进行比较,输出所述方波信号,并将所述方波信号分别输入至所述第一调整单元和所述第二调整单元。
2.根据权利要求1所述的判决反馈均衡器,其特征在于,所述第一调整单元具体用于:对所述方波信号进行至少一次相位延迟,每次相位延迟所述本地时钟的整数倍个周期,得到至少一个第一延迟信号,将所述至少一个第一延迟信号与所述第一数据信号叠加得到所述第二数据信号;
所述第二调整单元具体用于:对所述方波信号进行至少一次相位延迟,每次相位延迟所述本地时钟的奇数倍个半周期,得到至少一个第二延迟信号,如果第二延迟信号有多个,将所述多个第二延迟信号进行叠加得到所述第三数据信号,如果第二延迟信号只有一个,第二延迟信号本身就是所述第三数据信号。
3.根据权利要求2所述的判决反馈均衡器,其特征在于,所述第一调整单元包括:第一时延模块、第一系数模块和叠加器;
所述第一时延模块,用于对所述方波信号进行相位延迟,延迟所述本地时钟的整数倍个周期得到第三延迟信号,并将所述第三延迟信号输入至所述第一系数模块;
所述第一系数模块,用于对所述第一时延模块输入的所述第三延迟信号的电压幅值进行调整,得到所述第一延迟信号,并将所述第一延迟信号输入至所述叠加器;
所述叠加器,用于将所述第一系数模块输入的第一延迟信号与所述第一数据信号叠加,将得到的所述第二数据信号输入至所述判决器的所述第一输入端。
4.根据权利要求3所述的判决反馈均衡器,其特征在于,所述第一系数模块,用于对所述第三延迟信号的电压幅值乘以αn,αn的取值为单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值,其中,n为所述本地时钟的整数倍个周期的数值,n为整数,当前采样时刻为所述本地时钟的n倍个周期。
5.根据权利要求3所述的判决反馈均衡器,其特征在于,多个第一时延模块串联,每个所述第一系数模块的输入端与一个所述第一时延模块的输出端连接,每个所述第一系数模块的输出端与所述叠加器的输入端连接。
6.根据权利要求3所述的判决反馈均衡器,其特征在于,每个所述第一时延模块对所述方波信号的延时时间相等,相邻所述第一系数模块之间的所述第一时延模块的个数相等。
7.根据权利要求3所述的判决反馈均衡器,其特征在于,所述第二调整单元包括:第二时延模块和第二系数模块;
所述第二时延模块,用于对所述方波信号进行一次延迟,延迟所述本地时钟的奇数倍个半周期得到第四延迟信号,并将所述第四延迟信号输入至所述第二系数模块;
所述第二系数模块,用于对所述第二时延模块输入的所述第四延迟信号的电压幅值进行调整,得到所述第二延迟信号,并将所述第二延迟信号输入至所述判决器的第二输入端。
8.根据权利要求7所述的判决反馈均衡器,其特征在于,所述第二系数模块,用于对所述第四延迟信号的电压幅值乘以(βm-0.5),βm的取值为单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值,其中,m为所述本地时钟的奇数倍个半周期的数值,m为奇数,当前采样时刻为所述本地时钟的m倍个半周期。
9.根据权利要求2所述的判决反馈均衡器,其特征在于,所述第二调整单元包括第二时延模块、第二系数模块和减法器,
所述第二时延模块,用于对所述方波信号进行一次延迟,延迟所述本地时钟的奇数倍个半周期得到第四延迟信号,并将所述第四延迟信号输入至所述第二系数模块;
所述第二系数模块,用于对所述第二时延模块输入的所述第四延迟信号的电压幅值进行调整,得到所述第二延迟信号,并将所述第二延迟信号输入至所述减法器;
所述减法器用于将所述第二系数模块输入的第二延迟信号进行叠加,并将得到的所述第三数据信号输入至所述判决器的第二输入端。
10.根据权利要求9所述的判决反馈均衡器,其特征在于,所述第二系数模块,用于对所述第四延迟信号的电压幅值乘以(βm-0.5),βm的取值为单位冲击响应在当前采样时刻的值与单位冲击响应峰值的比值,其中,m为所述本地时钟的奇数倍个半周期的数值,m为奇数,当前采样时刻为所述本地时钟的m倍个半周期。
11.根据权利要求7所述的判决反馈均衡器,其特征在于,所述第二调整单元还包括减法器,所述减法器用于将所述第二系数模块输入的第二延迟信号进行叠加,并将得到的所述第三数据信号输入至所述判决器的第二输入端;
多个第二时延模块串联,每个所述第二系数模块的输入端与一个所述第二时延模块的输出端连接,每个所述第二系数模块的输出端与所述减法器的输入端连接。
12.根据权利要求7所述的判决反馈均衡器,其特征在于,每个所述第二时延模块对所述方波信号的延时时间相等,相邻所述第二系数模块之间的所述第二时延模块的个数相等。
13.根据权利要求11或12所述的判决反馈均衡器,其特征在于,所述第二调整单元中的每两个串联的所述第二时延模块,作为所述第一调整单元中的一个所述第一时延模块。
14.一种接收机,其特征在于,包括:光电转换器、时钟数据恢复模块和如权利要求1-13中任一项所述的判决反馈均衡器;
所述光电转换器,用于将接收的光信号转换为电信号,并将所述电信号作为第一数据信号输入至所述判决反馈均衡器;
所述时钟数据恢复模块,用于接收所述判决均衡器中判决器输出的方波信号,并将本地时钟与所述方波信号进行同步。
15.根据权利要求14所述的接收机,其特征在于,所述接收机为光网络终端OLT、光网络单元ONU或光纤网络设备ONT。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2012/077339 WO2013189073A1 (zh) | 2012-06-21 | 2012-06-21 | 判决反馈均衡器和接收机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102870386A CN102870386A (zh) | 2013-01-09 |
CN102870386B true CN102870386B (zh) | 2015-04-15 |
Family
ID=47447769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280000698.6A Active CN102870386B (zh) | 2012-06-21 | 2012-06-21 | 判决反馈均衡器和接收机 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102870386B (zh) |
WO (1) | WO2013189073A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114290B (zh) | 2015-10-15 | 2023-05-30 | 拉姆伯斯公司 | 具有依赖符号转换的dfe抽头值的pam-4dfe架构 |
US10069654B2 (en) * | 2015-11-10 | 2018-09-04 | Huawei Technologies Co., Ltd. | Methods to minimize the recovered clock jitter |
CN105978541B (zh) * | 2016-04-28 | 2019-05-10 | 福州大学 | 一种可实现快速信号跟踪的方法 |
CN109254942B (zh) * | 2018-08-01 | 2021-10-08 | 中国科学院微电子研究所 | 一种用于调整总线信号的方法及装置 |
CN113300702B (zh) * | 2021-05-24 | 2023-03-24 | 成都振芯科技股份有限公司 | 一种信号抖动分离电路及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167516B1 (en) * | 2000-05-17 | 2007-01-23 | Marvell International Ltd. | Circuit and method for finding the sampling phase and canceling precursor intersymbol interference in a decision feedback equalized receiver |
US7106099B1 (en) * | 2004-10-22 | 2006-09-12 | Xilinx, Inc. | Decision-feedback equalization clocking apparatus and method |
CN101425851B (zh) * | 2008-12-06 | 2011-11-30 | 华中科技大学 | 光通讯用电子色散补偿均衡器及其抽头调整方法 |
CN101789917A (zh) * | 2009-01-23 | 2010-07-28 | 瑞昱半导体股份有限公司 | 均衡器以及配置此均衡器的方法 |
CN101964765B (zh) * | 2009-07-23 | 2013-04-24 | 电子科技大学 | 一种信号补偿方法及装置 |
US8619848B2 (en) * | 2010-11-19 | 2013-12-31 | Intel Corporation | Method, apparatus, and system to compensate inter-symbol interference |
-
2012
- 2012-06-21 CN CN201280000698.6A patent/CN102870386B/zh active Active
- 2012-06-21 WO PCT/CN2012/077339 patent/WO2013189073A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013189073A1 (zh) | 2013-12-27 |
CN102870386A (zh) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103229473B (zh) | 判决反馈均衡器和接收机 | |
CN102870386B (zh) | 判决反馈均衡器和接收机 | |
CN110868228B (zh) | 重定时器数据通信设备 | |
CN1149758C (zh) | 与比特率无关的光接收机及其接收方法 | |
JP4991270B2 (ja) | 送信装置および受信装置 | |
CN101874379B (zh) | 比特识别电路 | |
CN101510778B (zh) | 用于实现数字锁相环的***和方法 | |
KR101418046B1 (ko) | 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기 | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
US6898379B2 (en) | System and method for reducing interference in an optical data stream | |
CN105208467A (zh) | 宽带接入网***的帧对齐装置 | |
JPWO2011151922A1 (ja) | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 | |
CN103354493A (zh) | 一种时钟恢复电路、光接收机及无源光网络设备 | |
CN113992319A (zh) | 接收机用CDR电路、Duo-Binary PAM4接收机及传输*** | |
CN111371522B (zh) | 突发时钟同步、突发帧传输方法及装置、设备及存储介质 | |
CN109687951A (zh) | 取样相位调整装置及其调整方法 | |
CN103297370A (zh) | 以太网phy至具有桥接抽头线的信道的扩展 | |
CN102884735A (zh) | 光突发信号接收方法、装置和一种光突发信号接收机 | |
WO2013162517A1 (en) | Optical data interface with electrical forwarded clock | |
CN102075256B (zh) | 提高突发光接收机灵敏度的方法及装置 | |
CN112468281A (zh) | 一种高精度符号同步*** | |
US8320503B2 (en) | Receiver | |
US8243868B2 (en) | Method and apparatus for duty cycle pre-distortion and two-dimensional modulation | |
WO2020186647A1 (en) | Improved burst-mode clock-data-recovery (bm-cdr) for 10g-pon | |
CN100555931C (zh) | 调节信号采样点的装置、***和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |