CN102842662B - 一种纳米柱阵列化合物半导体器件的自组装制备方法 - Google Patents

Abstract

一种纳米柱阵列化合物半导体器件的自组装制备方法，包括如下步骤：（1）在导电衬底表面预通入一层金属源反应物；（2）实施退火形成金属岛状颗粒；（3）通入III族和V族反应物，外延生长半导体纳米柱阵列；（4）使半导体纳米柱侧向生长加快，并在源物质中掺入N型杂质，形成表面为N型的半导体纳米柱阵列；（5）在纳米柱表面以及纳米柱之间的导电衬底暴露表面上沉积一层绝缘层，并使用刻蚀液刻蚀纳米柱侧壁上的绝缘层；（6）在纳米柱表面形成纳米柱阵列器件；（7）在纳米柱阵列之间填充导电物质，形成电极层；（8）在电极层中制作P型电极，导电衬底上制作N型电极。

Description

一种纳米柱阵列化合物半导体器件的自组装制备方法

技术领域

本发明涉及一种纳米柱阵列化合物半导体器件的制备，具体涉及一种气相外延生长高质量氮化镓发光二极管及氮化镓激光器的方法。

背景技术

以氮化镓（GaN）为代表的宽禁带材料，是继Si和GaAs之后的第三代半导体材料，用来制作发光二极管、激光器、探测器、高频高功率晶体管等电子器件。

由于目前还不能得到高质量的商用大块GaN晶体，一般采用异质衬底来外延获得GaN薄膜。但是，GaN和蓝宝石衬底（或Si衬底）之间有较大的晶格失配度，导致外延层产生位错，这种位错会扩展并穿过整个外延层，限制了GaN器件性能的提高。为较少位错密度，改善半导体薄膜的质量，现已发展起来多种提高外延材料质量的改进方法，如低温缓冲层技术、***层技术、横向外延技术(ELOG)等。

传统的两步法生长低温缓冲层技术是通入源反应物低温生长一薄层之后，进行高温退火，使得低温缓冲层变成低密度的晶核。传统的两步法生长低温缓冲层技术能够有效降低成核密度，其成核密度可以达到2.0×10⁸cm^-2。当成核岛合并时，位错会从合并的界面产生，并延伸至整个体材料。因此位错密度和成核密度有很大的关联性，其对应关系呈线性变化，两步法生长氮化镓外延薄膜的位错密度可以达到8×10⁹cm^-2。为了更低地降低成核密度以致位错密度，***层和横向外延技术被引入外延生长。***层技术在降低成核密度及位错密度方面起到很大的作用，但是成核密度降低的程度不够大，其外延层位错密度仍然很大。而横向外延技术在降低位错密度过程中也存在一些缺陷：窗口和掩膜尺寸属于微米级别，合并时间长，成本较高；窗口区和掩膜区外延层质量不一样，导致器件性能不均匀，难以大面积应用；工艺比较复杂。

由于体材料晶体质量较差，缺陷密度大，导致了氮化镓基LED的出光效率低等缺点。又由于C面蓝宝石生长的氮化镓晶体具有较强的极性，GaN极性面上的生长导致极性面上GaN器件压电效应明显，导致能带弯曲明显，极大地限制了电子和空穴的复合效率，器件性能受到很大的约束。另外，极性面上生长InGaN也限制了In的掺入，使得绿光到黄光段的器件效率较低，形成了绿光带隙。此外，氮化镓系材料折射率高于通常使用的衬底或芯片封装材料，这导致器件的光提取比较困难。以上这些问题的存在，使器件性能恶化，寿命缩短，发光效率降低，光提取效率低等，制约了氮化镓系材料的快速发展和应用。

综上所述，传统的制备半导体器件的方法都或多或少地存在以下问题：（1）缺陷密度较高，易形成非辐射复合中心，降低器件的内量子效率；（2）极性面上的半导体器件容易引入应力，导致能带弯曲，电子空穴在有缘区的复合效率极大地降低；（3）传统半导体器件的制作方法光在介质内部易形成全反射，导致光提取效率下降；（4）传统面发光器件的发光面积仅仅为器件的表面积大小，发光面积较小。

发明内容

本发明的目的在于克服上述传统已有方法的缺陷，解决传统方法生长半导体器件过程中产生的位错密度过大的问题。在较大程度地降低位错密度的基础上，制备纳米柱阵列半导体器件，使得器件的整体缺陷降低，提高器件的内量子效率。通过纳米柱阵列非极性面上的器件生长，避免由于极性面上压应力的产生，提高器件内部载流子的复合的效率。另外，纳米柱阵列的器件设计可以解决半导体器件发光面积太小的缺陷，提高光的利用率。并且，纳米柱阵列本身类似于表面粗糙或者光子晶体器件，对光的提取效率有很大的提升。

本发明通过以下方式实现：

（1）参考附图1，当导电衬底1的表面温度升高到500℃~600℃时，通入金属源反应物3～5分钟，金属源反应物在此温度下分解形成金属层2。导电衬底1的材料选自于硅、碳化硅、铜、镍、铬中的一种。所述金属源反应物应当具有下列特性：1、够在高温时分解成金属原子；2、金属的熔点较低（<700℃），沸点较高(>1700℃)；3、分解后的金属能够在导电衬底1表面扩散，形成金属球状颗粒。对MOCVD生长GaN来说，金属源反应物的金属选自于Ga、In、Al中的一种或多种。

（2）参考附图2，反应室继续升温，进行退火处理，使金属层2聚成均匀分散在导电衬底1表面的岛状颗粒3，此岛状颗粒3将作为自组装生长过程中的催化剂，在低V/III比和低温下纵向生长成柱状成核岛。金属的岛状颗粒3在导电衬底1的分布密度为1.0×10⁶cm^-2～3.0×10⁷cm^-2。

（3）参考附图3和4，将反应室温度提高到800～1000℃，通入III族和V族反应物，例如可以使用三甲基铟或者三甲基镓作为III族源，氨气作为V族源，N₂作为反应载气，V/III比设为50～200，此时金属岛状颗粒3作为成核的催化剂进行化学反应，表面分布有金属成核点的地方会发生化学反应生成晶核4，进而形成半导体纳米柱阵列5，而没有催化剂的裸露地方不会形成晶核4。反应源气体在衬底表面上的成核过程通过气－液－固三步实现，比传统气－固直接成核势垒低，易于形成晶核4。而低V/III比低温有利于晶核4的纵向生长，通过控制温度、时间和V/III比对晶核4直径、高度以及密度实现精确控制。半导体纳米柱阵列5的直径500～800nm，高度800～2000nm，形成充分铺满于导电衬底的本征的半导体纳米柱阵列5。

（4）参考附图5，在外延设备中，继续升高反应室温度至1050℃～1100℃，增加V/III比至1000～2000，半导体纳米柱阵列5侧向生长速度加快，并同时掺入N型杂质，获得N型纳米柱阵列6。N型掺杂物可以是C、Si、Ge、Sn、Pb、O、S、Se、Te、Po和Be中的一种或多种；通过对温度和V/III比来控制侧向生长的速度，并延长生长时间，可以得到不同厚度的N型覆盖层。本发明中，控制生长速率在1.5～4μm/h，生长时间为5～10分钟，N型覆盖层厚度为300nm～800nm，获得整齐归一的N型纳米柱阵列6。

（5）参考附图6，反应室降温至室温，取出带有N型纳米柱阵列6的导电衬底1，并使用PEVCD生长氧化硅（SiO₂）或者氮化硅（Si_xN），在N型纳米柱阵列6表面以及N型纳米柱阵列6之间的导电衬底1暴露表面上生长绝缘层7。控制生长温度在200～300℃，5%的硅烷（SiH₄）150～300升/分钟，笑气（N₂O）900～1100升/分钟，SiH₄：N₂O =1:5。生长3～5min，获得厚度为30～100nm厚的绝缘层7。生长完绝缘层7后，使用B.O.E（氟化氢：氟化铵=1:6）溶液漂洗5～10分钟，去除N型纳米柱阵列6侧壁上的SiO₂。

（6）参考附图7，对生长完绝缘层7的带有N型纳米柱阵列6的导电衬底1列继续进行外延生长，形成由量子阱层、电子阻挡层和P型层的构成的复合层8。例如：可以使用三甲基铟或者三甲基镓作为III族源，氨气作为V族源，N₂作为反应载气，温度升至650～800℃，压力范围100～300 mBar，V/III比范围1000～2000，生长In_XGa_YN/GaN（0≦X≦1；0≦Y≦1）量子阱结构，量子阱结构周期数为5~15；使用三甲基铟、三甲基铝、三甲基镓作为III族源，氨气作为V族源，N₂和H₂作为反应载气，温度升至800～1000℃，压力范围100～300 mBar，V/III比范围1000～2000，生长Al_XGa_YN（0≦X≦1；0≦Y≦1）电子阻挡层，电子阻挡层的厚度为20~100nm；继续保持温度800～1000℃，压力范围100～300mBar，V/III比范围1000～2000，生长P型氮化镓层，使用Be、Mg、Ca、Sr、Ba和Ra中的至少一种作为掺杂源，生长5～20min，P型层厚度为150~300nm，从而获得从N型、量子阱到P型一个完整的纳米柱阵列半导体器件。其中绝缘层7把P型和N型的侧面隔绝开来，以免N型P型直接接触，产生漏电。

（7）参考附图8，使用镀膜机在生长好的纳米柱阵列半导体器件上蒸镀一层导电物质，例如可以是铟锡氧化物（ITO），形成电极层9，把纳米柱阵列的间隙全部填满，形成良好的接触层。

（8）继续参考附图8在电极层9中制作P型电极10，导电衬底1上制作N型电极11，形成一个完整的芯片。

上述工艺所形成的器件可以是LED、LD、探测器、太阳电池、MEMS、HEMT其中一种，仅需要根据不同的器件特征改变纳米柱表面的复合层8的结构即可。

本发明具有以下突出优点：

1、金属成核点的大小和密度可以通过控制金属源反应物的流量和退火时间精确控制；

2、纳米柱半导体的密度可以通过控制金属的厚度及退火温度进行调节；

3、纳米柱的尺寸可以通过调节温度和V/III比精确控制；

4、大尺寸晶核能够有助于侧向生长，低的成核密度极大地减少了晶核合并时产生的位错，位错密度降至～10⁶cm^-2数量级，减少了纳米柱器件的非辐射复合中心，从而提高纳米柱半导体器件的内量子效率；

5、同时由于侧向的非极性特性，可以获得非极性面上的半导体器件，极大地降低了因压应力造成的能带弯曲，从而提高了电子、空穴波函数重叠性，提高了电子、空穴复合效率；

6、相对于体半导体器件而言，纳米柱半导体器件极大地提高了发光面积；

7、由于纳米柱半导体器件竖立侧向发光性，减少了因全反射而损失的光，极大地提高了器件的提取效率；

8、由于内量子效率以及提取效率的提高，发光效率可以得到明显提高；

9、直下式设计结构能够让电流充分扩展至每个纳米柱器件，提高电流注入效率，从而提高发光效率；

10、单个纳米柱器件直接跟P型层和N型层直接接触，器件能够很好地散热，提高了器件的寿命。

附图说明

附图1是导电衬底上金属源反应物分解成金属薄层示意图。

附图2是退火后形成的金属颗粒示意图。

附图3是纳米柱形成示意图。

附图4是纳米柱纵向生长示意图。

附图5是N型纳米柱阵列生长示意图。

附图6是绝缘层生长示意图。

附图7是N型纳米柱上生长多量子阱及P型层示意图。

附图8是纳米柱阵列半导体器件制作示意图。

附图组件标号如下：导电衬底1    金属层2    岛状颗粒3   晶核4    纳米柱阵列5    N型纳米柱阵列6    绝缘层7    复合层8    电极层9    P型电极10   N型电极11。

具体实施方式

下面结合附图对本发明提供的一种纳米柱阵列化合物半导体器件的自组装制备方法的具体实施方式做详细说明。

实施例一，纳米柱阵列氮化镓发光二极管自组装制备技术，包括下面几步：

1、MOCVD反应室温度升至500℃，通入三甲基镓3分钟，在Si（0001）衬底上发生分解反应，形成10nm的金属薄层。

2、经过3分钟将温度升高到900℃，金属凝结成小球，密度为2.3×10⁶cm^-2，小球的直径400～600nm，占空比为65％。

3、将温度维持在900℃，通入氢气、三甲基镓和氨气2分钟，氮化镓晶核在金颗粒底部形成，直径400～600nm。

4、温度升高至1000℃，通入氢气、三甲基镓（50升/分钟）和氨气20分钟，其中V/III比为200，氮化镓晶核纵向长大形成柱状结构，纳米柱平均高度1500nm，金属镓颗粒全部反应生成氮化镓，形成本征氮化镓纳米柱阵列。

5、温度升高至1050℃，通入氢气、三甲基镓（40升/分钟）和氨气6分钟，其中V/III比为1000，氮化镓晶核横向长大，掺入SiH₄（200ppm），此层N型GaN的掺Si量为1.0×10¹⁹cm^-3，形成300nm厚的N型纳米柱阵列。

6、取出后使用PEVCD生长二氧化硅（SiO₂）掩膜层，控制生长温度在200℃，5%的硅烷（SiH₄）150升/分钟，笑气（N₂O）900升/分钟，SiH₄：N₂O =1:5。生长3min，获得厚度为100nm厚的掩膜层。生长完掩膜层后，使用B.O.E（氟化氢：氟化铵=1:6）溶液漂洗5分钟，去除纳米柱侧壁上的SiO₂，形成具有SiO₂掩膜层的N型氮化镓纳米柱阵列。

7、生长5个周期InGaN/GaN量子阱包裹层，量子阱的厚度为InGaN：2nm；GaN：8nm；随后长5分钟的AlGaN电子阻挡层，其中Al含量为8%，此层厚度为20nm；最后生长10分钟的P型GaN，Mg掺入量为1.0×10²⁰cm^-3，厚度为150nm。此步骤结束形成了硅衬底表面的纳米柱阵列氮化镓发光二级管。

8、在生长好的纳米柱器件之间填入ITO透明导电层，完全把纳米柱封盖住。同时在ITO顶部和导电衬底上蒸镀10nm的Ni/Au电极，形成P电极和N电极，形成直下式氮化镓纳米柱阵列发光二极管。

上述工艺形成的LED器件尺寸为200μm′380μm，制成芯片后用环氧树脂封装后，积分球测试20mA时发光功率为35mW，发光效率达到150lm/W。

实施例二，纳米柱阵列氮化镓激光器自组装制备技术，包括下面几步：

1、MOCVD反应室温度升至550℃，通入三甲基镓4分钟，在Si（0001）衬底上发生分解反应，形成8nm的金属薄层。

2、经过3分钟将温度升高到850℃，金属凝结成小球，密度为2.0×10⁶cm^-2，小球的直径400～600nm，占空比为65％。

3、将温度维持在900℃，通入氢气、三甲基镓和氨气2分钟，氮化镓晶核在金颗粒底部形成，直径400～600nm。

4、温度升高至1000℃，通入氢气、三甲基镓（50升/分钟）和氨气20分钟，其中V/III比为200，氮化镓晶核纵向长大形成柱状结构，纳米柱平均高度1200nm，金属镓颗粒全部反应生成氮化镓，形成本征氮化镓纳米柱阵列。

5、温度升高至1100℃，通入氢气、三甲基镓（40升/分钟）和氨气6分钟，其中V/III比为1800，氮化镓晶核横向长大，掺入SiH₄（200ppm），此层N型GaN的掺Si量为1.0×10¹⁹cm^-3，形成250nm厚的N型纳米柱阵列。

6、取出使用PEVCD生长二氧化硅（SiO₂）掩膜层(不做更改)，控制生长温度在280℃，5%的硅烷（SiH₄）300升/分钟，笑气（N₂O）1050升/分钟，SiH4：N₂O =1:5。生长6min，获得厚度为100nm厚的掩膜层。生长完掩膜层后，使用B.O.E（氟化氢：氟化铵=1:6）溶液漂洗10分钟，去除纳米柱侧壁上的SiO₂，形成具有SiO₂掩膜层的N型氮化镓纳米柱阵列。

7、生长50nm厚的In_xGa_yN包裹层，其中x=0.15，y=0.85，形成N型波导层结构；继续生长5个周期InGaN/GaN量子阱包裹层，量子阱的厚度为InGaN：2nm；GaN：8nm；随后长5分钟的AlGaN电子阻挡层，其中Al含量为8%，此层厚度为20nm；紧接着生长70nm厚的In_xGa_yN包裹层，其中x=0.15，y=0.85，形成P型波导层结构；最后生长10分钟的P型GaN，Mg掺入量为1.0×10²⁰cm^-3，厚度为150nm。此步骤结束后SiC衬底上形成了纳米柱阵列氮化镓激光器。

8、在纳米柱侧壁上蒸镀一层10nm银薄层，形成光波发生层；在蒸镀完银薄层的纳米柱器件之间填入ITO透明导电层，完全把纳米柱封盖住。同时在ITO顶部和导电衬底上蒸镀10nm的Ni/Au电极，形成P电极和N电极，形成氮化镓纳米柱阵列激光器。

上述工艺形成的氮化镓纳米柱阵列激光器的阈值电流50mA（2.4KA/cm²），阈值电压为4.2V。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于，包括如下步骤：

（1）在导电衬底表面预通入一层金属源反应物，用以在导电衬底表面形成金属层；

（2）对金属层实施退火形成金属岛状颗粒；

（3）通入III族和V族反应物，利用步骤（2）形成的金属岛状颗粒作为纳米柱生长催化剂，外延生长半导体纳米柱阵列，且沿金属岛纵向生长速率大于横向生长速率；

（4）提高温度，并增加V/III比，使半导体纳米柱侧向生长加快，并在源物质中掺入N型杂质，形成表面为N型的半导体纳米柱阵列；

（5）在纳米柱表面以及纳米柱之间的导电衬底暴露表面上沉积一层绝缘层，并使用刻蚀液刻蚀纳米柱侧壁上的绝缘层，将侧壁上的绝缘层全部刻蚀掉；

（6）在纳米柱表面外延生长量子阱层和P型层，形成纳米柱阵列器件；

（7）在纳米柱阵列之间填充导电物质，形成电极层；

（8）在电极层中制作P型电极，导电衬底上制作N型电极，N型电极形成在导电衬底下方，且N型电极与导电衬底的下表面接触。

2.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：步骤（1）中预通入的金属源反应物的金属选自于Ga、In、Al中的一种或多种。

3.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：导电衬底的材料选自于硅、碳化硅、铜、镍、铬中的一种。

4.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：步骤（2）中的金属岛状颗粒均匀分布在衬底表面。

5.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：外延生长设备采用金属有机化学气相沉积设备、分子束外延设备、以及氢化物气相外延设备其中的一种。

6.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：步骤（2）中的金属岛状颗粒的密度范围是1.0×10⁶cm^-2～3.0×10⁷cm^-2。

7.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：步骤（3）中的半导体纳米柱阵列的直径500～800nm，高度800～2000nm。

8.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：步骤（5）中的绝缘层材料选自于氧化硅和氮化硅中的一种。

9.根据权利要求1所述的纳米柱阵列化合物半导体器件的自组装制备方法，其特征在于：所述步骤（6）中的P型层的掺杂剂选自Be、Mg、Ca、Sr、Ba和Ra中的至少一种，所述步骤（5）中的N型掺杂剂选自C、Si、Ge、Sn、Pb、O、S、Se、Te、Po和Be中的至少一种。