CN102842617B - Mosfet及其制造方法 - Google Patents
Mosfet及其制造方法 Download PDFInfo
- Publication number
- CN102842617B CN102842617B CN201110170497.8A CN201110170497A CN102842617B CN 102842617 B CN102842617 B CN 102842617B CN 201110170497 A CN201110170497 A CN 201110170497A CN 102842617 B CN102842617 B CN 102842617B
- Authority
- CN
- China
- Prior art keywords
- backgate
- region
- mosfet
- ion implantation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 238000002347 injection Methods 0.000 claims abstract description 59
- 239000007924 injection Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000002019 doping agent Substances 0.000 claims abstract description 28
- 229940090044 injection Drugs 0.000 claims description 56
- 238000005468 ion implantation Methods 0.000 claims description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 97
- 235000012431 wafers Nutrition 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 241000486679 Antitype Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种MOSFET及其制造方法，其中所述MOSFET包括，SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；栅叠层，所述栅叠层位于半导体层上；源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅堆叠两侧；沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；其中，所述MOSFET还包括背栅和补偿注入区，所述背栅嵌于所述半导体衬底中，所述补偿注入区位于所述沟道区下方且嵌于所述背栅中，所述背栅的掺杂类型与所述补偿注入区的掺杂类型相反。该MOSFET可以通过改变背栅中的掺杂类型和/或掺杂分布而实现对阈值电压的调节。
Description
技术领域
本发明涉及一种MOSFET及其制造方法，更具体地，涉及一种具有背栅的MOSFET及其制造方法。
背景技术
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。
在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。
沟道掺杂是调节阈值电压的已知方法。然而，如果通过增加沟道区的杂质浓度来提高器件的阈值电压，则载流子的迁移率变小，引起器件性能变劣。并且，沟道区中高掺杂的离子可能与源区和漏区和沟道区邻接区域的离子中和，使得所述邻接区域的离子浓度降低，引起器件电阻增大。
Yan等人在″Scaling the Si MOSFET：From bulk to SOI to bulk″，IEEETrans.Elect.Dev.，Vol.39，p.1704，1992年7月中提出，在SOI MOSFET中，通过在绝缘埋层的下方设置接地面(即接地的背栅)抑制短沟道效应。
然而，上述具有接地的背栅的SOI MOSFET仍然不能够满足器件在不断减小的沟道长度的情形下对阈值电压的要求。
因此，仍然期望在不提高沟道中的掺杂浓度的情形下以可控的方式调节器件的阈值电压，而且不会劣化器件的性能。
发明内容
本发明的目的是提供一种利用背栅调节阈值电压的MOSFET。
根据本发明的一方面，提供一种MOSFET，包括：
SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
栅叠层，所述栅叠层位于半导体层上，所述栅叠层包括栅介质层和栅极导体，所述栅极导***于所述栅介质层上；
源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅堆叠两侧；
沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；
其中，所述MOSFET还包括背栅和补偿注入区，所述背栅嵌于所述半导体衬底中，所述补偿注入区位于所述沟道区下方且嵌于所述背栅中，所述背栅的掺杂类型与所述补偿注入区的掺杂类型相反。
根据本发明的另一方面，提供一种制造MOSFET的方法，包括：
a)提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
b)在所述半导体层上形成假栅；
c)执行第一离子注入，以形成背栅，所述背栅嵌于所述半导体衬底中且邻接于所述绝缘埋层；
d)执行第二离子注入，在所述半导体层中形成源区和漏区；
e)去除所述假栅以形成栅极开口；
f)穿过所述栅极开口，执行第三离子注入，以形成补偿注入区，所述补偿注入区嵌于所述背栅中；
g)在所述栅极开口中形成栅叠层；
其中，在第一次离子注入与第三次离子注入中使用的掺杂剂的掺杂类型相反。
在本发明的MOSFET中，在半导体衬底中形成了背栅和补偿注入区。在向背栅和补偿注入区施加偏置电压时，产生的偏置电场穿过绝缘埋层作用在沟道上。通过形成所述补偿注入区，且使所述补偿注入区的掺杂类型与所述背栅的掺杂类型相反，利于利用所述补偿注入区调节所述背栅的掺杂情况(如使所述背栅中与所述补偿注入区的重合部分的掺杂浓度降低)，利于灵活调节器件的阈值电压。
按照本发明提供的方法，在形成栅极开口后，通过在所述栅极开口中进一步形成至少覆盖所述栅极开口的侧壁的所述侧墙以减小所述栅极开口的宽度，再经由宽度减小的所述栅极开口进行与第一离子注入中使用的掺杂剂掺杂类型相反的第三次离子注入，以形成补偿注入区，利于利用所述补偿注入区调节所述背栅的掺杂情况(如，在所述侧墙覆盖所述栅极开口的侧壁而暴露所述栅极开口的底壁时，形成的补偿注入区使所述背栅中与宽度减小的所述栅极开口自对准的部分的掺杂浓度降低；而在所述侧墙覆盖所述栅极开口的侧壁和底壁时，所述背栅中与宽度减小的所述栅极开口自对准的部分的掺杂情况可以不变，也可以由于形成补偿注入区，而使所述背栅中与宽度减小的所述栅极开口自对准的部分的掺杂浓度降低，只是降低的程度与暴露底壁时相比较轻)，利于灵活调节器件的阈值电压。
附图说明
图1至9示意性地示出了根据本发明的制造MOSFET的方法的各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。
在本申请中，术语“半导体结构”指在经历制造半导体器件的各个步骤后形成的半导体衬底和在半导体衬底上已经形成的所有层或区域。
根据本发明的优选实施例，执行图1至9所示的制造MOSFET的以下步骤。
参见图1，作为初始结构的半导体衬底是常规的SOI晶片，从下至上依次包括半导体衬底11、绝缘埋层12和半导体层13。半导体层13的厚度例如约为5nm-20nm，如10nm、15nm，并且，绝缘埋层12的厚度例如约为5nm-30nm，如10nm、15nm、20nm或25nm。其中所述绝缘埋层12可以是氧化物埋层、氮氧化物埋层或其他的绝缘埋层。
半导体衬底11可被用于提供MOSFET的背栅。半导体衬底11材料可为体硅、或SiGe、Ge等IV族半导体材料、或III族-V族化合物半导体(如，砷化镓)材料。半导体层13例如由选自IV族半导体(如，硅、锗或硅锗)或III族-V族化合物半导体(如，砷化镓)的半导体材料组成，本实施例中，半导体层13可为单晶Si或SiGe。半导体层13将用于提供MOSFET的源区和漏区以及沟道区。
形成SOI晶片的工艺是已知的。例如，可以使用SmartCutTM(称为“智能剥离”或“智能切割”)方法，包括将分别包含通过热氧化或沉积形成的氧化物表面层的两个晶片彼此键合，其中，两个晶片之一已经进行氢注入，从而在氧化物表面层以下的一定深度的硅本体内形成氢注入区域，然后，在压力、温度升高等情况下氢注入区域转变成微空腔层，从而有利于使微空腔层两边的部分分离，剥离后包含键合的氧化物表面层的部分作为SOI晶片来使用。通过控制热氧化或沉积的工艺参数，可以改变SOI晶片的绝缘埋层的厚度。通过控制氢注入的能量，可以改变SOI晶片中包含的半导体层的厚度。
然后，执行图案化操作，以在半导体层13中形成沟槽，并在其中填充绝缘材料，从而形成隔离区(STI)14，以限定MOSFET的有源区，如图2所示。
该图案化操作可以包括以下步骤：通过包含曝光和显影的光刻工艺，在半导体层13上形成含有图案的光抗蚀剂掩模；通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过其中使用蚀刻剂溶液的湿法蚀刻，去除半导体层13的暴露部分，该蚀刻步骤停止在绝缘埋层12的顶部；通过在溶剂中溶解或灰化去除光抗蚀剂掩模。
然后，在半导体层13上形成假栅叠层，如图3所示。该假栅叠层可包括厚度约为1nm-4nm的栅介质层15和厚度约为30nm-100nm的假栅16(在替代的实施例中，也可以不包括栅介质层15)。用于形成假栅叠层的沉积工艺和图案化工艺是已知的，其中，假栅16通常图案化为条状。
栅介质层15可以由氧化物、氧氮化物、高K材料(如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合)或其组合组成。假栅16可以由金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层组成(在其他实施例中，也可以包括氧化硅、氮氧化硅或氮化硅等绝缘材料)。
沟道区包括半导体层13的位于假栅叠层下方的一部分(未示出)，优选为不掺杂，或者是自掺杂的，或者在先前独立的离子注入步骤中进行掺杂。
然后，向半导体衬底11中进行第一离子注入，如图4所示。由于栅介质层15、半导体层13和绝缘埋层12的总厚度仅为约10nm-50nm，因此，注入的离子可以容易地穿过这些层而进入半导体衬底11中。可以通过调节离子注入的能量和剂量，以控制注入的深度，使得注入离子主要分布在半导体衬底11中。
获得的离子注入区可以分布在半导体衬底11的上部，以与绝缘埋层12相接，也可以与上层的绝缘埋层12相距一定距离，而不直接邻接(未示出)。
由于假栅16的阻挡，使得注入离子的分布受到离子注入的角度的影响。如果在所述第一离子注入中，按照与SOI晶片的主表面垂直的方向注入离子，可使得在所述假栅16下方的所述半导体衬底11中的掺杂浓度小于所述半导体衬底11中的其他部分的掺杂浓度(参见图4)。如果在所述第一离子注入中，按照与SOI晶片的主表面倾斜的方向注入离子，使得在所述假栅下方的所述半导体衬底中的掺杂浓度大于所述半导体衬底中的其他部分的掺杂浓度(未示出)。
在离子注入步骤中注入的掺杂剂类型取决于MOSFET的类型以及阈值电压的目标值。如果希望降低器件的阈值电压，对于P型MOSFET，可以采用P型掺杂剂，例如硼(B或BF2)、铟(In)或其组合；对于N型MOSFET，可以则采用N型掺杂剂，例如砷(As)、磷(P)或其组合。如果希望提高器件的阈值电压，则对于P型MOSFET，可以采用N型掺杂剂，例如砷(As)、磷(P)或其组合；对于N型MOSFET，可以采用P型掺杂剂，例如硼(B或BF2)、铟(In)或其组合。
掺杂剂的注入剂量可以根据工艺现状和产品要求来选择，例如可以为1x1013/cm2至1x1018/cm2。此时，位于所述沟道区下方以外的所述背栅中的掺杂浓度为1x1017/cm3至1x1021/cm3。位于所述沟道区下方的所述背栅中的掺杂浓度为1x1015/cm3至1x1018/cm3。
接着，进行短时间的离子注入退火(即“尖峰”退火)，例如激光、电子束或红外辐照等，以修复晶格损伤并激活注入的掺杂剂。离子注入退火使得注入的掺杂剂再一次扩散，形成向假栅16下方的横向延伸的掺杂分布。
由于掺杂剂的横向扩散，背栅17在沟道下方的掺杂浓度朝着沟道的中心逐渐减小，并且在沟道的中心未减小到零，而是达到一个大于零的最小值(参见图5，其中示出了背栅17中的掺杂分布曲线)。
然后，可以进行标准的CMOS工艺，包括进行第二离子注入，在半导体层13中形成源区和漏区(未示出)，再在假栅16两侧形成侧墙18，在半导体结构上形成层间介质层19，并通过化学机械平坦化(CMP)去除一部分层间介质层19，该平坦化处理停止在假栅16的顶部并获得了半导体结构的平整表面(如图6所示)。
然后，以层间介质层19和栅介质层15作为掩模，采用湿法蚀刻或干法蚀刻，选择性地去除假栅16，并暴露出位于假栅16下方的栅介质层15(在替代的实施例中，也可以一并去除栅介质层15，保留所述栅介质层15，利于在后续的离子注入过程中，利用所述栅介质层15作为离子注入的阻挡层，以减少离子注入操作对半导体衬底11表面的损伤；在没有栅介质层15时，则暴露半导体衬底11)，从而形成了宽度表示为L的栅极开口。
接着，在半导体结构的整个表面上形成辅助掩模层，所述辅助掩模层可为非晶硅层，非晶硅层的厚度d可为5nm-15nm，形成温度可为300℃-400℃。对于长栅长(相对而言；栅长L＞2d)的器件，该非晶硅层覆盖栅极开口的侧壁和底部。接着，可以在不采用其他掩模的情况下，对非晶硅层进行各向异性蚀刻(例如RIE)，即，不仅可以去除非晶硅层位于栅极开口外部的部分，也可以去除非晶硅层位于栅极开口的底部上的部分。非晶硅层位于栅极开口内壁上的剩余部分形成了侧墙20，该侧墙20减小了栅极开口的宽度，减小后的栅极开口的宽度l大致满足l＝L-2d的关系。
接着，以宽度减小的栅极开口作为窗口，执行第三离子注入，在半导体衬底11中形成补偿注入区21(reverse implanted region)，如图7所示。通过控制离子注入的功率和剂量，可以使得第三次离子注入的深度与第一次离子注入大致相同。第三离子注入采用的掺杂剂的掺杂类型与图4所示的背栅注入步骤中采用的掺杂剂的掺杂类型相反。补偿注入区21位于沟道下方，并嵌于背栅17中。本实施例中，所述第三离子注入的注入剂量为1x1013/cm2至1x1018/cm2。
在形成补偿注入区21后，两次离子注入操作提供的相反掺杂类型的掺杂剂相互影响，使得先前形成的位于沟道区下方的背栅中的有效掺杂浓度显著减小(以减小阈值电压为目的时)，换言之，在所述补偿注入区21所占据的区域内，对于N型器件，此区域仍表现为P型掺杂；对于P型器件，此区域仍表现为N型掺杂，只是此区域内的掺杂浓度低于沟道区下方的背栅中的掺杂浓度；甚至，出于器件设计的需要(如为增加阈值电压)，在所述补偿注入区21所占据的区域可以形成反型状态，如，在此区域内，对于N型器件，此区域表现为N型掺杂；对于P型器件，此区域表现为P型掺杂。由此，利用所述补偿注入区调节沟道区下方的背栅中的掺杂情况，利于灵活调节器件的阈值电压。在本实施例中，补偿注入区21的掺杂类型与背栅的掺杂类型相反。
此外，对于短栅长(相对而言；栅长L＜2d)的器件，若在形成背栅后，再形成所述辅助掩模层以覆盖所述栅极开口的侧壁和底壁后，由于所述辅助掩模层的厚度为d，所述辅助掩模层将填满所述栅极开口，进而，无法通过去除覆盖所述栅极开口的底壁的所述辅助掩模层以形成宽度减小的栅极开口，进而既可能因为所述辅助掩模层的阻挡而无法沟道区下方的背栅中的掺杂浓度获得补偿；也可能是仍可以在沟道区下方的背栅中形成次补偿注入区，而只是所述次补偿注入区的掺杂浓度小于所述补偿注入区21的掺杂浓度。利于保持器件的阈值电压不被降至不期望的低值。
此外，在替代的实施例中，所述补偿注入区的深度也可深于所述背栅，利于使为形成所述补偿注入区而引入的注入离子尽量少地残留在沟道区中，利于减少器件性能恶化的可能性。
接着，进行短时间的退火，例如激光、电子束或红外辐照等，以修复晶格损伤并激活补偿注入区21的掺杂剂。离子注入退火使得注入的掺杂剂再一次扩散。然而，由于补偿注入区21的掺杂剂导电类型相反，补偿注入区21在背栅中的界面处掺杂剂的浓度急剧变化，形成陡变的掺杂分布曲线(参见图7中所示的背栅的掺杂分布曲线)。
在补偿注入区21上方的半导体层13中形成了短沟道(未示出)，与常规的长沟道相比，该短沟道接收的掺杂剂的剂量减少。
在对背栅17施加偏置电压时，背栅区17和补偿注入区21将提供不同的偏置电场，进一步控制MOSFET的电学特性，以补偿MOSFET中的短沟道效应。
然后，可以采用湿法蚀刻，选择性地去除侧墙20。接着，在半导体结构的整个表面上沉积替代栅材料(例如，可以是上述用于形成假栅16的金属材料)，替代栅材料的厚度应当足以填充栅极开口。
接着，对替代栅材料进行CMP，以获得平整的结构表面(本文件内，术语“平整”、“平坦”或“平齐”等意指平面内任意两点间的高度差在工艺误差允许的范围内)。在该CMP中，先前形成的层间介质层19作为停止层，从而可完全去除替代栅材料位于栅极开口外的部分。替代栅材料在栅极开口内的剩余部分形成替代栅22，如图8所示。
优选地，在上述步骤中，如果需要，可以在去除侧墙20之后进一步去除栅介质层15，并随后在栅极开口底部和内壁上形成新的高K介质层(例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合)。高K电介质层的厚度可以为1nm-3nm。
进一步优选地，在新的高K介质层之后，在栅极开口首先形成阈值调节层(例如TiN、TaN、TiAlN、TaAlN)，然后填充替代栅材料。
然后，穿过层间介质层19形成到达源区和漏区的通孔23，穿过层间介质层19、隔离区14和绝缘埋层12形成到达背栅17的通孔24，如图8所示。需强调的是，在以隔离区隔离各MOSFET时，所述隔离区的深度优选地深于所述背栅。
然后，在通孔23和24中填充金属材料，以形成与源区和漏区电连接的导电通道25和与背栅17电连接的导电通道26，如图9所示。
本发明还提供了一种MOSFET，包括，
SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
栅叠层，所述栅叠层位于半导体层上；
源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅堆叠两侧；
沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；
其中，所述MOSFET还包括背栅和补偿注入区，所述背栅嵌于所述半导体衬底中，所述补偿注入区位于所述沟道区下方且嵌于所述背栅中，所述背栅的掺杂类型与所述补偿注入区的掺杂类型相反。
其中，位于所述沟道区下方的所述背栅的掺杂浓度朝着所述沟道区的中心逐渐减小或逐渐增大；可选地，所述背栅的掺杂类型与MOSFET的导电类型可相同或不同；可选地，所述背栅可邻接于所述绝缘埋层；可选地，所述补偿注入区的掺杂浓度朝着所述沟道区的中心逐渐增大；可选地，所述补偿注入区的深度可深于所述背栅；可选地，在以隔离区隔离各MOSFET时，所述隔离区的深度可深于所述背栅；可选地，位于所述沟道区下方以外的所述背栅中的掺杂浓度为1x1017/cm3至1x1021/cm3；可选地，位于所述沟道区下方的所述背栅中的掺杂浓度为1x1015/cm3至1x1018/cm3；可选地，位于所述沟道区下方的所述补偿注入区中的掺杂浓度为1x1017/cm3至1x1021/cm3；可选地，所述背栅和所述补偿注入区中的掺杂元素分别为硼、铟、磷、砷、锑中的一种或其组合。
其中，对MOSFET各实施例中各部分的结构组成、材料及形成方法等均可与前述形成MOSFET的方法实施例中描述的相同，不再赘述。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (19)
1.一种MOSFET，包括，
SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
栅叠层，所述栅叠层位于半导体层上；
源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅叠层两侧；
沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；
其中，所述MOSFET还包括：背栅和补偿注入区，所述背栅嵌于所述半导体衬底中，所述补偿注入区位于所述沟道区下方且嵌于所述背栅中，所述背栅的掺杂类型与所述补偿注入区的掺杂类型相反，
其中位于所述沟道区下方的所述背栅的掺杂浓度沿横向朝着所述沟道区的中心逐渐减小或逐渐增大。
2.根据权利要求1所述的MOSFET，其中所述背栅的掺杂类型与MOSFET的导电类型相同或相反。
3.根据权利要求1所述的MOSFET，其中所述背栅邻接于所述绝缘埋层。
4.根据权利要求1所述的MOSFET，其中所述补偿注入区的掺杂浓度沿横向朝着所述沟道区的中心逐渐增大。
5.根据权利要求1所述的MOSFET，其中所述补偿注入区的深度深于所述背栅。
6.根据权利要求1所述的MOSFET，其中在以隔离区隔离各MOSFET时，所述隔离区的深度深于所述背栅。
7.根据权利要求1所述的MOSFET，其中位于所述沟道区下方以外的所述背栅中的掺杂浓度为1x1017/cm3至1x1021/cm3。
8.根据权利要求7所述的MOSFET，其中位于所述沟道区下方的所述背栅中的掺杂浓度为1x1015/cm3至1x1018/cm3。
9.根据权利要求1所述的MOSFET，其中位于所述沟道区下方的所述补偿注入区中的掺杂浓度为1x1017/cm3至1x1021/cm3。
10.根据权利要求1所述的MOSFET，其中所述背栅和所述补偿注入区中的掺杂元素分别为硼、铟、磷、砷、锑中的一种或其组合。
11.一种制造MOSFET的方法，包括
提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
在所述半导体层上形成假栅；
执行第一离子注入并退火，以形成背栅，所述背栅嵌于所述半导体衬底中，使得位于沟道区下方的所述背栅的掺杂浓度沿横向朝着所述沟道区的中心逐渐减小或逐渐增大；
执行第二离子注入，在所述半导体层中形成源区和漏区；
去除所述假栅以形成栅极开口；
经所述栅极开口，执行第三离子注入，以形成补偿注入区，所述补偿注入区嵌于所述背栅中，在第一次离子注入与第三次离子注入中使用的掺杂剂的掺杂类型相反；
在所述栅极开口中形成栅叠层。
12.根据权利要求11所述的方法，其中，所述第一离子注入的注入剂量为1x1013/cm2至1x1018/cm2。
13.根据权利要求11所述的方法，其中，在所述第一离子注入中，按照与SOI晶片的主表面垂直的方向注入离子，使得在所述假栅下方的所述半导体衬底中的掺杂浓度小于所述半导体衬底中的其他部分的掺杂浓度。
14.根据权利要求11所述的方法，其中，在所述第一离子注入中，按照与SOI晶片的主表面倾斜的方向注入离子，使得在所述假栅下方的所述半导体衬底中的掺杂浓度大于所述半导体衬底中的其他部分的掺杂浓度。
15.根据权利要求11所述的方法，其中，在所述第一离子注入中采用的掺杂剂的掺杂类型与MOSFET的导电类型相同或相反。
16.根据权利要求11所述的方法，其中，通过在所述栅极开口的内壁上形成侧墙以减小所述栅极开口的宽度，经宽度减小的所述栅极开口执行所述第三离子注入。
17.根据权利要求11所述的方法，其中，所述第三离子注入的注入剂量为1x1013/cm2至1x1018/cm2。
18.根据权利要求11所述的方法，其中，还包括形成隔离区的步骤，所述隔离区的深度深于所述背栅。
19.根据权利要求11所述的方法，其中，所述第一次离子注入与所述第三次离子注入中使用的掺杂剂分别为硼、铟、磷、砷、锑中的一种或其组合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110170497.8A CN102842617B (zh) | 2011-06-23 | 2011-06-23 | Mosfet及其制造方法 |
| US13/379,433 US9633854B2 (en) | 2011-06-23 | 2011-08-02 | MOSFET and method for manufacturing the same |
| PCT/CN2011/077917 WO2012174771A1 (zh) | 2011-06-23 | 2011-08-02 | Mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110170497.8A CN102842617B (zh) | 2011-06-23 | 2011-06-23 | Mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842617A CN102842617A (zh) | 2012-12-26 |
| CN102842617B true CN102842617B (zh) | 2015-09-16 |
Family
ID=47369826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110170497.8A Active CN102842617B (zh) | 2011-06-23 | 2011-06-23 | Mosfet及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102842617B (zh) |
| WO (1) | WO2012174771A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9444041B2 (en) * | 2013-03-15 | 2016-09-13 | Globalfoundries Singapore Pte. Ltd. | Back-gated non-volatile memory cell |
| US10319732B2 (en) * | 2017-06-14 | 2019-06-11 | Globalfoundries Inc. | Transistor element including a buried insulating layer having enhanced functionality |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043535A (en) * | 1997-08-29 | 2000-03-28 | Texas Instruments Incorporated | Self-aligned implant under transistor gate |
| US6084268A (en) * | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
| CN101364617A (zh) * | 2007-08-08 | 2009-02-11 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
| US7205185B2 (en) * | 2003-09-15 | 2007-04-17 | International Busniess Machines Corporation | Self-aligned planar double-gate process by self-aligned oxidation |
| JP5302493B2 (ja) * | 2005-03-30 | 2013-10-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
-
2011
- 2011-06-23 CN CN201110170497.8A patent/CN102842617B/zh active Active
- 2011-08-02 WO PCT/CN2011/077917 patent/WO2012174771A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084268A (en) * | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
| US6043535A (en) * | 1997-08-29 | 2000-03-28 | Texas Instruments Incorporated | Self-aligned implant under transistor gate |
| CN101364617A (zh) * | 2007-08-08 | 2009-02-11 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842617A (zh) | 2012-12-26 |
| WO2012174771A1 (zh) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000671B (zh) | Mosfet及其制造方法 | |
| US9633854B2 (en) | MOSFET and method for manufacturing the same | |
| CN103050525B (zh) | Mosfet及其制造方法 | |
| US8753944B2 (en) | Pocket counterdoping for gate-edge diode leakage reduction | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| CN102593172B (zh) | 半导体结构及其制造方法 | |
| CN103050526B (zh) | Mosfet及其制造方法 | |
| US8933512B2 (en) | MOSFET and method for manufacturing the same | |
| US9214400B2 (en) | Semiconductor device with back gate isolation regions and method for manufacturing the same | |
| CN102867750B (zh) | Mosfet及其制造方法 | |
| US8664068B2 (en) | Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications | |
| CN102856201B (zh) | Mosfet及其制造方法 | |
| CN102487084B (zh) | Mosfet及其制造方法 | |
| US9054221B2 (en) | Semiconductor device with a common back gate isolation region and method for manufacturing the same | |
| US8716799B2 (en) | Mosfet | |
| CN102842603B (zh) | Mosfet及其制造方法 | |
| CN102842617B (zh) | Mosfet及其制造方法 | |
| CN102956703B (zh) | 半导体器件及其制造方法 | |
| CN102956647B (zh) | 半导体器件及其制造方法 | |
| CN105742282A (zh) | 半导体器件及其制造方法 | |
| CN102487083B (zh) | Mosfet及其制造方法 | |
| KR100506455B1 (ko) | 반도체소자의 형성방법 | |
| KR20120120038A (ko) | 모스 반도체 디바이스 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |