CN102841831A - 服务器的内存测试***及方法 - Google Patents
服务器的内存测试***及方法 Download PDFInfo
- Publication number
- CN102841831A CN102841831A CN2011101730629A CN201110173062A CN102841831A CN 102841831 A CN102841831 A CN 102841831A CN 2011101730629 A CN2011101730629 A CN 2011101730629A CN 201110173062 A CN201110173062 A CN 201110173062A CN 102841831 A CN102841831 A CN 102841831A
- Authority
- CN
- China
- Prior art keywords
- voltage
- internal memory
- memory
- data
- sstl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种服务器的内存测试***包括:电压调整模块,用于将该内存的SSTL电压在该内存标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V,以及将该SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V;数据读写模块,用于向内存中写入一段预设的数据,然后再从该内存中读出该写入的数据,以对该内存进行数据读写操作;及检测分析模块,用于读取内存的ECC寄存器中的计数值,并根据该计数值判断内存进行数据处理的稳定性是否良好。本发明还提供一种服务器的内存测试方法。利用本发明可以对内存在正常运行环境下进行数据处理的稳定性作出有效的判断。
Description
技术领域
本发明涉及服务器的测试,尤其涉及一种服务器的内存测试***及方法。
背景技术
在基于服务器的存储***中,内存起着举足轻重的作用,其性能的优劣直接反映到存储***的数据处理能力以及稳定性。内存在处理数据是若出现数据位的错误可能会导致整个存储***的重启甚至崩溃。因此,现在的服务器大多使用具有错误检查和纠正(Error Checking and Correcting,ECC)功能的内存。目前,在对服务器的内存进行测试时,都是基于内存的标准工作电压进行测试。在服务器的实际运行环境中,经常会出现电路板中的电子元器件发生短路的情形。一旦某个元件出现了短路,会导致内存工作电压的波动,这种电压波动往往会对内存的性能以及稳定产生非常大的影响。因此,上述服务器的内存测试方法不能对内存在正常运行环境下进行数据处理的稳定性作出有效的判断。
发明内容
鉴于以上内容,有必要提供一种服务器的内存测试***,该***包括:电压调整模块,用于将该内存的SSTL电压在该内存标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V,以及将该SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V;数据读写模块,用于向内存中写入一段预设的数据,然后再从该内存中读出该写入的数据,以对该内存进行数据读写操作;及检测分析模块,用于读取内存的ECC寄存器中的计数值,并根据该计数值判断内存进行数据处理的稳定性是否良好。
还有必要提供一种服务器的内存测试方法,该方法包括:第一电压调整步骤,将该内存的SSTL电压在该内存标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V;第一数据读写步骤,向内存中写入一段预设的数据,然后再从该内存中读出该写入的数据,以对该内存进行一次数据读写操作;第二电压调整步骤,将所述内存的SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V;第二数据读写步骤,向内存中写入所述预设的数据,然后再从该内存中读出该写入的数据,以对该内存再进行一次数据读写操作;及检测分析步骤,读取内存的ECC寄存器中的计数值,并根据该计数值判断内存进行数据处理的稳定性是否良好。
相较于现有技术,所述服务器的内存测试***及方法,通过模拟服务器内存在正常运行环境下可能出现的电压波动,从而提前发现内存可能出现的数据处理错误,以对内存在正常运行环境下进行数据处理的稳定性作出有效的判断。
附图说明
图1是本发明服务器的内存测试***较佳实施例的运行环境架构图。
图2是本发明服务器的内存测试方法较佳实施例的流程图。
主要元件符号说明
服务器 | 1 |
内存 | 11 |
存储器 | 12 |
处理器 | 13 |
内存测试*** | 10 |
电压调整模块 | 101 |
数据读写模块 | 102 |
检测分析模块 | 103 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示,是本发明服务器的内存测试***较佳实施例的运行环境架构图。该内存测试***10应用于服务器1中。该服务器1包括内存11、存储器12以及处理器13。所述内存11为能够实现错误检查和纠正(Error Checking and Correcting,ECC)的ECC内存。
所述内存测试***10用于模拟内存11在正常工作环境下可能出现的电压波动状况,以在该电压波动的情况下对内存11进行测试,从而对内存11数据处理的稳定性作出有效的判断。在本实施例中,该内存测试***10包括电压调整模块101、数据读写模块102以及检测分析模块103。该内存测试***10可被存储在所述存储器12中,由所述处理器13执行,以完成对内存11的测试。
下面结合图2,对所述内存测试***10中的各模块做详细说明。
如图2所示,是本发明服务器的内存测试方法较佳实施例的流程图。
步骤S01,所述电压调整模块101将内存11的短截线串联端接逻辑(Stub Series Terminated Logic,SSTL)电压在该内存11的标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V。
步骤S02,所述数据读写模块102向内存11中写入一段预设的数据,然后从该内存11中读出该写入的数据,以对该内存11进行一次数据读写操作。具体地,在对该内存11进行数据读写的过程中,该内存11会主动对该数据读写过程中可能产生的数据位错误进行检查和纠正,并通过内存11的一个ECC寄存器对所检查到的数据位错误进行计数。
步骤S03,所述电压调整模块101将所述内存11的SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V。
具体而言,该电压调整模块101可通过修改服务器1的BIOS设置将所述SSTL电压拉高或拉低。所述预定值△V可根据内存11的工作电压范围进行设定,使得拉高或拉低后的SSTL电压值处于该工作电压范围内。例如,若所述内存11的标准工作电压为3.3V,工作电压范围为3.3V±0.2V,那么可设置所述预定值△V为0.1V。
步骤S04,所述数据读写模块102向内存11中再次写入所述预设的数据,然后从该内存11中读出该写入的数据,以对该内存11再进行一次数据读写操作。
步骤S05,所述检测分析模块103读取所述ECC寄存器中的计数值,并根据该计数值判断内存11进行数据处理的稳定性是否良好。具体地,所述ECC寄存器中的计数值是指内存11在所述数据读写过程中检查到的数据位错误的个数。因此,若读取的计数值为0,表示在对内存11进行数据读写的过程中未出现数据位的错误,从而可判定该内存11进行数据处理的稳定性良好。反之,若该读取的计数值不为0,表示在对内存11进行数据读写的过程中出现了数据位的错误,从而可判定该内存11进行数据处理的稳定性不好。
以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种服务器的内存测试方法,其特征在于,该方法包括:
第一电压调整步骤,将该内存的SSTL电压在该内存标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V;
第一数据读写步骤,向内存中写入一段预设的数据,然后从该内存中读出该写入的数据,以对该内存进行一次数据读写操作;
第二电压调整步骤,将所述内存的SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V;
第二数据读写步骤,向内存中再次写入所述预设的数据,然后从该内存中读出该写入的数据,以对该内存再进行一次数据读写操作;及
检测分析步骤,读取内存的ECC寄存器中的计数值,并根据该计数值判断内存进行数据处理的稳定性是否良好。
2.如权利要求1所述的服务器的内存测试方法,其特征在于,该内存为能够进行错误检查和纠正的ECC内存。
3.如权利要求2所述的服务器的内存测试方法,其特征在于,所述ECC寄存器中的计数值是指该内存在所述数据读写过程中检查到的数据位错误的个数。
4.如权利要求1所述的服务器的内存测试方法,其特征在于,所述电压调整步骤通过修改服务器的BIOS设置将所述SSTL电压拉高或拉低。
5.如权利要求1所述的服务器的内存测试方法,其特征在于,所述预定值△V根据内存的工作电压范围进行设定,使得所述拉高或拉低后的SSTL电压值处于该工作电压范围内。
6.一种服务器的内存测试***,其特征在于,该***包括:
电压调整模块,用于将该内存的SSTL电压在该内存标准工作电压V的基础上拉高一预定值△V,使该SSTL电压的值为V+△V,及将该SSTL电压在所述标准工作电压V的基础上拉低所述预定值△V,使该SSTL电压的值为V-△V;
数据读写模块,用于向内存中写入一段预设的数据,然后从该内存中读出该写入的数据,以对该内存进行数据读写操作;及
检测分析模块,用于读取内存的ECC寄存器中的计数值,并根据该计数值判断内存进行数据处理的稳定性是否良好。
7.如权利要求6所述的服务器的内存测试***,其特征在于,该内存为能够进行错误检查和纠正的ECC内存。
8.如权利要求7所述的服务器的内存测试***,其特征在于,所述ECC寄存器中的计数值是指该内存在所述数据读写过程中检查到的数据位错误的个数。
9.如权利要求6所述的服务器的内存测试***,其特征在于,所述电压调整模块通过修改服务器的BIOS设置将所述SSTL电压拉高或拉低。
10.如权利要求6所述的服务器的内存测试***,其特征在于,所述预定值△V根据内存的工作电压范围进行设定,使得所述拉高或拉低后的SSTL电压值处于该工作电压范围内。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101730629A CN102841831A (zh) | 2011-06-24 | 2011-06-24 | 服务器的内存测试***及方法 |
TW100122770A TW201301292A (zh) | 2011-06-24 | 2011-06-29 | 伺服器的記憶體測試系統及方法 |
US13/313,006 US8539289B2 (en) | 2011-06-24 | 2011-12-07 | Memory testing system and method of computing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101730629A CN102841831A (zh) | 2011-06-24 | 2011-06-24 | 服务器的内存测试***及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102841831A true CN102841831A (zh) | 2012-12-26 |
Family
ID=47363010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101730629A Pending CN102841831A (zh) | 2011-06-24 | 2011-06-24 | 服务器的内存测试***及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8539289B2 (zh) |
CN (1) | CN102841831A (zh) |
TW (1) | TW201301292A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104268042A (zh) * | 2014-09-24 | 2015-01-07 | 浪潮电子信息产业股份有限公司 | 一种服务器内存信号检测的设计方法 |
CN104572373A (zh) * | 2015-01-05 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种基于svid的内存电压拉偏测试方法 |
CN104572381A (zh) * | 2015-02-04 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种通过bios对内存进行电压拉偏的方法 |
CN106815109A (zh) * | 2017-01-22 | 2017-06-09 | 郑州云海信息技术有限公司 | 一种服务器内存测试方法及装置 |
CN112217216A (zh) * | 2020-09-21 | 2021-01-12 | 苏州浪潮智能科技有限公司 | 一种临近负载投切干扰的消除电路及方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8966328B2 (en) * | 2012-12-17 | 2015-02-24 | Hewlett-Packard Development Company, L.P. | Detecting a memory device defect |
JP7293813B2 (ja) * | 2019-04-01 | 2023-06-20 | 富士通株式会社 | 半導体装置 |
TWI707229B (zh) * | 2019-06-10 | 2020-10-11 | 英業達股份有限公司 | 電腦裝置的內建記憶體檢測方法 |
CN112382328A (zh) * | 2020-11-06 | 2021-02-19 | 润昇***测试(深圳)有限公司 | 内存测试装置以及测试电压调整方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110271A (zh) * | 2006-07-17 | 2008-01-23 | 中兴通讯股份有限公司 | 一种内存性能的生产测试方法 |
CN101645028A (zh) * | 2009-09-04 | 2010-02-10 | 浪潮电子信息产业股份有限公司 | 一种基于刀片服务器内存电压的测试方法 |
CN101673232A (zh) * | 2008-09-11 | 2010-03-17 | 鸿富锦精密工业(深圳)有限公司 | 电压调整***及方法 |
US20100174955A1 (en) * | 2009-01-08 | 2010-07-08 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
CN101996118A (zh) * | 2009-08-18 | 2011-03-30 | 英业达股份有限公司 | 内存工作电压范围测量方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
JP4119789B2 (ja) * | 2003-05-23 | 2008-07-16 | 横河電機株式会社 | メモリ試験装置及びメモリ試験方法 |
JP4921953B2 (ja) * | 2006-12-25 | 2012-04-25 | 株式会社東芝 | 半導体集積回路装置及び半導体記憶装置のテスト方法 |
US8392779B2 (en) * | 2008-04-25 | 2013-03-05 | Qimonda Ag | Interface voltage adjustment based on error detection |
US8077515B2 (en) * | 2009-08-25 | 2011-12-13 | Micron Technology, Inc. | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
KR101603099B1 (ko) * | 2009-10-01 | 2016-03-28 | 삼성전자주식회사 | 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법 |
US8504884B2 (en) * | 2009-10-29 | 2013-08-06 | Freescale Semiconductor, Inc. | Threshold voltage techniques for detecting an imminent read failure in a memory array |
JP2011170950A (ja) * | 2010-01-21 | 2011-09-01 | Renesas Electronics Corp | 情報記憶装置及びそのテスト方法 |
US8456911B2 (en) * | 2011-06-07 | 2013-06-04 | Sandisk Technologies Inc. | Intelligent shifting of read pass voltages for non-volatile storage |
-
2011
- 2011-06-24 CN CN2011101730629A patent/CN102841831A/zh active Pending
- 2011-06-29 TW TW100122770A patent/TW201301292A/zh unknown
- 2011-12-07 US US13/313,006 patent/US8539289B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110271A (zh) * | 2006-07-17 | 2008-01-23 | 中兴通讯股份有限公司 | 一种内存性能的生产测试方法 |
CN101673232A (zh) * | 2008-09-11 | 2010-03-17 | 鸿富锦精密工业(深圳)有限公司 | 电压调整***及方法 |
US20100174955A1 (en) * | 2009-01-08 | 2010-07-08 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
CN101996118A (zh) * | 2009-08-18 | 2011-03-30 | 英业达股份有限公司 | 内存工作电压范围测量方法 |
CN101645028A (zh) * | 2009-09-04 | 2010-02-10 | 浪潮电子信息产业股份有限公司 | 一种基于刀片服务器内存电压的测试方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104268042A (zh) * | 2014-09-24 | 2015-01-07 | 浪潮电子信息产业股份有限公司 | 一种服务器内存信号检测的设计方法 |
CN104572373A (zh) * | 2015-01-05 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种基于svid的内存电压拉偏测试方法 |
CN104572381A (zh) * | 2015-02-04 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种通过bios对内存进行电压拉偏的方法 |
CN106815109A (zh) * | 2017-01-22 | 2017-06-09 | 郑州云海信息技术有限公司 | 一种服务器内存测试方法及装置 |
CN112217216A (zh) * | 2020-09-21 | 2021-01-12 | 苏州浪潮智能科技有限公司 | 一种临近负载投切干扰的消除电路及方法 |
CN112217216B (zh) * | 2020-09-21 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种临近负载投切干扰的消除电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201301292A (zh) | 2013-01-01 |
US8539289B2 (en) | 2013-09-17 |
US20120331345A1 (en) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102841831A (zh) | 服务器的内存测试***及方法 | |
US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
US8769504B2 (en) | Method and apparatus for dynamically instrumenting a program | |
CN110718264A (zh) | 测试固态硬盘信息的方法、装置、计算机设备及存储介质 | |
US20120260130A1 (en) | Non-volatile random access memory test system and method | |
US20130250709A1 (en) | Testing system and testing method thereof | |
CN111104246B (zh) | 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 | |
CN108664358A (zh) | 单片机参数处理方法、***、可读存储介质及终端设备 | |
US20190317875A1 (en) | Electronic device and method for event logging | |
CN105741883A (zh) | 测试方法和装置 | |
CN111078459A (zh) | 半导体芯片的测试方法、装置及*** | |
CN115083510B (zh) | 固态硬盘测试方法、装置、存储介质、电源及电子设备 | |
CN115756984A (zh) | 内存测试方法、装置、设备及存储介质 | |
CN116612803B (zh) | 一种闪存的测试方法、***、装置及存储介质 | |
US20170103797A1 (en) | Calibration method and device for dynamic random access memory | |
CN112420117B (zh) | 测试sram的方法、装置、计算机设备及存储介质 | |
CN114116355A (zh) | 内存测试方法、装置及电子设备 | |
CN111638439B (zh) | 通信模块测试方法、装置、计算机设备和存储介质 | |
CN102855166A (zh) | 主板测试***及方法 | |
CN105867833B (zh) | 数据存储装置及数据存储方法 | |
CN112542208B (zh) | Sd nand测试方法、装置、存储介质和终端 | |
CN105354107A (zh) | NOR Flash的数据传输方法及*** | |
US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
CN112599181A (zh) | 一种闪存芯片分析方法、装置、电子设备及存储介质 | |
US20070169117A1 (en) | Firmware loading device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121226 |