CN102835027B

CN102835027B - 宽带模拟射频元件

Info

Publication number: CN102835027B
Application number: CN201180009401.8A
Authority: CN
Inventors: 德夫·V·古普塔; 赖志国
Original assignee: Spero Equipment Co Ltd
Current assignee: Spero Equipment Co., Ltd.
Priority date: 2010-02-12
Filing date: 2011-02-11
Publication date: 2016-05-25
Anticipated expiration: 2031-02-11
Also published as: KR20130001231A; EP2522073A1; JP2013520101A; JP5870368B2; US20120293233A1; KR101310418B1; WO2011152896A1; CN102835027A; US8866531B2; EP2522073A4

Abstract

宽带模拟射频装置可用于创建在50MHz到20GHz带宽或更大范围内运行的可扩展模拟信号处理器的建构模块。实例装置包括使用深亚微米CMOS技术所实施的积分器（跨导器）、数控衰减器、缓冲器以及可扩展加法器。由于以CMOS实施该装置，从而迹线/元件尺寸与信号波长的比约与在印刷电路板上实施的低频装置的比相同。将此可扩展性与高增益/高带宽进行结合可使得对宽带模拟信号处理实施反馈和编程能力。

Description

宽带模拟射频元件

相关申请

本申请要求在2010年6月28日递交的美国临时专利申请第61/359108号和2010年2月12日递交的美国临时专利申请第61/304064号的优先权。上述申请的全部教导通过引用被援引于此。

政府支持

本发明的全部或部分被美国军方的第W911NF-08-C-0085号的合同所支持。政府在本发明中具有某些权利。

背景技术

信号带宽和数据速率的增加促进了新的信号处理技术的发展，以解决关于宽带信号的挑战。信号带宽的增加也使得新的应用成为可能，包括异构环境中的基于超宽带（UWB）技术的有源射频（RF）识别（ID）。此外，增加信号带宽提高了测距精度，使得宽带技术尤其对雷达、成像以及其他应用具有吸引力。

不幸地，在时钟速度、切换、散热以及故障恢复的难度上的基本扩展限制使得数字逻辑不适合宽带信号处理。例如，如今的DSP技术不能处理新兴应用（例如高清晰度电视、软件无线电、认知无线电、4-G手持服务、空白频段、基于UWB的服务以及实时GHz/THz医学成像）所需的宽带信号。除更高速度和带宽处理能力的需求之外，降低电力消耗的方法在许多信号处理应用中也具有极大的需求和效用。例如，极大的费用被用在移动装置的电力消耗上；高速DSP为移动电话和PDA的电池寿命的巨大消耗。

对于宽带应用，奈奎斯特率处于多个Gsps范围内，因而，仅能实现相对简单的信号处理并经常需要高流水线和并行处理结构。根据摩尔定律，由于基于CMOS的数字信号处理结构的范围不再扩大，从而再向前发展，DSP技术也不太可能达到这些应用所需的能力。实际上，深亚微米CMOS栅极具有以分子级别测量的宽度，这表示晶体管尺寸（以及开关速度）接近它们的基本极限。换言之，增加DSP技术的带宽处理能力具有小的发展空间，这是由于晶体管开关速度（与晶体管尺寸负相关）不能变得更快。

反之，模拟逻辑具有其自身的极限。由于模拟电路不是由真正独立模块所形成，从而改变模拟逻辑的一个模块可能会迫使电路中每个其它模块发生变化。此外，处理技术的改进发生的如此之快，使得特定的应用设计经常在它们被制造之前就变得过时了。最终，模拟电路既不可被完全重新配置也不可被完全编程。

发明内容

具有中心频率（可由被耦合到滤波器积分器的输出的可变增益模块进行调谐）的状态可变滤波器可用于创建宽带模拟信号处理所需的建构模块器件。例如，第一和第二阶状态可变滤波器可对信号进行并行操作并且结合它们的输出以产生滤波后的输出。这些增益可调谐状态可变滤波器可级联和/或并行结合，用于包括捷变滤波、频谱分析、干扰检测和抑制、均衡、直接中频传输、以及单侧带调制和解调的应用，而不限于此。

本发明的实施例包括例如积分器、衰减器以及可扩展加法器的宽带装置，该宽带装置可用来建构用于可编程模拟信号处理的增益可调谐状态可变滤波器。实例积分器包括串联连接在第一和第二电压源端子之间的一对p-沟道晶体管、一对可变电阻器以及一对n-沟道晶体管。p-沟道晶体管的漏极通向可变电阻器的漏极，并且该对可变电阻器的源极通向该对n-沟道晶体管的漏极。此外，p-沟道晶体管的栅极被耦合到具有前馈配置的该对可变电阻器中的相对晶体管的漏极。被应用到该对n-沟道晶体管的栅极的互补输入信号驱动积分器，其在p-沟道晶体管与可变电阻器之间的节点产生互补输出。

另一实施例包括一种宽带模拟射频衰减器。实例的衰减器包括多个M衰减器模块。每个模块包括第一开关，连接在信号导轨与输出节点之间；以及第二开关，连接在偏移导轨与所述输出节点之间。每个模块还包括阻性器件，串联连接在所述输出节点与所述第一和第二开关之间。所述衰减器提供N-位精度，其中N小于M。在另一实施例中，所述多个模块中的至少一个具有阻性器件，该阻性器件的阻值对应于相对于所述多个模块中另一个的电阻值为最佳的数目。

再一个实施例包括一种宽带模拟射频可扩展加法器。实例的可扩展加法器包括多个N开关，并联连接在输出节点与接地导轨之间；以及阻性器件，串联连接在源极导轨与所述输出节点之间。所述开关的每一个被各自电压输入所控制。

与其它装置相比，本发明公开的装置制造和操作简单；它们还运行于更广的带宽范围。具体地，本发明的装置将低频设计与状态变量技术所提供的编程能力的优点进行结合。

附图说明

如附图所示，从本发明的示例实施例的如下更特定的描述中，前述内容将是显而易见的，其中类似的附图标记指代不同附图中相同的部分。附图没有必要在本发明的示例实施例中予以标识、强调。

图1为可实施本发明的实施例的双二阶电路（biquadcircuit）的方框图。

图2为本发明实施例的积分电路的电路图。

图3为示出图2的积分电路的频率响应的曲线图。

图4为实施压控电阻器的积分电路的电路图。

图5为另一实施例中的积分电路的电路图。

图6（a）-6（c）为再一实施例中的多个积分电路的电路图。

图7为配置有调谐电路的积分电路的电路图。

图8为示出衰减电路的输入和输出的方框图。

图9为衰减电路的电路图。

图10为本发明的实施例的衰减电路的电路图。

图11为另一实施例中的衰减电路的电路图。

图12为示出衰减值的分布的示图。

图13为另一实施例中的衰减电路的电路图。

图14为示出与衰减电路的各配置相应的衰减值的分布图。

图15为示出衰减电路的幅度和相位的曲线图。

图16为本发明的实施例的加法器电路的电路图。

图17为被配置为测量输出特性的电路的电路图。

图18为示出加法器电路的频率响应的曲线图。

图19为可实施本发明的实施例的双二阶电路的配置的方框图。

具体实施方式

本发明的示例实施例的描述如下。

宽带信号处理（WiSP）为模拟信号处理技术；即，其在从50MHz到20GHz的带宽范围或更大范围内实施可编程的和可执行的模拟计算。WiSP的根本基础为状态可变(statevariable)理论，当其与CMOS深亚微米技术结合时，该理论能够将低频信号处理技术用到微米和毫米波长。WiSP可由互补金属氧化物半导体（CMOS）、硅锗（SiGe）技术以及绝缘体上硅（SOI）技术实现。

由于状态可变机的参数可被设定到10位的精度，从而WiSP具有高精确性。WiSP也是频率捷变（frequencyagile）的，随着状态可变参数（例如增益）的改变，能够跨越整个频带。例如，仅通过改变增益参数可将以大约1GHz频率为中心的状态可变机转移到10GHz频率。WiSP技术适于线性非时变信号处理和时变信号处理两者。状态可变***可以用于单输入/输出模式和多输入/多输出（MIMO）模式，例如用于模拟MIMO无线天线***。

传统上，低频模拟设计是相对容易及精密的科学，这主要是由于例如电容器、电阻器等的元件和将这些元件连接在印刷电路板（PCB）上的迹线相比于被处理的信号的波长而言非常小。由于不具有分布效应，从而这些元件可被看作集总器件。并且，典型地，低频模拟元件具有比信号带宽大的带宽（至少十倍大）。这个相对较高的带宽使得能够利用反馈来简化设计、稳定***、提高***性能、使得它们更精确等。反馈还使可编程硬件得以实施；例如具有某些可编程电阻器的运算放大器可用于建构可编程增益装置。因此，这种可编程性使得人们能够利用可编程方式来创建复杂***。

不幸地，传统高频设计不具有相同的优点，这是由于高频信号的波长与电路器件的尺寸相当。PCB上连接器件的迹线在尺寸上与高频信号的波长相当。在传统高频设计中，PCB上的迹线被当作传输线并且以必要的层次和维度来设计以防止反射等。一般而言，这种设计需要非常大的电力，并且PCB的材料限制了带宽。此外，对印刷迹线的精度的限制可能会阻止这些分布器件之间的相互作用。此外，传统高频设计不容许使用能够具有非常精确的设计的反馈。

在CMOS基板上而不是PCB上制造宽带模拟装置使得能够使用低频设计，这是由于CMOS迹线尺寸与高频波长的比约与PCB迹线尺寸与低频波长的比相同。事实上，使用深亚微米CMOS技术的小的迹线尺寸在纳米量级上，并且在纳米量级所有的东西均可被当作器件；实际上，电路的分布特征可被忽略。从而在CMOS基板上的高频设计与PCB上的低频设计为相同的情况，除了由于元件带宽不够高从而反馈仍然不可用之外。

本发明所公开的实施例提供了必要的高增益和超高带宽以实现具有反馈的高频CMOS设计。基础器件为具有非常高增益（例如大于80dB，并高至100dB或120dB）并且带宽在200GHz范围内的跨导器。这些跨导器也可用于建构精确到一个最低有效位（LSB）的衰减器。这些衰减器可以10位的精度或约千分之一被数字编程。这种精度使人们能够建构可编程模拟硬件。

将跨导器和衰减器与宽带扩展信息(broadbandscalinginformation)结合用于制造双二阶器件，其为用于建构宽带模拟处理器的基本建构模块。具体地，本发明公开的跨导器、衰减器以及可扩展加法器可用于创建频率捷变和/或时变的可编程双二阶结构。这些双二阶器件可级联以形成可编程传递函数合成器，如同2009年3月10日古普塔（Gupta）等人递交的、公开号为WO2009/114123并通过整体引用合并于此的PCT/US2009/001512中所描述。基于双二阶的电路可用于制造捷变滤波器、均衡器、延迟线等，以最终用于从雷达到认知无线电到射频识别等方面。

图1为可实施本发明的实施例的双二阶电路100的方框图。双二阶电路100包括一个或多个积分器110、衰减器120以及加法器130作为元件。可通过改变双二阶器件100的传递函数T（s）来改变双二阶输出y(t)的特性。这可通过改变衰减器120的值（包括a0、a1、bo、b1以及b2）来实现。通过改变积分器110的增益G来扫描传递函数的中心频率。衰减器120的值和积分器110的增益可被具有12位精度的串行外设接口（SPI）数字化控制。

图2示出可以由图1的双二阶电路100实施的积分电路200。积分器200为使用前馈调节拓扑的宽带自调谐积分器。积分器200具有高宽带、高线性度以及低互调失真,这使得其特别适合在微波频率应用。

小信号分析示出此电路的传递函数为如下形式：

T (s) = \frac{Ω_{0} \cdot (s / z_{1} - 1) \cdot (s / z_{2} - 1)}{s \cdot (s / p + 1) + a_{0}}

其中

z_{1} = \frac{g_{m 1}}{C_{gd 1}}

z_{2} = \frac{(g_{m 3} + 1 / R)}{C_{gd 3}}

Ω_{0} = \frac{g_{m 1} \cdot (g_{m 3} + 1 / R)}{(C_{gs 3} + C_{gd 3} + C_{gd 1} + C_{ds 1}) \cdot (g_{ds 3} + 1 / R) + (C_{gd 3} + C_{ds 3}) \cdot (g_{ds 1} + 1 / R) + C_{gd 3} \cdot (g_{m 3} + 2 / R)}

p = \frac{(C_{gs 3} + C_{gd 3} + C_{gd 1} + C_{ds 1}) \cdot (g_{ds 3} + 1 / R) + (C_{gd 3} + C_{ds 3}) \cdot (g_{ds 1} + 1 / R) + C_{gd 3} \cdot (g_{m 3} + 2 / R)}{(C_{gs 3} + C_{gd 3} + C_{gd 1} + C_{ds 1}) \cdot (C_{gd 3} + C_{ds 3}) - C_{gd 3}^{2}}

a_{0} = \frac{(g_{ds 1} + 1 / R) \cdot (g_{ds 3} + 1 / R) - (g_{m 3} + 1 / R) / R}{(C_{gs 3} + C_{gd 3} + C_{gd 1} + C_{ds 1}) \cdot (g_{ds 3} + 1 / R) + (C_{gd 3} + C_{ds 3}) \cdot (g_{ds 1} + 1 / R) + C_{gd 3} \cdot (g_{m 3} + 2 / R)}

电阻R经常被选择为相对于1/g_m1、1/g_m3、1/g_ds1以及1/g_ds3较小。对于深亚微米CMOS技术（例如130nm或更低），通常，确实C_gs构成所有寄生电容。有鉴于此，我们有：

z_{1} > \frac{g_{m 1}}{C_{gs 1}} \approx 2 π \cdot f_{T}

z_{2} > \frac{1}{R \cdot C_{gd 3}}

p \approx \frac{1}{R \cdot C_{gd 3}}

其中f_T为单位增益频率，其经常较大。对于小的R，z₂和p通常非常大。从而传递函数可被近似为

T (s) = \frac{Ω_{0}}{s + a_{0}}

注意，若R被选择为如下公式则a₀=0

R = \frac{g_{m 3} - g_{ds 1} - g_{ds 3}}{g_{ds 1} \cdot g_{ds 3}}

这进一步将传递函数简化为

T (s) \approx \frac{Ω_{0}}{s}

其正是理想积分器的响应。应注意晶体管经常被选择为使得g_m1>g_m3，从而

Ω_{0} \approx \frac{g_{m 1}}{C_{gs 3}} > \frac{g_{m 3}}{C_{gs 3}} \approx 2 π \cdot f_{T}

这表示积分器200的单位增益频率几乎与该技术的单位增益频率相同。

图3示出以TSMC的65nmCMOS所实现的积分器200的频率响应。该单位频率约为60GHz。幅度从约10MHz到60GHz具有20dB/dec的衰减，而从50MHz到10GHz相位大约为-90°(在±10°内)。

图2示出的积分电路200的实施例可以以各种方式进行修改。如图4的积分电路400所示，可使用栅极被连接到电压源的晶体管来实施图2中的中间电阻R。可通过改变电压来简单地改变电阻值（因而改变传递函数中的值a0）。如同在下面将要说明的，这使得用户能够通过反馈控制电路来调谐积分器。

图5示出积分电路500的另一实施例，其中图4中的电阻M2（和M5）被电压VcR控制。通常,电阻随着VcR的增加而减小。为了防止VcR变得太大，可加入固定电阻与电阻M2（和M5）并联。

图6（a）-6（c）示出积分电路601、602、603的再一实施例。为了进一步提高线性度，可在上方加入两个源极反馈电阻，如图6（a）中的集成电路601所示。略为不同的方法是将电流源分成两个相同的电流源，并且可一个源极反馈电阻加入这两个支路之间，如图6（b）的积分电路602所示。在图6（c）中，积分电路603既包括上方的源极反馈电阻又包括下方的源极反馈电阻。

图7示出配置有调谐电路702的积分电路701（例如上文参见图2和图4-图6所述积分电路），以形成积分调谐电路700。如上文所述，电压VcR必须正确地选择以实现理想积分器。通过调谐电路702来做出这一选择。完整的调谐电路包括两部分，即DC校准和增益控制。为了使DC校准工作，两个相同的缓冲器（例如源极跟随器）被***积分器前面。一个缓冲器偏置了固定电压Vfix，而另一个缓冲器通过反馈环路（该反馈环路仅为将积分器的差分输出作为其输入的积分电路）进行控制。DC校准电路保证了积分器的差分输出具有基本相同的偏置电压。这最终保证了当调谐积分器时该积分器具有高的共模抑制。

随着VcR的改变，DC校准积分器在低频处可具有明显的相位变化并且相位随着VcR单调变化。从而，增益控制电路实质上为将DC校准积分器驱动为在给定低频处具有期望相位响应的相位检测器。如图7所示，振荡器生成200kHz信号，其被馈送到积分器，该积分器的输出接着被放大。相同的200kHz信号也被馈送到移相器（PS）以及单端到差分转换器（S2D）接着被放大（使用相同放大器）。这两个放大信号被馈送到乘法器。乘法器中的DC分量表示两个放大信号之间的相位差。更具体地，当这两个信号同相时DC值最大，并且当具有90度的相位差时DC值为零。由于移相器具有适当选择的相位值，从而乘法器之后的积分电路驱动积分器在200kHz处具有期望的相位响应，从而得到期望VcR值。

图8示出具有各输入和输出信号的衰减电路800。衰减器与处理器或DSP指定的给定二进制数成比例地降低信号。衰减器被设计为“电压线性”（linearinvoltage）或“dB线性”（linearindB）。衰减器800为“电压线性”衰减器。除了以dB执行衰减之外，“dB线性”衰减器是类似的。

衰减器的应用包括在不同应用中所使用的：蜂窝网络中的信号处理器件、有线调制解调器、数字用户环路、成像***、适应滤波器以及均衡器。在微波元件市场中数千万个衰减器被卖出，并且很多时候更多的衰减器被并入VLSI设计。

图9示出采用R/2R梯型（ladder）的典型衰减电路900。典型衰减器设计使用多级电阻梯型来实现衰减器功能。级数与控制衰减的二进制位中的位数相同。随着期望精度增加，级数增加并且公差（tolerance）变差。这限制了可实现的动态范围。在CMOS设计中，这将此结构的有效性限制为6到8位，将动态范围限制为64到256。利用激光微调来实现较高精度，但是这增加了成本。并且，每级具有本征带宽，并且随着多个级的级联，带宽降低。因此，如果成本低，则具有所期望的此多级电阻性梯状结构的10或更高位精度的宽带衰减器将不可使用。

图10示出本发明的实施例中的衰减电路1000，其克服了上述使用随机设计技术的限制。此处，单级衰减器1000包括一组电阻R，该组电阻R可被切换成为串联支路（源极和输出之间）或切换成为负载支路（输出和地之间）。每个电阻处于串联支路中或处于负载支路中。

如果电阻以R、2R、4R、…、(2N)R的比进行布置，则其容易示出我们具有N-位衰减器。由于开关（打开或者关闭的多个FET）通常具有电容，我们可以预计较大电阻会造成带宽问题。若N>9，在阻抗上最小电阻必须明显大于开关，从而最大电阻将非常大。这对于宽带性能确实是个问题。并且，最大电阻将变得非常大，并且这将用尽大量硅区域。温度尤其有损于精度，这是由于必须使用不同族的电阻（具有不同导热系数）以适应大范围的电阻值，而一个族不具有足够的范围。

通过选择与电阻尺寸成反比的FET开关尺寸，可减轻带宽问题，从而每个支路的RC时间常数相同。理论上，这会给出无限带宽。然而，最大FET与最小FET的比将变得非常大，并且将具有布局和硅尺寸问题，这是由于最小FET将必须大到足以相对于最小电阻具有小的失配相关差异。

衰减器1000使用N个电阻，以提供2^N个衰减值。由于设计者仅设定N个值，因此，这种衰减器具有N个自由度。如果衰减器是理想的，则其将在从0到1的数线上提供2^N个等同间距衰减点。因而衰减值的分布将在区间[0,1]上是均匀地（具有1/2^N面元划分（binning））。在非理想情况下，多个面元(bin)可以是空的，并且多个面元会具有多个值。利用激光微调，人们可尝试改变分布以将多个衰减值移动为在每个面元上都存在一个值。但是这是困难的并且昂贵的。

图11示出另一实施例中的衰减电路1100。在某些实施例中，具有M个自由度（电阻数），其中M>N。人们可沿区间[0,1]创建2M个点。通过适当选择M个电阻，人们可在2^N个面元的每一个上创建具有多个点的分布。人们接着可以包括电阻/FET公差的方式做出蒙特-卡罗模拟（MonteCarlosimulation），以验证大部分结果将仍将产生在每个面元中具有至少一个点的分布。接着可通过遍历2^M个点来校准该完成的产品，以确定与2^N个期望值相应的控制M位组合。这个表可以存储在尺寸为2^N字（每个字具有M个位的长度）的存储器中。当为期望衰减值设定N个地址线时，存储器将相应的M位值（在数据总线上）发到衰减器，该衰减器接着引起期望的衰减。如果人们期望N*位的精度（其中N<N*<M），但愿意忍受一些码丢失（例如接近0或1的角落），那么该程序可被放入尺寸2^N*字（尺寸M）的存储器。这种实施例示出于图11的衰减电路1100。

图12（a）示出利用电阻R、2R、…、(2N)R形成具有n-位精度、的M个自由度网络的衰减电路所实现的衰减的分布。现在，如果人们通过具有间隔（1-x/100，1+x/100，即x百分比的误差）的均匀分布的随机变量来颤动（改变）每个电阻器的值，图12（b）示出用于相同控制位模式的典型实现。可以看到，现在分布是环绕图12（a）中所示的值的扩散。该方法可用于填入某些密集面元（populatedbin）周围的空面元，尤其在多个密集面元中间。这一结果将被称为“平滑分布”。

图13示出具有N位（在此实例中N=12）精度的M位（在此实例中M=24）衰减器1300。最大电阻器（因而FET开关）比约为64。我们从电阻器R、2R、4R、8R、16R、32R、64R开始，并加入值为59R、53R、47R、43R、41R、37R、31R的多个电阻器，其中数目59、47、43、41、37、31对数目2、4、8、16、32以及64来说是最佳的。颤动生成的分布以使用x=5%以2N个面元得到最大可能分布（最大填充范围）。我们接着填充值R的多个电阻器，直到我们具有M个电阻器为止（这里我们增加了值为R的10个电阻器）。

图14示出从N=10到N=14面元所生成的分布。蒙特-卡罗模拟示出在65nmCMOS技术的失配下，当使用尺寸R=100Ω的最小电阻器和尺寸0.12μm的最小FET时，FET和电阻器具有约1.5%的变化。此模拟配置有设定为2%的x，并且长运行示出500设计之外的500符合对于N=12的需求，在范围[0,1]之内除了两个极值0和1023之外所有此212面元至少具有一个器件。

图15示出对于特定损耗模式的衰减器1300的频域性能。总之，衰减器在所有其他的衰减值处，展示了大于10GHz的带宽。

为校准特定的衰减器，人们以额定设计开始。人们创建面元表以及分布于每面元的高至10控制位结合。当然，具有少于10控制位结合的面元具有所列出的他们所有的要素。

为了校准衰减器，人们以面元i开始（1≤i≤=2N），并且对该面元进行额定控制位模式。人们测量所实现的实际衰减并计算误差。误差被乘以2N以确定移动多少个面元来校正误差。移动方向取决于误差极性。如果测量值太高，则人们在较低面元值的方向上移动，反之亦然。确定新控制位模式（所选择面元中的某些控制模式可比其他模式给出更好的值，这里保持最好的）并且重复过程，直到达到期望精度为止。在实践中，已经发现人们以2到3个步骤得到期望精度。

对于所有面元重复整个过程，直到人们得到2N个面元值的整个表和相应控制位模式为止。

上述方法提供了高精度、低成本、高带宽、高良率的CMOS衰减器。对于期望的N位精度，我们以M（M>N）个电阻器和开关开始。通过选择充分大于N的M，我们得到足够精度，以在统计上“保证”大部分衰减器将符合N位精度而不论元件公差为多少。在制造过程中不需要激光微调。

进一步地，已经描述了用于选择最佳分布的电阻器的方法。已经描述了校准衰减器的特定实现的方法。尽管上述示例性实施例提供了“电压线性”衰减器，然而本领域普通技术人可应用相同方法以创建“dB线性”衰减器。

图16示出可以由上述参见图1的双二阶电路100实现的加法器电路1600。加法电路1600包括单个电阻R和N个晶体管。加法器1600可用在需要宽带模拟信号处理的电路拓扑中。通过将进行加和的输入信号的数量来确定晶体管的数目N。

加法器接收输入信号V₁、V₂、…、V_N，并提供输出信号V_out，所有信号包括DC和AC项。电阻R通过加和网络设定DC电流，并对加和模块的整体增益做出贡献。通过使用重叠从而此时考虑一个晶体管，我们将转为分析共源极（CS）放大器。通过在输出处忽视DC偏置项并仅关注AC项，CS放大器的输出由如下公式给定

v_o＝-g_mv_m(R||r_o)公式1

在公式1中，g_m项为晶体管的增益（即跨导）并且r_o为晶体管的输出阻抗。假定r_o＞＞R，则图1中的电路的整个输出由如下公式给定

v_out＝-(g_m1v₁+g_m2v₂+...+g_mNv_N)R公式2

在公式2中，伴随输入信号的g_m项可被看作加和系数。由于电阻R固定，从而我们可以通过改变晶体管增益g_m来调节加和系数。晶体管增益g_m可以由晶体管宽度W来表达。

g_{m} = μ_{n} C_{ox} \frac{W}{L} (V_{GS} - V_{TN})

公式3

根据公式3，晶体管增益与晶体管宽度直接成比例，从而我们可以通过改变晶体管宽度来调节加和系数。

通过CS放大器带宽来确定加法电路1600的带宽。图17示出等效小信号电路模型1700，其通常用于分析CS放大器的高频特性。电阻R_T被R||r_o给定，并且电容C_T为晶体管的输出节点和地之间的全部电容（即负载电容，晶体管的内部寄生电容，以及下一级的输入电容）。

对于R_S相对较大并且C_T相对较小的应用，CS放大器的带宽。

f_{3 dB} = \frac{1}{zπ (C_{gs} + C_{gd} (1 + g_{m} R_{T})) R_{S}}

公式4

对于R_S较小的应用，CS放大器的带宽。

f_{3 dB} = \frac{1}{zπ (C_{L} + C_{gd}) R_{T}}

公式5

从上述公式中，示出可用小的R（由于R_T被R//r₀给定）来实现高带宽。这经常导致损耗。为了降低损耗以获得某些增益，需要增加R，其经常有损于带宽。

3-输入加法电路使用TSMC的65nm工艺以铿腾（Cadence）构建。图18示出具有被设定为10Ω的源极电阻R_S的给定电路的频率响应。实线对应于R=26Ω的情况。电路具有5.4dB的损耗但是具有接近200GHz的3-dB带宽。虚线对应于R=60Ω的情况。电路具有约0dB的损耗并且3-dB带宽降到90GHz。

图19示出可实施上述积分器、衰减器以及加法器的实施例的一系列双二阶电路1900。双二阶配置为二阶状态可变结构。通过级联N个双二阶器件获得第2N阶传递函数T(s)’。

图19中示出的传递函数也描述了单输入单输出（SISO）现场可编程模拟阵列（FPAA）。通过改变衰减器和积分器增益的值，人们可获得自适应滤波器的分类和延迟线特性。在模拟域中工作的能力向工程师提供了处理宽带信号的有力工具。

尽管已经参见本发明的示例实施例具体示出并描述了本发明，然而本领域普通技术人员应该理解，其中可做出形式和细节的各种变化，而没有偏离所附权利要求书所包括的本发明的范围。

Claims

1.一种宽带模拟射频积分器，包括：

第一和第二p-沟道晶体管，包括被并联耦接到第一电压源端子的各自源极和被配置为提供互补输出信号的各自漏极；

第一和第二可变电阻器，包括分别被耦接到所述第一和第二P-沟道晶体管的所述漏极的各自第一端子、以及分别被耦接到所述第二和第一P-沟道晶体管的栅极的各自第二端子；以及

第一和第二n-沟道晶体管，包括分别被耦接到所述第一和第二可变电阻器的所述第二端子的各自漏极、被配置为接收互补输入信号的各自栅极以及与第二电压源端子进行电气通信的各自源极；

其中，所述输出信号是所述输入信号的积分；

其中，所述第一和第二可变电阻器分别包括第三和第四n-沟道晶体管，还包括第三电压源端子，与所述第三和第四n-沟道晶体管的栅极进行电气通信，所述第三电压源被配置为控制所述第一和第二可变电阻器的阻抗。

2.根据权利要求1所述的积分器，还包括电流源，串联连接在所述第二电压源端子与所述第一和第二n-沟道晶体管的所述源极之间。

3.根据权利要求1所述的积分器，其中使用深亚微米互补金属氧化物半导体、硅锗或绝缘体上硅技术制造所述积分器。

4.根据权利要求1所述的积分器，其中所述多个晶体管彼此交错以降低偏置偏移。

5.根据权利要求1所述的积分器，还包括被配置为调节所述积分器的输出的取样的调谐电路。

6.根据权利要求5所述的积分器，其中所述调谐电路还包括DC校准电路和增益控制电路。

7.根据权利要求1所述的积分器，其中所述第三和第四n-沟道晶体管包括分别被耦接到所述第一和第二p-沟道晶体管的所述漏极的各自漏极、分别被耦接到所述第二和第一P-沟道晶体管的栅极的各自源极以及彼此耦接的各自栅极。