CN102810524A - 功率模块及功率模块的制造方法 - Google Patents

功率模块及功率模块的制造方法 Download PDF

Info

Publication number
CN102810524A
CN102810524A CN2012101677706A CN201210167770A CN102810524A CN 102810524 A CN102810524 A CN 102810524A CN 2012101677706 A CN2012101677706 A CN 2012101677706A CN 201210167770 A CN201210167770 A CN 201210167770A CN 102810524 A CN102810524 A CN 102810524A
Authority
CN
China
Prior art keywords
layer
burn till
semiconductor element
circuit layer
till
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101677706A
Other languages
English (en)
Other versions
CN102810524B (zh
Inventor
仙石文衣理
西元修司
西川仁人
长友义幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012011140A external-priority patent/JP5966379B2/ja
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN102810524A publication Critical patent/CN102810524A/zh
Application granted granted Critical
Publication of CN102810524B publication Critical patent/CN102810524B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体元件准确地接合于电路层的一面，且热循环及动力循环可靠性优异的功率模块及功率模块的制造方法。本发明的功率模块（1）具备在绝缘层（11）的一面配设有电路层（12）的功率模块用基板（10）和搭载于电路层（12）上的半导体元件（3），其特征在于，在电路层（12）的一面形成有由含有玻璃成分的含玻璃Ag膏的烧成体构成的第1烧成层（31），在该第1烧成层（31）之上形成由氧化银还原的Ag烧成体构成的第2烧成层（38）。

Description

功率模块及功率模块的制造方法
技术领域
本发明涉及一种具备在绝缘层的一面配设有电路层的功率模块用基板和搭载于所述电路层上的半导体元件的功率模块及该功率模块的制造方法。
背景技术
在各种半导体元件中，为控制电动汽车或电动车辆等而使用的大电力控制用功率元件由于发热量较多，因此作为搭载该功率元件的基板，一直以来广泛使用例如在由AlN（氮化铝）等构成的陶瓷基板上接合导电性优异的金属板作为电路层的功率模块用基板。
并且，这种功率模块用基板的电路层上通过焊锡材搭载作为功率元件的半导体元件。另外，作为这种功率模块用基板已知有如下结构的基板，即其为了散热在陶瓷基板下表面也接合热传导性优异的金属板并通过该金属板接合冷却器来散热的构造。
作为构成电路层的金属，使用铝或铝合金、或者铜或铜合金。
其中，由铝构成的电路层中，由于在表面形成铝的氧化皮膜，因此无法与焊锡材良好地接合。并且，由铜构成的电路层中，存在熔融的焊锡材与铜发生反应使得电路层的内部渗入焊锡材的成分而使电路层的导电性劣化这样的问题。
因此，例如如专利文献1中所公开，以往，都是通过无电解电镀等在电路层的表面形成Ni电镀膜，并在该Ni电镀膜上配设焊锡材来接合半导体元件。
另外，专利文献2中提出有不使用焊锡材而使用Ag纳米膏来接合半导体元件的技术。
另外，在专利文献3和4中提出有不使用焊锡材而使用包含金属氧化物粒子和由有机物构成的还原剂的氧化物膏接合半导体元件的技术。
专利文献1：日本专利公开2004-172378号公报
专利文献2：日本专利公开2006-202938号公报
专利文献3：日本专利公开2008-208442号公报
专利文献4：日本专利公开2009-267374号公报
然而，如专利文献1中所述，在电路层表面形成Ni电镀膜的功率模块用基板有如下忧虑，在直到接合半导体元件为止的过程中，Ni电镀膜的表面因氧化等而劣化，与通过焊锡材接合的半导体元件的接合可靠性降低。
另外，当通过用钎焊在功率模块用基板上接合冷却器时，若在电路层表面形成Ni电镀膜后进行钎焊等则导致Ni电镀膜劣化，因此，一般如下进行：对功率模块用基板与冷却器进行钎焊来形成带冷却器的功率模块用基板之后，将整个该带冷却器的功率模块用基板浸渍在电镀浴内。此时，电路层以外的部分也会形成Ni电镀膜，当冷却器由铝或铝合金构成时，有可能在由铝构成的冷却器与Ni电镀膜之间发生电蚀。因此，在Ni电镀膜工序中有需要进行掩模处理以免在冷却器部分形成Ni电镀膜。如此，在进行掩模处理之后进行电镀处理时，仅用于在电路层部分形成Ni电镀膜需要大量劳力，存在功率模块的制造成本大幅增加之类的问题。
另一方面，如专利文献2中所公开，不使用焊锡材而使用Ag纳米膏接合半导体元件时，因为由Ag纳米膏构成的接合层形成为厚度薄于焊锡材，所以热循环负载时应力易作用于半导体元件，有导致半导体元件本身破损之虞。
另外，如专利文献3、4中所公开，当用金属氧化物和还原剂接合半导体元件时，氧化物膏的烧成层依然形成为较薄，因此热循环负载时应力易作用于半导体元件。
特别是最近随着功率模块的小型化或薄壁化的推进，其使用环境也愈加严格，有从电子部件的发热量增加的倾向。因此，在使用功率模块时，作用于电路层与半导体元件的接合界面的应力也有增加的倾向，与以往相比进一步要求提高电路层与半导体元件之间的接合可靠性。
发明内容
本发明是鉴于前述情况而完成的，其目的在于提供一种半导体元件准确地接合于电路层的一面，且热循环及动力循环可靠性优异的功率模块及功率模块的制造方法。
为解决这种课题，实现上述目的，本发明的功率模块具备在绝缘层的一面配设有电路层的功率模块用基板和搭载于所述电路层上的半导体元件，其中，在所述电路层的一面形成有由含有玻璃成分的含玻璃Ag膏的烧成体构成的第1烧成层，在该第1烧成层上形成有由氧化银还原的Ag烧成体构成的第2烧成层。
根据该结构的功率模块，由于在电路层一面形成有由含有玻璃成分的含玻璃Ag膏的烧成体构成的第1烧成层，因此，能够去除由玻璃成分形成于电路层表面的氧化皮膜，并能够确保该第1烧成层与电路层的接合强度。
并且，由于在该第1烧成层上形成有由氧化银还原的Ag烧成体构成的第2烧成层，因此能够在形成该第2烧成层时接合半导体元件。在此，当还原氧化银时，会生成微细的Ag粒子，因此能够使第2烧成层成为致密的构造。
另外，由于层叠有第1烧成层及第2烧成层，因此能够确保介于电路层与半导体元件之间的接合层的厚度。由此，能够抑制热循环负载时应力作用于半导体元件并能够防止半导体元件本身的破损。
在此，优选设为如下结构，即所述第1烧成层具备形成于电路层的一面的玻璃层和层叠于该玻璃层上的Ag层，所述Ag层上分散有玻璃粒子。
此时，能够将形成于电路层表面的氧化皮膜与玻璃层发生反应来去除，且能够准确接合电路层和半导体元件。
在此，优选所述第2烧成层成为包含氧化银和还原剂的氧化银膏的烧成体。
此时，当烧成氧化银膏时，氧化银通过还原剂准确还原，从而能够生成微细的Ag粒子，能够使第2烧成层成为致密的构造。并且，由于还原剂在还原氧化银时被分解，因此很难残留在第2烧成层中，因此能够确保第2烧成层中的导电性。另外，能够在例如300℃之类的较低温条件下烧成，因此能够将半导体元件的接合温度抑制得较低，并能够减低向半导体元件的热负载。
所述氧化银膏可以除所述氧化银及所述还原剂外还含有Ag粒子。
此时，氧化银还原而得到的Ag粒子和氧化银膏中所含有的Ag粒子烧成，从而能够将第2烧成层设为致密的构造。另外，优选作为Ag粒子的平均粒径在20nm以上800nm以下。
另外，优选所述绝缘层为选自AlN，Si3N4或Al2O3的陶瓷基板。
选自AlN、Si3N4或Al2O3的陶瓷基板的绝缘性及强度优异，能够谋求提高功率模块的可靠性。另外，能够通过在该陶瓷基板上接合金属板来轻松地形成电路层。
本发明的功率模块的制造方法，所述功率模块具备在绝缘层的一面配设有电路层的功率模块用基板和搭载于所述电路层上的半导体元件，所述方法中，具备：通过在所述电路层的一面涂布含有玻璃成分的含玻璃Ag膏并进行加热处理来形成所述第1烧成层的工序；在所述第1烧成层上涂布包含氧化银和还原剂的氧化银膏的工序；在涂布好的氧化银膏上层叠半导体元件的工序；及在将所述半导体元件和所述功率模块用基板以层叠状态进行加热来在所述第1烧成层上形成第2烧成层的工序，并且，接合所述半导体元件和所述电路层。
根据该结构的功率模块的制造方法，由于具备在所述电路层的一面涂布含有玻璃成分的含玻璃Ag膏并进行加热处理来形成所述第1烧成层的工序，因此能够去除形成于电路层的表面的氧化皮膜，并能够准确地接合电路层和第1烧成层。
另外，由于具备在所述第1烧成层上涂布包含氧化银和还原剂的氧化银膏的工序、在涂布好的氧化银膏上层叠半导体元件的工序、及将所述半导体元件和所述功率模块用基板以层叠的状态进行加热来在所述第1烧成层上形成第2烧成层的工序，因此能够在烧成第2烧成层时接合所述半导体元件和所述电路层。
在此，优选形成第2烧成层的工序中所述氧化银膏的烧成温度在150℃以上400℃以下。
此时，由于所述氧化银膏的烧成温度成为400℃以下，因此能够在烧成氧化银膏来接合半导体元件时，将温度抑制得较低，并能够减低向半导体元件的热负载。并且，由于所述氧化银膏的烧成温度成为150℃以上，因此能够去除氧化银膏中所含的还原剂等，并能够确保第2烧成层中的导电性及强度。
并且，优选形成所述第1烧成层的工序中所述含玻璃Ag膏的烧成温度在350℃以上645℃以下。
此时，由于所述含玻璃Ag膏的烧成温度成为350℃以上，因此能够去除含玻璃Ag膏内的有机成分等，并能够准确形成第1烧成层。并且，由于所述含玻璃Ag膏的烧成温度成为645℃以下，因此能够防止电路层或绝缘层的热劣化。
另外，优选在形成所述第2烧成层的工序中，将所述半导体元件和所述功率模块用基板以向层叠方向加压的状态进行加热。
此时，能够更加准确地接合半导体元件和功率模块用基板。
并且，所述氧化银膏可以除所述氧化银及所述还原剂外还含有Ag粒子。
此时，Ag粒子介于氧化银粉末之间，氧化银还原而得到的Ag粒子和氧化银膏中所含有的Ag粒子烧结，从而能够使第2烧成层成为更加致密的结构。并且，能够在接合时将半导体元件的加压压力设定得较低。并且，优选作为Ag粒子的平均直径在20nm以上800nm以下。
根据本发明能够提供一种半导体元件准确地接合于电路层一面，且热循环及动力循环可靠性优异的功率模块及功率模块的制造方法。
附图说明
图1是作为本发明的实施方式的功率模块的概要说明图。
图2是图1所示的功率模块的电路层与半导体元件的接合界面的放大说明图。
图3是图2的电路层表面的放大说明图。
图4是表示含玻璃Ag膏的制造方法的流程图。
图5是表示氧化银膏的制造方法的流程图。
图6是表示图1的功率模块的制造方法的流程图。
图7是本发明例1的功率模块的电路层与半导体元件的接合界面的截面观察照片。
符号说明
1-功率模块，3-半导体元件，10-功率模块用基板，11-陶瓷基板（绝缘层），12-电路层，31-第1烧成层，32-玻璃层，33-Ag层，34-导电性粒子，35-玻璃粒子，38-第2烧成层。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。图1表示作为本发明的实施方式的功率模块。
该功率模块1具备有配设有电路层12的功率模块用基板10、接合于电路层12的一面（图1中为上表面）的半导体芯片3及配设于功率模块用基板10的另一侧的冷却器40。
功率模块用基板10具备有构成绝缘层的陶瓷基板11、配设于该陶瓷基板11的一面的电路层12及配设于陶瓷基板11的另一面的金属层13。
陶瓷基板11防止电路层12与金属层13之间的电性连接，其由绝缘性较高的AlN（氮化铝）构成。并且，陶瓷基板11的厚度设定在0.2～1.5mm的范围内，本实施方式中设定为0.635mm。
电路层12通过在陶瓷基板11的一面接合具有导电性的金属板而形成。本实施方式中，电路层12通过由纯度达99.99%以上的铝（所谓4N铝）压延板构成的铝板接合于陶瓷基板11而形成。
金属层13通过在陶瓷基板11的另一面接合金属板而形成。本实施方式中，与电路层12相同，金属层13通过由纯度达99.99%以上的铝（所谓4N铝）压延板构成的铝板接合于陶瓷基板11而形成。
冷却器40用于冷却前述功率模块用基板10，其具备有与功率模块用基板10接合的顶板部41、从该顶板部41朝向下方而垂设的散热片42及用于使冷却介质（例如冷却水）流通的通道43。该冷却器40（顶板部41）优选由热传导性良好的材质构成，本实施方式中由A6063（铝合金）构成。
另外，本实施方式中，冷却器40的顶板部41与金属层13之间设有由铝或铝合金或者包含铝的复合材（例如AlSiC等）构成的缓冲层15。
并且，在图1所示的功率模块1中，电路层12与半导体元件3之间形成有第1烧成层31及第2烧成层38。其中，在电路层12的一面层叠有第1烧成层31，且在该第1烧成层31上层叠有第2烧成层38，在该第2烧成层38上层叠有半导体元件3。
另外，如图1所示，第1烧成层31及第2烧成层38并未形成于电路层12的整个表面，而是仅选择性地形成于配设半导体芯片3的部分。
在此，如后述，第1烧成层31成为包含玻璃成分的含玻璃Ag膏的烧成体。如图2及图3所示，该第1烧成层31具备有形成于电路层12侧的玻璃层32和形成于该玻璃层32上的Ag层33。
玻璃层32内部分散有粒径为数纳米左右的微细的导电性粒子34。该导电性粒子34成为含有Ag或Al中至少一种的结晶性粒子。另外，玻璃层32内的导电性粒子34可通过利用例如透射式电子显示镜（TEM）来观察。
另外，Ag层33的内部分散有粒径为数纳米左右的微细的玻璃粒子35。
另外，该第1烧成层31的厚度方向的电阻值P成为0.5Ω以下。在此，本实施方式中，第1烧成层31的厚度方向上的电阻值P设为第1烧成层31的上表面与电路层12的上表面之间的电阻值。这是因为，与第1烧成层31的厚度方向的电阻相比，构成电路层12的4N铝的电阻非常小。另外，测定该电阻时，测定第1烧成层31的上表面中心点与电路层12上的点之间的电阻，该电路层12上的点与第1烧成层31端部相距的距离是和第1烧成层31的所述上表面中心点至第1烧成层31端部的距离同等的距离。
另外，本实施方式中，由于电路层12由纯度达99.99%的铝构成，因此在电路层12的表面形成有在大气中自然产生的铝氧化皮膜。在此，在前述的形成有第1烧成层31的部分中，该铝氧化皮膜已被去除，在电路层12上直接形成有第1烧成层31。即，直接接合构成电路层12的铝和玻璃层32。
本实施方式中构成为，玻璃层32的厚度tg为0.01μm≤tg≤5μm，Ag层33的厚度ta为1μm≤ta≤100μm，整个第1烧成层31的厚度t1为1.01μm≤t1≤105μm。
形成于所述第1烧成层31上即Ag层33上的第2烧成层38成为氧化银还原的Ag烧成体，本实施方式中，如后述，成为包含氧化银和还原剂的氧化银膏的烧成体。其中，在通过还原氧化银生成的Ag层33表面上析出的粒子为例如粒径为10nm～1μｍ的非常微细的粒子，因此可形成致密的Ag烧成层。另外，该第2烧成层38中，在第1烧成层31的Ag层33中观察到的玻璃粒子并不存在或非常少。能够根据该玻璃粒子的疏密来判别第1烧成层31的Ag层33和第2烧成层38。
本实施方式中，第2烧成层38的厚度t2成为5μm≤t2≤50μm。
下面，对构成第1烧成层31的含玻璃Ag膏进行说明。
该含玻璃Ag膏含有Ag粉末、含有ZnO的无铅玻璃粉末、树脂、溶剂及分散剂，由Ag粉末和无铅玻璃粉末构成的粉末成分的含量为整个含玻璃Ag膏的60质量%以上90质量%以下，剩余部分为树脂、溶剂、分散剂。另外，本实施方式中，由Ag粉末和无铅玻璃粉末构成的粉末成分的含量为整个含玻璃Ag膏的85质量%。
另外，该含玻璃Ag膏的粘度调整为10Pa·s以上500Pa·s以下，更优选调整为50Pa·s以上300Pa·s以下。
Ag粉末的粒径为0.05μm以上1.0μm以下，本实施方式中使用平均粒径为0.8μm的Ag粉末。
无铅玻璃粉末中作为主成分包含Bi2O3、ZnO、B2O3，其玻化温度在300℃以上450℃以下，软化温度为600℃以下，结晶温度为450℃以上。另外，Ag粉末的重量A与无铅玻璃粉末的重量G的重量比A/G调整在80/20至99/1范围内，本实施方式中设为A/G=80/5。
溶剂适合为沸点为200℃以上的物质，本实施方式中使用二乙二醇二丁醚。
树脂调整含玻璃Ag膏的粘度，其适合为在500℃以上被分解的物质。本实施方式中使用乙基纤维素。
并且，本实施方式中，添加二羧酸系分散剂。另外，可以不添加分散剂就构成含玻璃Ag膏。
在此，对本实施方式中使用的无铅玻璃粉末进行详细说明。本实施方式中的无铅玻璃粉末的玻璃组合成为如下：
Bi2O3：68质量%以上93质量%以下，
ZnO：1质量%以上20质量%以下，
B2O3：1质量%以上11质量%以下，
SiO2：5质量%以上，
Al2O3：5质量%以上，
Fe2O3：5质量%以上，
CuO：5质量%以上，
CeO2：5质量%以上，
ZrO2：5质量%以上，
碱金属氧化物：2质量%以下，
碱土类金属氧化物：7质量%以下。
即，将Bi2O3、ZnO、B2O3设为必要成分，在此基础上按需要适当添加SiO2、Al2O3、Fe2O3、CuO、CeO2、ZrO2、Li2O、Na2O、K2O等碱金属氧化物和MgO、CaO、BaO、SrO等碱土类金属氧化物。
这种含有ZnO的无铅玻璃粉末如下制造。作为原料使用上述各种氧化物、碳酸盐或铵盐。将该原料装入铂坩埚、氧化铝坩埚或石英坩埚等，在熔解炉中熔融。熔融条件无特殊限制，但为使原料全部以液相均匀混合，优选设在900℃以上1300℃以下、30分钟以上120分钟以下的范围内。
通过将所得的熔融物投入至碳、钢铁、铜板、对辊、水等中淬冷来制造出均匀的玻璃块。
通过用球磨机、喷磨机等粉碎该玻璃块并对粗大粒子进行分级来得到无铅玻璃粉末。在此，本实施方式中，将无铅玻璃粉末的平均粒径d50设在0.1μm以上5.0μm以下的范围内。
接着，参照图4所示的流程图对含玻璃Ag膏的制造方法进行说明。
首先，混合前述Ag粉末和无铅玻璃粉末生成混合粉末（混合粉末形成工序S01）。并且，混合溶剂和树脂生成有机混合物（有机物混合工序S02）。
然后，通过混合器对混合粉末、有机混合物和分散剂进行预混（预混工序S03）。
接着，利用辊磨机揉搓预混物的同时进行混合（混炼工序S04）。
然后，将所得的混炼物通过膏过滤器进行过滤（过滤工序S05）。
如此，制造出前述含玻璃Ag膏。
接着，对构成第2烧成层38的氧化银膏进行说明。
该氧化银膏含有氧化银粉末、还原剂、树脂和溶剂。本实施方式中，除这些成分外还含有有机金属化合物粉末。
氧化银粉末的含量为整个氧化银膏的60质量%以上80质量%以下，还原剂的含量为整个氧化银膏的5质量%以上15质量%以下，有机金属化合物粉末的含量为整个氧化银膏的0质量%以上10质量%以下，剩余部分为溶剂。在此，为抑制通过烧结而得到的第2烧成层38中残存未反应的有机物，氧化银膏中不添加分散剂或树脂。
另外，将该氧化银膏的粘度调整为10Pa·s以上100Pa·s以下，更优选调整为30Pa·s以上80Pa·s以下。
使用粒径为0.1μm以上40μm以下的氧化银粉末。另外，这种氧化银粉末可购买市售品。
还原剂为具有还原性的有机物，例如能够使用醇、有机酸。
若为醇，则能够使用例如甲醇、乙醇、丙醇、丁醇、戊醇、己醇、辛醇、壬醇、癸醇、十一烷醇、十二烷醇、月桂醇、肉豆蔻醇、十六烷醇、十八烷醇等一元醇。另外，除这些以外，也可使用有多个醇基的化合物。
若为有机酸，则能够使用例如丁酸、戊酸、己酸、庚酸、辛酸、壬酸、癸酸、十一烷酸、十二烷酸、十三烷酸、十四烷酸、十五烷酸、十六烷酸、十七烷酸、十八烷酸、十九烷酸等饱和脂肪酸。另外，除这些以外，也可使用不饱和脂肪酸。
另外，若为与氧化银粉末混合后不易发生还原反应的还原剂，则会提高氧化银膏的保存稳定性。因此，作为还原剂，优选熔点为室温以上的还原剂，具体而言，优选使用肉豆蔻醇、1-十二烷醇、2,5-二甲基-2,5-己二醇、2,2-二甲基-1,3-丙二醇、1,6-己二醇、1,2,6-己三醇、1,10-癸二醇、肉豆蔻酸、癸酸等。
有机金属化合物具有通过由热分解生成的有机酸促进氧化银的还原反应的作用。作为具有这种作用的有机金属化合物可举蚁酸Ag、醋酸Ag、丙酸Ag、苯甲酸Ag、草酸Ag等羧酸系金属盐等。
从确保氧化银膏的保存稳定性、印刷性的观点来看，溶剂优选使用高沸点（150℃～300℃）溶剂。
具体而言，能够使用α-萜品醇、乙酸-2-乙基己酯、乙酸-3-甲基丁酯等。
接着，参照图5所示的流程图对上述氧化银膏的制造方法进行说明。
首先，混合前述的氧化银粉末、还原剂（固体）和有机金属化合物粉末生成固体成分混合物（固体成分混合工序S11）。
接着，在该固体成分混合物中添加溶剂并进行搅拌（搅拌工序S 12）。
然后，利用辊磨机（例如三辊磨机）揉搓搅拌物的同时进行混合（混炼工序S13）。
如此，制造出前述氧化银膏。另外，优选所得的氧化银膏在冷藏室等中低温（例如5～15℃）保存。
接着，参照图6所示的流程图对作为本实施方式的功率模块1的制造方法进行说明。
首先，准备成为电路层12的铝板和成为金属层13的铝板，通过钎料将这些铝板分别层叠于陶瓷基板11的一面以及另一面，并进行加压或加热后冷却，由此接合所述铝板和陶瓷基板11（电路层接合工序S21）。另外，该钎焊温度设定为640℃～650℃。
接着，通过钎料在金属层13的另一面侧接合冷却器40（冷却器接合工序S22）。另外，冷却器40的钎焊温度设定为590℃～610℃。
然后，在电路层12的表面涂布含玻璃Ag膏（含玻璃Ag膏涂布工序S23）。
另外，在涂布含玻璃Ag膏时能够采用网版印刷法、胶版印刷法、感光性工艺等各种方法。本实施方式中，通过网版印刷法在电路层12的搭载半导体芯片3的部分形成含玻璃Ag膏。
接着，以在电路层12表面涂布含玻璃Ag膏的状态进行干燥后装入加热炉内进行含玻璃Ag膏的烧成（第1烧成工序S24）。另外，此时烧成温度设定为350～645℃。
通过该第1烧成工序S24，在电路层12的一面形成具备玻璃层32和Ag层33的第1烧成层31。此时，通过玻璃层32在电路层12表面自然生成的铝氧化皮膜被熔融去除，在电路层12直接形成玻璃层32。
另外，玻璃层32的内部分散有粒径为数纳米左右的微细的导电性粒子34。该导电性粒子34为含有Ag或Al中至少一种的结晶性粒子，推测其是在烧成时析出到玻璃层32内部的物质。
另外，Ag层33的内部分散有粒径为数纳米左右的微细的玻璃粒子35。推测该玻璃粒子35是在进行Ag粒子的烧结的过程中由残存的玻璃成分凝集的物质。
接着，在第1烧成层31的表面涂布氧化银膏（氧化银膏涂布工序S25）。
另外，在涂布氧化银膏时能够采用网版印刷法、胶版印刷法、感光性工艺等各种方法。本实施方式中，通过网版印刷法印刷氧化银膏。
接着，以涂布氧化银膏的状态进行干燥（例如在室温、大气气氛下保管24小时）后，在氧化银膏上层叠半导体元件3（半导体元件层叠工序S26）。
然后，将半导体元件3和功率模块用基板10以层叠的状态装入加热炉内并进行氧化银膏的烧成（第2烧成工序S27）。此时，载荷设为0～10MPa，烧成温度设为150～400℃。
另外，优选能够通过将半导体元件3和功率模块用基板10以向层叠方向加压的状态进行加热来更准确地接合。此时，加压压力优选为0～10MPa。
如此，在第1烧成层31上形成第2烧成层38，接合半导体芯片3和电路层12。由此，制造作为本实施方式的功率模块1。
成为如上结构的作为本实施方式的功率模块1中，由于在电路层12的一面形成由含有玻璃成分的含玻璃Ag膏的烧成体构成的第1烧成层31，在该第1烧成层31上形成由氧化银还原的Ag烧成体构成的第2烧成层38，因此能够在形成该第2烧成层38时接合半导体元件3和电路层12。
另外，由于层叠有第1烧成层31及第2烧成层38，因此能够确保介于电路层12与半导体元件3之间的接合层的厚度。由此，能够抑制热循环负载时应力作用于半导体元件3，并能够防止半导体元件3本身的破损。
另外，由于第2烧成层38成为包含氧化银和还原剂的氧化银膏的烧成体，因此在烧成氧化银膏时，氧化银被还原剂还原而成为微细的银粒子，能够将第2烧成层38设为致密的构造。并且，由于还原剂在还原氧化银时被分解，因此不易残存于第2烧成层38中，从而能够确保第2烧成层38中的导电性及强度。另外，由于能够在例如300℃之类的较低温条件下烧成，因此能够将半导体元件3的接合温度抑制得较低，并能够减少向半导体元件3的热负载。
并且，作为本实施方式的功率模块1中，由于第1烧成层31具备有形成于电路层12的一面的玻璃层32和层叠于该玻璃层32上的Ag层33，因此能够将形成于电路层12表面的氧化皮膜与玻璃层32发生反应来去除，并能够准确地接合电路层12和半导体元件3。
而且，本实施方式中，由于在玻璃层32内部分散有粒径为数纳米左右的微细的导电性粒子34，因此在玻璃层32中也能够确保导电性。具体而言，本实施方式中，包括玻璃层32在内的第1烧成层31的厚度方向的电阻值P设定在0.5Ω以下。
因此，能够通过第1烧成层31及第2烧成层38在半导体元件3和电路层12之间准确地进行电导通，并能够构成可靠性较高的功率模块1。
另外，本实施方式中，由于使用由绝缘性及强度优异的AlN（氮化铝）构成的陶瓷基板11作为绝缘层，因此能够谋求提高功率模块用基板10的可靠性。并且，能够通过在该陶瓷基板11上钎焊铝板来轻松地形成电路层12。
另外，本实施方式中，由于在陶瓷基板11的另一面（图1中为下侧）通过金属层13及缓冲层13配设有冷却器40，因此能够防止功率模块1因从半导体芯片3的散热而成为高温。
另外，由于在作为本实施方式的功率模块1的制造方法中，具备有在电路层12的一面涂布含玻璃Ag膏的含玻璃Ag膏涂布工序S23和烧成干燥后的含玻璃Ag膏来形成第1烧成层31的第1烧成工序S24，因此能够在电路层12上形成由玻璃层32及Ag层33构成的第1烧成层31。
另外，由于具备有在第1烧成层31上涂布氧化银膏的氧化银膏涂布工序S25、在涂布好的氧化银膏上层叠半导体元件3的半导体元件层叠工序S26、及层叠半导体元件3和功率模块用基板10且进行加热来在第1烧成层31上形成第2烧成层38的第2烧成工序S27，因此能够通过第1烧成层31和第2烧成层38来接合半导体元件3和电路层12。另外，更优选将半导体元件3和功率模块用基板10以向层叠方向加压的状态加热来进行接合。
并且，由于形成第2烧成层38的第2烧成工序S27中的烧成温度为400℃以下，因此在接合时能够降低向半导体元件3的热负载。并且，由于第2烧成工序S27中烧成温度成为150℃以上，因此能够去除氧化银膏中所含的还原剂等，并能够确保第2烧成层38中的导电性及强度。
另外，由于形成第1烧成层31的第1烧成工序S24中的烧成温度成为350℃以上，因此能够烧成含玻璃Ag膏来准确形成第1烧成层31。另外，由于第1烧成工序S24中的烧成温度成为645℃以下，因此能够防止电路层12或陶瓷基板11的劣化。
另外，本实施方式中，由于氧化银膏中添加有有机金属化合物，因此通过由该有机金属化合物进行热分解而生成的有机酸，促进氧化银的还原反应。
另外，由于作为与氧化银膏混合的还原剂使用在室温中为固体的物质，因此能够防止在烧成前进行还原反应。
另外，由于氧化银膏中未添加分散剂或树脂，因此能够防止有机物残存于第2烧成层38中。
另外，由于氧化银膏的粘度调整为10Pa·s以上100Pa·s以下，更优选调整为30Pa·s以上80Pa·s以下，因此在第1烧成层31上涂布氧化银膏的氧化银膏涂布工序S25中，能够应用网版印刷法等，并且能够仅在配设半导体元件3的部分选择性地形成第2烧成层38。由此，能够削减氧化膏的使用量，并能够大幅削减该功率模块1的制造成本。
另外，本实施方式中，由于构成第1烧成层31的含玻璃Ag膏含有Ag粉末和含有ZnO的无铅玻璃粉末，无铅玻璃粉末的软化温度设定为600℃以下，因此能够以较低温烧成含玻璃Ag膏。具体而言，能够将形成第1烧成层的第1烧成工序S24中的烧成温度设定为350℃以上645℃以下。由此，能够将电路层12伴随含玻璃Ag膏的烧成的劣化或电路层12与陶瓷基板11的接合强度下降等问题防患于未然，并能够制造出高品质的功率模块1。
另外，由于含玻璃Ag膏的粘度调整为10Pa·s以上500Pa·s以下，更优选调整为50Pa·s以上300Pa·s以下，因此在电路层12表面涂布含玻璃Ag膏的含玻璃Ag膏涂布工序S23中，能够应用网版印刷法等，并且能够仅在配设半导体元件3的部分选择性地形成第1烧成层31。由此，能够削减含玻璃Ag膏的使用量，并能够大幅削减该功率模块1的制造成本。
以上，对本发明的实施方式进行了说明，但本发明并不仅限于此，在不脱离其发明技术思想的范围内可进行适当的改变。
例如，对将构成电路层及金属层的金属板设为纯度达99.99%的纯铝压延板的情况进行了说明，但不限于此，可由其他铝或铝合金构成。另外，可将构成电路层及金属层的金属板由纯铜或铜合金构成。
另外，对通过钎焊接合铝板和陶瓷基板的情况进行了说明，但不限于此，可应用瞬间液相扩散连接法（transient liquid phase bonding）、铸造法等。
另外，当由铜或铜合金构成形成电路层及金属层的金属板时，在将由铜或铜合金构成的金属板接合于陶瓷基板之际，能够应用直接接合法（DBC法）、活性金属法、铸造法等。
另外，关于含玻璃Ag膏的原料和配合量也不限于实施方式中所述的内容。例如，对使用无铅玻璃粉末的情况进行了说明，但也可使用含有铅的玻璃。
另外，关于氧化银膏的原料和配合量不限于实施方式中记载的内容。例如也可不含有机金属化合物。
另外，关于第1烧成层31中的玻璃层32和Ag层33的厚度、第2烧成层38的厚度也不限于本实施方式。
另外，对使用由AlN构成的陶瓷基板作为绝缘层的情况进行了说明，但不限于此，可使用由Si3N4或Al2O3等构成的陶瓷基板，也可由绝缘树脂构成绝缘层。
另外，对将成为电路层的铝板接合于陶瓷基板，并且接合冷却器后在电路层上形成第1烧成层的情况进行了说明，但不限于此，可在将铝板接合于陶瓷基板之前，或者在接合冷却器之前形成第1烧成层。
另外，对在冷却器的顶板部与金属层之间设置由铝或铝合金或者含铝复合材（例如AlSiC等）构成的缓冲层的情况进行了说明，但也可不具备该缓冲层。
另外，对由铝构成冷却器的顶板部的情况进行了说明，但可由铝合金或含铝的复合材等构成，也可由其他材料构成。另外，作为冷却器，对具有散热片及冷却介质的通道的情况进行了说明，但对冷却器的构造无特别限制。
另外，氧化银膏除氧化银粉末及还原剂外还可含有Ag粒子。Ag粒子介于氧化银粉末之间，由此氧化银还原而得到的Ag与该Ag粒子烧结，从而能够将第2烧成层设为更致密的构造。由此，在接合时能够将半导体元件的加压压力设定得较低。
另外，该Ag粒子的表层可包含有机物。此时，能够利用有机物分解时的热提高低温下的烧结性。
[实施例1]
以下，对为确认本发明的效果而进行的确认实验的结果进行说明。
（本发明例）
作为本发明例，准备了前述实施方式中所记载的功率模块1。即，在由纯度达99.99%以上的铝板构成的电路层12上形成由含玻璃Ag膏的烧成体构成的第1烧成层31，并且，在该第1烧成层31上形成由氧化银膏的烧成体构成的第2烧成层38来接合半导体元件3。
另外，陶瓷基板11使用由AlN构成、27mm×17mm、厚度为0.6mm的陶瓷基板。
另外，电路层12及金属层13使用由4N铝构成、25mm×15mm、厚度为0.6mm的层。
半导体元件3设为绝缘栅双极晶体管（IGBT、Insulated Gate BipolarTransistor）元件，使用13mm×10mm、厚度为0.25mm的半导体元件。
此时，作为含玻璃Ag膏的玻璃粉末使用包含90.6质量%的Bi2O3、2.6质量%的ZnO、6.8质量%的B2O3的无铅玻璃粉末。另外，作为树脂使用乙基纤维素、作为溶剂使用二乙二醇二丁醚。另外，添加二羧酸系分散剂。
另外，准备两种氧化银膏。
本发明例1中，使用如下氧化银膏：其使用市售的氧化银粉末（和光纯药工业株式会社制）、作为还原剂的肉豆蔻醇、作为溶剂的2,2,4-三甲基-1,3-戊二醇单酯（2-丙酸甲酯）,以氧化银粉末：80质量%、还原剂（肉豆蔻醇）：10质量%、溶剂（2,2,4-三甲基-1,3-戊二醇单（2-丙酸甲酯））：剩余部分的比例混合。
本发明例2中，使用如下氧化银膏：其使用市售的氧化银粉末（和光纯药工业板式会社制）、作为还原剂的肉豆蔻醇、作为有机金属化合物的醋酸银粉末、作为溶剂的2,2,4-三甲基-1,3-戊二醇单酯（2-丙酸甲酯）,以氧化银粉末：；75质量%、还原剂（肉豆蔻醇）：8质量%、有机金属化合物（醋酸Ag）：8质量%、溶剂（2,2,4-三甲基-1,3-戊二醇单（2-丙酸甲酯））：剩余部分的比例混合。
另外，在电路层12表面涂布含玻璃Ag膏的含玻璃Ag膏涂布工序S23中，将含玻璃Ag膏的涂布厚度设为10μm。并且，在第1烧成工序S24中，将烧成温度设为575℃，烧成时间设为10分钟。
另外，在第1烧成层31上涂布氧化银膏的氧化银膏涂布工序S25中，将氧化银膏的涂布厚度设为50μm。并且，在第2烧成工序S27中，将烧成温度设为300℃，烧成时间设为2小时。另外，将半导体元件3的加压压力设为3MPa。
（以往例）
作为以往例，准备如下功率模块：其在上述电路层12的表面形成厚度为5μm的Ni电镀膜，通过焊锡材（Sn-Ag-Cu系无铅焊锡）载置半导体元件3，并在还原炉内焊接接合。另外，将半导体元件3的加压压力设为0MPa。
（比较例）
作为比较例1、2，将本发明例1、2中使用的氧化银膏直接涂布于电路层12的表面来在上述电路层12的表面接合半导体元件3。烧成条件与本发明例1、2相同。另外，将半导体元件3的加压压力设为3MPa。
（SEM观察）
首先，在本发明例1的功率模块中，以200倍的倍率对电路层与半导体元件的接合界面进行SEM观察。结果示于图7。另外，（a）为二级电子图像，（b）为试样的面分析结果（Ag映像图），（c）为试样的面分析结果（Bi映像图）。
从图7的（c）可确认在电路层的表面层状分布有作为玻璃成分的Bi且形成有玻璃层。另外，从图7的（b）及（c）可确认在玻璃层上存在Ag母相中分散有玻璃粒子的Ag层。另外，在该倍率下可确认形成于Ag层上的第2烧成层上未分散有玻璃粒子。
（评价）
接着，使用本发明例、以往例及比较例的功率模块进行冷热循环试验及动力循环试验，并对冷热循环试验后的接合率、热电阻的上升率及动力循环试验后的热电阻的上升率进行评价。
利用超声波探伤装置对于接合率进行评价，其由以下公式计算。其中，初始接合面积为接合前应接合的面积，即半导体元件面积。在超声波探伤图像中剥离由接合部内的白色部分表示，因此将该白色部分的面积设为剥离面积。
接合率=（初始接合面积-剥离面积）/初始接合面积
热电阻如下测定。以100W的电力对加热器芯片进行加热，利用热电偶对加热器芯片的温度进行实测。另外，对在散热片中流通的冷却介质（乙二醇:水=9:1）的温度进行实测。而且，将电力除加热片的温度与冷却介质的温度差值设为热电阻。
冷热循环实验通过对试验片负载-40℃←→110℃的冷热循环来进行。本实施例中，实施3000次该冷热循环。
动力循环试验中，在15V、150A的通电条件下对加热器芯片反复实施通电时间2秒、冷却时间8秒，使IGBT元件的温度在30℃至130℃的范围内变化。本实施例中，实施20万次该动力循环。
进行该冷热循环试验后测定接合率及热电阻的上升率。另外，进行功率模块试验后测量热电阻的上升率。
其评价结果示于表1。
[表1]
Figure BDA00001690061800201
在电路层表面直接涂布氧化银膏来接合半导体元件的比较例1、2中，半导体元件与电路层之间的接合层上发生了剥离。另外，接合率也较低，在热循环试验及动力循环试验中热电阻的上升率变得极高。从结果得知，即使仅使用氧化银膏接合半导体元件也未能得到充分的接合强度。
另外，在电路层的表面上形成Ni电镀膜并钎焊半导体元件的以往例中，在半导体元件与电路层之间的接合层上未发生剥离，接合率良好且在热循环试验中也得到良好的结果。但是，在动力循环试验中，热电阻的上升率变高达30.2%，未能充分确保接合可靠性。
与此相对，在电路层的表面上形成含玻璃Ag膏的烧成体，且在该烧成体上涂布氧化银膏来接合半导体元件的本发明例1、2中，在半导体元件与电路层之间的接合层上未发生剥离，接合率也示出98.2%、98.3%的较高值。另外，在热循环试验及动力循环试验中也未确认到热电阻的大幅上升。
[实施例2]
接着，使用含有粒径在20nm以上800nm以下的Ag粒子的氧化银膏来构成功率模块，对其进行冷热循环试验及动力循环试验，并对冷热循环后的接合率及热电阻的上升率、以及动力循环试验后的热电阻的上升率进行评价。
本发明例3～5中使用的氧化银膏为在本发明例1及比较例1中使用的氧化银膏中添加平均粒径为40nm的Ag粉的氧化银膏。另外，氧化银粉末与Ag粉的混合比设为以质量比计为氧化银粉末:Ag粉=9:1。
本发明例6～8中使用的氧化银膏为在本发明例2及比较例2中使用的氧化银膏中添加平均粒径为800nm的Ag粉的氧化银膏。另外，氧化银粉末与Ag粉的混合比设为以质量比计为氧化银粉末:Ag粉=9:1。
本发明例9～11中使用的氧化银膏为在本发明例1及比较例1中使用的氧化银膏中添加平均粒径为40nm的Ag粉的氧化银膏。另外，氧化银粉末与Ag粉的混合比设为以质量比计为氧化银粉末:Ag粉=9:1。
关于电路层12，本发明例3～8中使用Al，本发明例9-11中使用Cu。
另外，与本发明例1、2相同地制作了功率模块。此时，如表2所示般变更第2烧成工序S27中的半导体元件3的加压压力。评价结果示于表2。
[表2]
Figure BDA00001690061800211
比较本发明例3～5及本发明例6～8可确认，即使第2烧成工序S27中的半导体元件3的加压压力设定在0MPa或1MPa的较低值时，仍能够获得与将加压压力设为3MPa时同等的接合可靠性。即，通过使用含有粒径在20nm以上800nm以下的Ag粒子的氧化银膏，能够将第2烧成工序S27中的半导体元件3的加压压力设定得较低。
综上确认到，根据本发明例能够提供热循环可靠性及动力循环可靠性优异的功率模块。

Claims (10)

1.一种功率模块，具备在绝缘层的一面配设有电路层的功率模块用基板和搭载于所述电路层上的半导体元件，其特征在于，
在所述电路层的一面形成有由含有玻璃成分的含玻璃Ag膏的烧成体构成的第1烧成层，
在该第1烧成层上形成有由氧化银还原的Ag烧成体构成的第2烧成层。
2.如权利要求1所述的功率模块，其特征在于，
所述第1烧成层具备有形成于电路层的一面的玻璃层和层叠于该玻璃层上的Ag层，
所述Ag层上分散有玻璃粒子。
3.如权利要求1或2所述的功率模块，其特征在于，
所述第2烧成层成为包含氧化银和还原剂的氧化银膏的烧成体。
4.如权利要求3所述的功率模块，其特征在于，
所述氧化银膏除所述氧化银及还原剂外还含有Ag粒子。
5.如权利要求1至4中任一项所述的功率模块，其特征在于，
所述绝缘层为选自AlN、Si3N4或Al2O3的陶瓷基板。
6.一种功率模块的制造方法，所述功率模块具备在绝缘层的一面配设有电路层的功率模块用基板和搭载于所述电路层上的半导体元件，其特征在于，所述制造方法具备：
通过在所述电路层的一面涂布含有玻璃成分的含玻璃Ag膏并进行加热处理来形成第1烧成层的工序；
在所述第1烧成层上涂布包含氧化银和还原剂的氧化银膏的工序；
在涂布好的氧化银膏上层叠半导体元件的工序；及
将所述半导体元件和所述功率模块用基板以层叠的状态进行加热来在所述第1烧成层上形成第2烧成层的工序，
并且，接合所述半导体元件和所述电路层。
7.如权利要求6所述的功率模块的制造方法，其特征在于，
在形成第2烧成层的工序中的所述氧化银膏的烧成温度在150℃以上400℃以下。
8.如权利要求6或7所述的功率模块的制造方法，其特征在于，
形成所述第1烧成层的工序中的所述含玻璃Ag膏的烧成温度在350℃以上645℃以下。
9.如权利要求6至8中任一项所述的功率模块的制造方法，其特征在于，
在形成所述第2烧成层的工序中，将所述半导体元件和所述功率模块用基板以向层叠方向加压的状态进行加热。
10.如权利要求6至9中任一项所述的功率模块的制造方法，其特征在于，
所述氧化银膏除所述氧化银及所述还原剂外还含有Ag粒子。
CN201210167770.6A 2011-05-31 2012-05-28 功率模块及功率模块的制造方法 Expired - Fee Related CN102810524B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-121627 2011-05-31
JP2011121627 2011-05-31
JP2012-011140 2012-01-23
JP2012011140A JP5966379B2 (ja) 2011-05-31 2012-01-23 パワーモジュール、及び、パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
CN102810524A true CN102810524A (zh) 2012-12-05
CN102810524B CN102810524B (zh) 2016-12-14

Family

ID=47234196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210167770.6A Expired - Fee Related CN102810524B (zh) 2011-05-31 2012-05-28 功率模块及功率模块的制造方法

Country Status (1)

Country Link
CN (1) CN102810524B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105492198A (zh) * 2013-08-29 2016-04-13 阿尔发金属有限公司 用于连接电气部件和机械部件的复合和多层银膜
CN111868900A (zh) * 2018-03-23 2020-10-30 三菱综合材料株式会社 电子组件安装模块的制造方法
TWI711141B (zh) * 2016-02-29 2020-11-21 日商三菱綜合材料股份有限公司 半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156219A (zh) * 2005-04-12 2008-04-02 旭硝子株式会社 油墨组合物及金属质材料
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2010287869A (ja) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
US20110012262A1 (en) * 2009-06-30 2011-01-20 Toshiaki Morita Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156219A (zh) * 2005-04-12 2008-04-02 旭硝子株式会社 油墨组合物及金属质材料
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2010287869A (ja) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
US20110012262A1 (en) * 2009-06-30 2011-01-20 Toshiaki Morita Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105492198A (zh) * 2013-08-29 2016-04-13 阿尔发金属有限公司 用于连接电气部件和机械部件的复合和多层银膜
US11390054B2 (en) 2013-08-29 2022-07-19 Alpha Assembly Solutions Inc. Composite and multilayered silver films for joining electrical and mechanical components
TWI711141B (zh) * 2016-02-29 2020-11-21 日商三菱綜合材料股份有限公司 半導體裝置
CN111868900A (zh) * 2018-03-23 2020-10-30 三菱综合材料株式会社 电子组件安装模块的制造方法

Also Published As

Publication number Publication date
CN102810524B (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN104885214B (zh) 功率模块用基板以及制造方法
CN104704618B (zh) 半导体装置、陶瓷电路基板及半导体装置的制造方法
JP5966379B2 (ja) パワーモジュール、及び、パワーモジュールの製造方法
KR102066300B1 (ko) 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
JP5212298B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
KR101709370B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
JP5304508B2 (ja) 導電性組成物
JP5707886B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
CN104159872A (zh) 接合体及半导体模块
JP2014187251A (ja) 接合材、接合構造体
CN102810524A (zh) 功率模块及功率模块的制造方法
TWI711141B (zh) 半導體裝置
KR20160102416A (ko) 파워 모듈용 기판 및 그 제조 방법, 파워 모듈
JP5707885B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5780191B2 (ja) パワーモジュール、及び、パワーモジュールの製造方法
JP5982954B2 (ja) パワーモジュール、及び、パワーモジュールの製造方法
JP6040729B2 (ja) 半導体装置及び半導体装置の製造方法
JP5585407B2 (ja) 導電性組成物
JP2013168240A (ja) はんだ下地層形成用ペースト
JP2005047731A (ja) 低温焼成磁器組成物及びその製造方法並びにそれを用いた配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214