CN102804604A - 预定占空比信号发生器 - Google Patents

Abstract

本发明揭示用于产生具有预定占空比的信号的技术。在例示性实施例中，第一计数器经配置以对振荡器信号的第一循环数目进行计数，且第二计数器经配置以对所述振荡器信号的第二循环数目进行计数，其中所述第二数目大于所述第一数目。所述第二计数器的输出用以重置所述第一计数器及所述第二计数器，而所述第一计数器及所述第二计数器的输出进一步驱动翻转锁存器以用于产生具有预定占空比的信号。其他方面包括用于适应所述第二数目的奇数值与偶数值的技术。

Description

预定占空比信号发生器

相关申请案

本申请案主张2009年6月26日申请的题为“VARIABLE DUTY CYCLE SIGNALGENERATOR(可变占空比信号发生器)”的第61/220,831号美国临时申请案的优先权，所述案已转让给本发明的受让人，其内容特此以全文引用的方式并入本文中。

技术领域

本发明是关于电子装置，且具体来说是关于用于产生具有预定占空比的信号的技术。

背景技术

现代电子电路设计使用时钟信号的各种实例。举例来说，模拟数字转换器(ADC)可需要时钟信号，其用以对供转换成数字信号的模拟信号采样。在一些状况下，设计规格要求时钟信号具有明确定义的特定占空比(例如，50％的占空比)连同低抖动、低相位噪声及低杂波等级规格。

将需要提供用于产生具有明确定义的占空比的时钟信号的简单且有效的技术，其中可易于在必要时编程例如时钟频率及占空比的参数。

发明内容

本发明的一方面提供一种用于产生具有预定占空比的输出信号的设备，所述设备包含：第一计数器，其经配置以对自振荡器信号导出的信号的第一循环数目进行计数，所述第一计数器的输出信号经配置以在计数了所述第一循环数目之后进行转变；第二计数器，其经配置以对所述振荡器信号的第二循环数目进行计数，所述第二计数器的输出信号经配置以在计数了所述第二循环数目之后进行转变，所述第一计数器及所述第二计数器经配置以在所述第二计数器的所述输出信号的转变时被重置；以及翻转锁存器，其经配置以产生具有预定占空比的输出信号，所述翻转锁存器的所述输出信号经配置以在所述第一计数器的所述输出信号的转变时自第一状态转变至第二状态，所述翻转锁存器的所述输出信号经进一步配置以在所述第二锁存器的所述输出信号的转变时自所述第二状态转变至所述第一状态。

本发明的另一方面提供一种用于产生具有预定占空比的输出信号的方法，所述方法包含：对自振荡器信号导出的信号的第一循环数目进行计数；在计数了所述第一循环数目之后产生第一输出信号的转变；对所述振荡器信号的第二循环数目进行计数，所述第二数目大于所述第一数目；在计数了所述第二循环数目之后产生第二输出信号的转变；在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的所述计数；在所述第一输出信号的转变时产生所述输出信号的自第一状态至第二状态的转变；以及在所述第二输出信号的转变时产生所述输出信号的自所述第二状态至所述第一状态的转变。

本发明的又一方面提供一种用于产生具有预定占空比的输出信号的设备，所述设备包含：用于对自振荡器信号导出的信号的第一循环数目进行计数且用于在计数了所述第一循环数目之后产生第一输出信号的转变的装置；用于对所述振荡器信号的大于所述第一数目的第二循环数目进行计数且用于在计数了所述第二循环数目之后产生第二输出信号的转变的装置；用于在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的所述计数的装置；以及用于在所述第一输出信号的转变时产生所述输出信号的自第一状态至第二状态的转变且用于在所述第二输出信号的转变时产生所述输出信号的自所述第二状态至所述第一状态的转变的装置。

本发明的再一方面提供一种存储代码的计算机程序产品，所述代码用于使计算机产生具有预定占空比的输出信号，所述代码包含：用于使计算机对自振荡器信号导出的信号的第一循环数目进行计数且在计数了所述第一循环数目之后产生第一输出信号的转变的代码；用于使计算机对所述振荡器信号的大于所述第一数目的第二循环数目进行计数且在计数了所述第二循环数目之后产生第二输出信号的转变的代码；用于使计算机在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的所述计数的代码；以及用于使计算机在所述第一输出信号的转变时产生所述输出信号的自第一状态至第二状态的转变且在所述第二输出信号的转变时产生所述输出信号的自所述第二状态至所述第一状态的转变的代码。

本发明的又一方面提供一种用于无线通信的装置，所述装置包含：用于将数字TX信号转换成模拟TX信号的至少一个数字模拟转换器(DAC)、用于放大所述模拟TX信号的至少一个基频TX放大器、TX LO信号发生器、耦合至所述TX LO信号发生器及所述至少一个基频TX放大器的上变频器、耦合至所述上变频器的输出端的TX滤波器；耦合至所述TX滤波器的功率放大器(PA)、RX滤波器、耦合至所述RX滤波器的低噪声放大器(LNA)、RX LO信号发生器、耦合至所述RX LO信号发生器及所述RX滤波器的下变频器、耦合至所述下变频器的输出端的至少一个低通滤波器、用于将所述低通滤波器的输出转换成数字信号的至少一个模拟数字转换器(ADC)、时钟信号发生器，所述DAC及所述ADC中的至少一者是由通过所述时钟信号发生器产生的时钟信号来驱动，所述时钟信号发生器包含：第一计数器，其经配置以对自振荡器信号导出的信号的第一循环数目进行计数，所述第一计数器的输出信号经配置以在计数了所述第一循环数目之后进行转变；第二计数器，其经配置以对所述振荡器信号的第二循环数目进行计数，所述第二计数器的输出信号经配置以在计数了所述第二循环数目之后进行转变，所述第一计数器及所述第二计数器经配置以在所述第二计数器的所述输出信号的转变时被重置；以及翻转锁存器，其经配置以产生所述时钟信号，所述翻转锁存器的所述输出信号经配置以在所述第一计数器的所述输出信号的转变时自第一状态转变至第二状态，所述翻转锁存器的所述输出信号经进一步配置以在所述第二锁存器的所述输出信号的转变时自所述第二状态转变至所述第一状态。

附图说明

图1说明根据本发明的信号发生器的例示性实施例；

图2说明例示性时序图，其展示图1中的信号发生器在M＝20的状况下的操作；

图3说明经配置以处理M的奇数值的信号发生器的例示性实施例；

图4说明图3中的信号发生器在M＝19的状况下的操作的例示性时序图；

图5说明经配置以处理M的偶数值与奇数值M两者的信号发生器的例示性实施例；

图6说明根据本发明的翻转锁存器的例示性实施例；

图7说明可实施本发明的技术的无线通信装置的设计的框图；以及

图8说明根据本发明的方法的例示性实施例。

具体实施方式

下文中结合附图所阐述的详细描述意欲作为对本发明的例示性实施例的描述且不意欲表示可实践本发明的仅有实施例。贯穿此描述所使用的术语“例示性”意谓“充当范例、例子或说明”，且未必应被解释为比其他例示性实施例优选或有利。所述详细描述包括特定细节以便达成提供对本发明的例示性实施例的透彻理解的目的。所属领域的技术人员将显而易见，可在无这些特定细节的情况下实践本发明的例示性实施例。在些情况下，以框图形式展示熟知结构及装置以便避免混淆本文中所呈现的例示性实施例的新颖性。

根据本发明，提供用于产生周期性信号(例如，具有预定占空比及频率的时钟信号)的技术。

图1说明根据本发明的信号发生器100的例示性实施例。在图1中，信号发生器100包括(N-1)位计数器120.1(在本文中也表示为“第一计数器”)、N位计数器120.2(在本文中也表示为“第二计数器”)及翻转锁存器130。计数器120.1及120.2中的每一者对在其CLK输入端处逝去的循环总数目进行计数直至达到其REG输入端处的值，随之其OUT输出端处的先前“低”输出信号被断言为“高”并持续某一预定时间间隔。

在图1中，至计数器120.1及120.2中的每一者的CLK输入端被供应振荡器信号Osc 110a。至(N-1)位计数器120.1的REG输入端被供应(N-1)位值M/2，而至N位计数器120.2的REG输入端被供应相应N位值M。在所展示的例示性实施例中，以N位二进制形式来表示M的值，而相应地以(N-1)位二进制形式来表示M/2的值，例如使用M的N位表示的(N-1)个最高有效位(MSB)。对于信号发生器100，可将值M限制为偶数。

所属领域的普通技术人员将了解，针对M及M/2所展示的特定位表示仅出于说明的目的，且并不意谓限制本发明的范围。

在例示性实施例中，计数器120.1对信号Osc 110a中逝去的总共M/2个循环进行计数，随之其OUT输出120.1a(在本文中也表示为“第一输出信号”)被断言为“高”。类似地，计数器120.2对信号Osc 110a中逝去的总共M个循环进行计数，随之其OUT输出120.2a(在本文中也表示为“第二输出信号”)被断言为高。

如图1中所展示，将计数器120.2的输出120.2a反馈至计数器120.1及120.2的RESET输入端，以在RESET输入端处侦测到上升沿时将所述计数器重置至零。

进一步将计数器120.1的输出信号120.1a及计数器120.2的输出信号120.2a分别作为DOWN输入及UP输入提供至翻转锁存器130。所述翻转锁存器130在OUT输出端处产生信号130a，所述信号130a在于所述UP输入端处侦测到上升沿时转变至逻辑“高”，且在于所述翻转锁存器130的DOWN输入端处侦测到上升沿时转变至逻辑“低”。

图2说明展示信号发生器100在M＝20的状况下的操作的例示性时序图。所属领域的普通技术人员将了解，所展示的时序图仅出于说明的目的，且并不意谓以任何方式限制本发明的范围。

图2展示如图1中所说明的信号Osc 110a、(N-1)位计数器输出120.1a、N位计数器输出120.2a及翻转锁存器输出130a的波形。在图2中，以五的倍数为单位来用虚线标记振荡器信号Osc 110a的循环以用于参考。在Osc 110a的循环0处，上升沿呈现于N位计数器输出120.2a中，其重置(N-1)位计数器120.1与N位计数器120.2两者的计数。在Osc 110a的循环10处，(N-1)位计数器120.1完成计数M/2＝10个循环(例如，如自Osc 110a之上升沿开始量测)，且信号120.1a被断言为“高”。在Osc 110a的循环20处，N位计数器120.2完成计数M＝20个循环，且信号120.2a也被断言为“高”。基于信号120.1a及120.2a中之上升沿，翻转锁存器130产生输出信号130a，可看见所述输出信号130a具有50％的占空比及M＝20个循环的周期。

注意，信号120.2a中的上升沿进一步在Osc 110a的循环20之后同时将计数器120.1及120.2的计数重置至零。

图3说明经配置以处理M的奇数值的信号发生器300的例示性实施例。注意，除非另外提及，否则图1及图3中被类似标示的元件对应于执行类似功能的区块。

在图3中，反相器140使振荡器信号Osc 110a在耦合至(N-1)位计数器120.1的CLK输入端之前反相。此外，至(N-1)位计数器120.1的REG输入端被供应值

其中标记法

表示小于或等于x的最大整数。以此方式，计数器120.1经配置以对信号Osc 110a中逝去的总共

个循环(例如，其中每一循环开始于Osc 110a的下降沿)进行计数，随之其输出120.1a被断言为“高”。

注意，N位计数器120.2的配置可类似于针对图1的信号发生器100中的N位计数器120.2所展示的配置。

图4说明信号发生器300在M＝19的状况下的操作的例示性时序图。所属领域的普通技术人员将了解，所展示的时序图仅出于说明的目的，且并不意谓以任何方式限制本发明的范围。

在图4中，在Osc 110a的循环0处，上升沿存在于N位计数器输出120.2a中，其重置(N-1)位计数器120.1与N位计数器120.2两者的计数。在Osc 110a的紧接在Osc110a的循环10之前的下降沿处，(N-1)位计数器120.1完成计数个循环(也即，其中每一循环开始于Osc 110a的下降沿，如本文中较早所提及)，且信号120.1a被断言为“高”。在Osc 110a的循环19处，N位计数器120完成计数M＝19个循环，且信号120.2a也被断言为“高”。基于信号120.1a及120.2a中的上升沿，翻转锁存器130产生输出信号130a，所述输出信号130a具有50％的占空比及M＝19个循环的周期。

图5说明经配置以处理M的偶数值与奇数值两者的信号发生器500的例示性实施例。注意，除非另外提及，否则图1、图3及图5中被类似标示的元件对应于执行类似功能的区块。

在图5中，反相器140使振荡器信号Osc 110a在耦合至多路复用器(或MUX)150的1输入端之前反相，而MUX 150的0输入端直接耦合至Osc 110a。如所展示，至MUX的控制信号由M的第0个位供应，所述控制信号在1输入端与0输入端之间进行选择以用于馈通至MUX 150的输出端。所属领域的普通技术人员将了解，当以二进制形式来表示M时，M的第0个位(或最低有效位(LSB))提供M是偶数还是奇数的指示，且因此(N-1)位的CLK输入端可被供应Osc 110a的具有正确极性的版本，如先前参看图1或图3中的任一者所描述。

根据本文中所描述的原理，将了解可通过选择M的值来配置输出信号130a的周期，及(因此)频率。

尽管已针对产生具有50％的占空比的输出信号描述了本发明的例示性实施例，但将了解，可易于通过改变由计数器120.1计数的总循环数目与由计数器120.2计数的总循环数目之间的比率来调整输出信号130a的占空比。举例来说，在替代例示性实施例中，为了产生具有25％的占空比的输出信号130a，可修改图5的信号发生器500以允许计数器120.1计数至值M/4(例如，通过将值M/4提供至计数器120.1的REG输入端)。举例来说，可编程指定第一数目N及第二数目M的寄存器，其中可将N提供至第一计数器的REG输入端，且可将M提供至第二计数器的REG输入端。以此方式，将理解只要至计数器120.1的REG输入小于至计数器120.2的REG输入，信号发生器500便可通过对计数器REG输入的适当选择来产生具有任意占空比(在步长内)的时钟。

图6说明根据本发明的翻转锁存器130的例示性实施例130.1。注意，例示性实施例130.1仅是为了说明目的而展示，且并不意谓将本发明的范围限制于所展示的锁存器的任何特定实施例。

在图6中，反相器610、620及NAND(与非)门630、640经配置为所属领域的普通技术人员所熟知的R-S正反器，以执行在上文针对翻转锁存器130所描述的功能。

在例示性实施例中，计数器120.1及120.2可均为异步计数器，且因此振荡器信号Osc 110a(或自其导出的信号，例如Osc 110a的反相版本)仅需要经由CLK输入端驱动异步计数器的第一级。此情形有利地允许高速时钟仅驱动相对小的负载，且因此消耗低功率。此外，在此例示性实施例中，仅计数器120.1及120.2内部之前若干个正反器需要高速操作，此可进一步使设计简易。

图7说明可实施本发明的技术的无线通信装置700的设计的框图。图7展示范例收发器设计。大体来说，发射器及接收器中的信号的调节可由放大器、滤波器、上变频器、下变频器等的一个或一个以上级执行。这些电路区块可与图7中所展示的配置不同地加以布置。此外，图7中未展示的其他电路区块也可用以调节发射器及接收器中的信号。也可省略图7中的一些电路区块。

在图7中所展示的设计中，无线装置700包括收发器720及数据处理器710。所述数据处理器710可包括用以存储数据及程序代码的存储器(未图示)。收发器720包括支援双向通信的发射器730及接收器750。大体来说，无线装置700可包括用于任何数目个通信***及频带的任何数目个发射器及任何数目个接收器。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上实施收发器720的全部或部分。

发射器或接收器可通过超外差式体系结构或直接转换体系结构来实施。在超外差式体系结构中，信号在多个级中在射频(RF)与基频之间进行频率转换，例如，对于接收器来说，在一个级中自RF转换成中频(IF)且接着在另一个级中自IF转换成基频。在直接转换体系结构中，信号在一个级中在RF与基频之间进行频率转换。超外差式体系结构及直接转换体系结构可使用不同电路区块和/或具有不同要求。在图7中所展示的设计中，通过直接转换体系结构来实施发射器730及接收器750。

在发射路径中，数据处理器710处理将要发射的数据且将I模拟输出信号及Q模拟输出信号提供至发射器730。在所展示的例示性实施例中，数据处理器710包括数字模拟转换器(DAC)714a及714b，其用于将由数据处理器710产生的数字信号转换成I模拟输出信号及Q模拟输出信号。DAC 714a及714b可各自被提供由时钟信号发生器715产生的时钟信号715a。

在发射器730内，低通滤波器732a及732b分别对I模拟输出信号及Q模拟输出信号滤波，以移除由先前数字模拟转换造成的不当映象。放大器(Amp)734a及734b分别放大来自低通滤波器732a及732b的信号，且提供I基频信号及Q基频信号。上变频器740通过来自发射(TX)本机振荡(LO)信号发生器770的I TX LO信号及Q TX LO信号对I基频信号及Q基频信号上变频，且提供经上变频的信号。滤波器742对经上变频的信号滤波以移除由上变频造成的不当映象以及接收频带中的噪声。功率放大器(PA)744放大来自滤波器742的信号以获得希望的输出功率等级且提供发射RF信号。发射RF信号被经由双工器或开关746投送且经由天线748发射。

在接收路径中，天线748接收由基站发射的信号且提供所接收的RF信号，所述所接收的RF信号被经由双工器或开关746投送且提供至低噪声放大器(LNA)752。所述所接收的RF信号由LNA 752放大且由滤波器754滤波以获得希望的RF输入信号。下变频器760通过来自接收(RX)LO信号发生器780的I RX LO信号及Q RX LO信号对RF输入信号下变频，且提供I基频信号及Q基频信号。I基频信号及Q基频信号由放大器762a及762b放大且进一步由低通滤波器764a及764b滤波以获得I模拟输入信号及Q模拟输入信号，其被提供至数据处理器710。在所展示的例示性实施例中，数据处理器710包括模拟数字转换器(ADC)716a及716b，其用于将模拟输入信号转换成将进一步由数据处理器710处理的数字信号。ADC 716a及716b可各自被提供由所述时钟信号发生器715产生的时钟信号715b。

在例示性实施例中，时钟信号发生器715可利用本文中所揭示的用于产生具有预定频率和/或占空比的信号的技术。举例来说，时钟信号发生器715可接受参考振荡器信号715c，且使用信号发生器100、300、500的体系结构或本文中未明确揭示的所属领域的普通技术人员鉴于本发明将显而易见的任何其他体系结构根据所述参考振荡器信号715c产生具有预定频率和/或占空比的时钟信号。这些例示性实施例涵盖于本发明的范围内。

TX LO信号发生器770产生用于上变频的I TX LO信号及Q TX LO信号。RX LO信号发生器780产生用于下变频的I RX LO信号及Q RX LO信号。每一LO信号为具有特定基本频率的周期性信号。PLL 772接收来自数据处理器710的定时信息且产生控制信号，所述控制信号用以调整来自LO信号发生器770的TX LO信号的频率和/或相位。类似地，PLL 782接收来自数据处理器710的定时信息且产生控制信号，所述控制信号用以调整来自LO信号发生器780的RX LO信号的频率和/或相位。

图8说明根据本发明的方法的例示性实施例800。所述方法800是用于产生具有预定占空比的输出信号。注意，方法800仅是为了说明目的而展示，且并不意谓限制本发明的范围。

在图8中，在区块810处，所述方法对自振荡器信号导出的信号的第一循环数目进行计数。

在区块820处，当计数了所述第一循环数目时，产生第一输出信号的转变。

在区块830处，所述方法对所述振荡器信号的第二循环数目进行计数。如本文中先前所描述，所述第二数目可大于所述第一数目。

在区块840处，当计数了所述第二循环数目时，产生第二输出信号的转变。

在区块850处，在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的计数。

在区块860处，在所述第一输出信号的转变时产生所述输出信号的自第一状态至第二状态的转变。

在区块870处，在所述第二输出信号的转变时产生所述输出信号的自第二状态至第一状态的转变。

尽管本文中所描述的例示性实施例对信号的“上升”沿及“下降”沿进行特定参考，但所属领域的普通技术人员将了解，替代例示性实施例可通常在本发明提及“下降”沿的地方使用“上升”沿，且在本发明提及“上升”沿的地方使用“下降”沿。此情形同样适用于在本文中被指定为“高”或“低”的逻辑信号。这些替代例示性实施例涵盖于本发明的范围内。

所属领域的技术人员将理解，可使用多种不同技术及技艺中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可贯穿以上描述提及的数据、指令、命令、信息、信号、位、符号及码片。

所属领域的技术人员将进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑区块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的这种可互换性，上文已通常在功能性方面描述各种说明性组件、区块、模块、电路及步骤。此功能性是实施为硬件还是软件取决于特定应用及强加于整个***上的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但这些实施决策不应被解释为导致脱离本发明的例示性实施例的范围。

可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑区块、模块及电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其他此配置。

结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可常驻于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可换式磁盘、CD-ROM或此领域中已知的任何其他形式的存储媒体中。将例示性存储媒体耦合至处理器以使得所述处理器可自所述存储媒体读取信息及将信息写入至所述存储媒体。在替代例中，存储媒体可与处理器一体化。处理器及存储媒体可驻留于ASIC中。所述ASIC可驻留于用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于用户终端中。

在一个或一个以上例示性实施例中，可在硬件、软件、固件或其任何组合中实施所描述的功能。如果实施于软件中，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体来发射。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进计算机程序自一处至另一处的传送的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。举例来说且并非限制，这些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所希望的程序代码且可由计算机存取的任何其他媒体。又，将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或无线技术(例如，红外线、无线电及微波)而自网站、服务器或其他远程源发射软件，则同轴电缆、光缆、双绞线、DSL或无线技术(例如，红外线、无线电及微波)包括于媒体的定义中。如在本文中所使用，磁盘及光盘包括光盘(CD)、激光光盘、光学光盘、数字化视频光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常磁性地再生数据，而光盘通过激光光学地再生数据。上述各物的组合也应包括在计算机可读媒体的范围内。

提供对所揭示例示性实施例的先前描述以使所属领域的任何技术人员能够制造或使用本发明。所属领域的技术人员将易于显见对这些例示性实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文所定义的一般原理可应用于其他实施例。因此，本发明不意欲限于本文中所展示的实施例，而应符合与本文中所揭示的原理及新颖特征相一致的最广范围。

Claims (22)

1.一种用于产生具有预定占空比的输出信号的设备，所述设备包含：

第一计数器，其经配置以对自振荡器信号导出的信号的第一循环数目进行计数，所述第一计数器的输出信号经配置以在计数了所述第一循环数目之后进行转变；

第二计数器，其经配置以对所述振荡器信号的第二循环数目进行计数，所述第二计数器的输出信号经配置以在对所述第二循环数目进行计数之后转变，所述第一计数器及所述第二计数器经配置以在所述第二计数器的所述输出信号的转变时被重置；以及

翻转锁存器，其经配置以产生具有预定占空比的所述输出信号，所述翻转锁存器的所述输出信号经配置以在所述第一计数器的所述输出信号的转变时自第一状态转变至第二状态，所述翻转锁存器的所述输出信号经进一步配置以在所述第二锁存器的所述输出信号的转变时自所述第二状态转变至所述第一状态。

2.根据权利要求1所述的设备，所述第一计数器经配置以直接对所述振荡器信号的所述第一循环数目进行计数。

3.根据权利要求1所述的设备，所述第一计数器经配置以对所述振荡器信号的逆信号的所述第一循环数目进行计数。

4.根据权利要求1所述的设备，所述第一计数器经配置以基于选择位而直接对所述振荡器信号的所述第一循环数目进行计数或对所述振荡器信号的逆信号的所述第一循环数目进行计数。

5.根据权利要求4所述的设备，所述第一数目为小于或等于所述第二数目的一半的最大整数，所述选择位对应于所述第二数目的最低有效位。

6.根据权利要求1所述的设备，所述第一状态为逻辑“高”，所述第二状态为逻辑“低”。

7.根据权利要求1所述的设备，所述第一数目及所述第二数目可经由至少一个寄存器编程。

8.根据权利要求1所述的设备，所述第一计数器的所述输出信号经配置以在计数了所述第一循环数目之后产生脉冲，所述脉冲之上升沿对应于所述第一计数器的所述输出信号的所述转变，所述第二计数器的所述输出信号经配置以在计数了所述第二循环数目之后产生脉冲，所述脉冲之上升沿对应于所述第二计数器的所述输出信号的所述转变。

9.根据权利要求1所述的设备，所述第一计数器及所述第二计数器为异步计数器。

10.一种用于产生具有预定占空比的输出信号的方法，所述方法包含：

对自振荡器信号导出的信号的第一循环数目进行计数；

在计数了所述第一循环数目之后产生第一输出信号的转变；

对所述振荡器信号的第二循环数目进行计数，所述第二数目大于所述第一数目；

在计数了所述第二循环数目之后产生第二输出信号的转变；

在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的所述计数；

在所述第一输出信号的转变时产生所述输出信号的自第一状态至第二状态的转变；以及

在所述第二输出信号的转变时产生所述输出信号的自所述第二状态至所述第一状态的转变。

11.根据权利要求10所述的方法，所述对所述第一循环数目进行计数包含直接对所述振荡器信号的所述第一循环数目进行计数。

12.根据权利要求10所述的方法，所述对所述第一循环数目进行计数包含对所述振荡器信号的逆信号的所述第一循环数目进行计数。

13.根据权利要求10所述的方法，所述对所述第一循环数目进行计数包含基于选择位而直接对所述振荡器信号进行计数或对所述振荡器信号的逆信号进行计数。

14.根据权利要求13所述的方法，所述第一数目为小于或等于所述第二数目的一半的最大整数，所述选择位对应于所述第二数目的最低有效位。

15.根据权利要求10所述的方法，所述第一状态为逻辑“高”，所述第二状态为逻辑“低”。

16.根据权利要求10所述的方法，其进一步包含经由至少一个寄存器编程所述第一数目及所述第二数目。

17.根据权利要求10所述的方法，所述产生所述第一输出信号的所述转变包含在所述第一输出信号中产生脉冲，所述产生所述第二输出信号的所述转变包含在所述第二输出信号中产生脉冲。

18.根据权利要求10所述的方法，所述对所述第一数目进行计数及所述对所述第二数目进行计数包含用所述振荡信号驱动异步计数器的第一级。

19.一种用于产生具有预定占空比的输出信号的设备，所述设备包含：

用于对从振荡器信号导出的信号的第一循环数目进行计数且用于在对所述第一循环数目进行计数之后产生第一输出信号的转变的装置；

用于对所述振荡器信号的大于所述第一数目的第二循环数目进行计数且用于在对所述第二循环数目进行计数之后产生第二输出信号的转变的装置；

用于在所述第二输出信号的转变时重置所述对所述第一数目及所述第二数目进行计数的装置；以及

用于在所述第一输出信号的转变时产生所述输出信号的从第一状态至第二状态的转变且用于在所述第二输出信号的转变时产生所述输出信号的从所述第二状态至所述第一状态的转变的装置。

20.根据权利要求19所述的设备，其进一步包含用于基于所述第二数目是偶数还是奇数而选择从来自所述振荡器信号与所述振荡器信号的逆信号之间的振荡器信号导出的信号的装置。

21.一种存储代码的计算机程序产品，所述代码用于使计算机产生具有预定占空比的输出信号，所述代码包含：

用于使计算机对从振荡器信号导出的信号的第一循环数目进行计数且在对所述第一循环数目进行计数之后产生第一输出信号的转变的代码；

用于使计算机对所述振荡器信号的大于所述第一数目的第二循环数目进行计数且在对所述第二循环数目进行计数之后产生第二输出信号的转变的代码；

用于使计算机在所述第二输出信号的转变时重置对所述第一数目及所述第二数目的所述计数的代码；以及

用于使计算机在所述第一输出信号的转变时产生所述输出信号的从第一状态至第二状态的转变且在所述第二输出信号的转变时产生所述输出信号的从所述第二状态至所述第一状态的转变的代码。

22.一种用于无线通信的装置，所述装置包含用于将数字TX信号转换成模拟TX信号的至少一个数字模拟转换器DAC、用于放大所述模拟TX信号的至少一个基频TX放大器、TX LO信号发生器、耦合至所述TX LO信号发生器及所述至少一个基频TX放大器的上变频器、耦合至所述上变频器的输出端的TX滤波器、耦合至所述TX滤波器的功率放大器PA、RX滤波器、耦合至所述RX滤波器的低噪声放大器LNA、RX LO信号发生器、耦合至所述RX LO信号发生器及所述RX滤波器的下变频器、耦合至所述下变频器的输出端的至少一个低通滤波器、用于将所述低通滤波器的输出转换成数字信号的至少一个模拟数字转换器ADC、时钟信号发生器，所述DAC及所述ADC中的至少一者是由所述时钟信号发生器所产生的时钟信号来驱动，所述时钟信号发生器包含：

第一计数器，其经配置以对自振荡器信号导出的信号的第一循环数目进行计数，所述第一计数器的输出信号经配置以在对所述第一循环数目进行计数之后转变；

第二计数器，其经配置以对所述振荡器信号的第二循环数目进行计数，所述第二计数器的输出信号经配置以在对所述第二循环数目进行计数之后转变，所述第一计数器及所述第二计数器经配置以在所述第二计数器的所述输出信号的转变时被重置；以及

翻转锁存器，其经配置以产生所述时钟信号，所述翻转锁存器的输出信号经配置以在所述第一计数器的所述输出信号的转变时从第一状态转变至第二状态，所述翻转锁存器的所述输出信号经进一步配置以在所述第二锁存器的所述输出信号的转变时从所述第二状态转变至所述第一状态。

Images