JPS58195323A - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JPS58195323A JPS58195323A JP57078949A JP7894982A JPS58195323A JP S58195323 A JPS58195323 A JP S58195323A JP 57078949 A JP57078949 A JP 57078949A JP 7894982 A JP7894982 A JP 7894982A JP S58195323 A JPS58195323 A JP S58195323A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- input
- counter
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、周波数が異なりし力・もある相関のある２つ
の入力パルスに対して、その双方と位相関係を保った任
意の第３のパルスを極めて簡単な構成で発生し得るパル
ス発生装置を提供するものである。
の入力パルスに対して、その双方と位相関係を保った任
意の第３のパルスを極めて簡単な構成で発生し得るパル
ス発生装置を提供するものである。
テレビジョン受像機においては、その色副搬送波ｆ８ｃ
と水平偏向周波数ｆＨとはＮＴＳＣ方式の場合は２ｆＢ
ｃ＝４６６ｆＨなる相関関係があり、それぞれｆ ８
Ｃ＝ ３．５８ＭＨｚ 、 ｆＨ＝ １５ 、７ｓＫＨ
ｚ Ｔある。本発明は、このような場合にｆＨと同期し
た任意のパルスを安定に供給し得る如きパルス発生回路
を提供する。
と水平偏向周波数ｆＨとはＮＴＳＣ方式の場合は２ｆＢ
ｃ＝４６６ｆＨなる相関関係があり、それぞれｆ ８
Ｃ＝ ３．５８ＭＨｚ 、 ｆＨ＝ １５ 、７ｓＫＨ
ｚ Ｔある。本発明は、このような場合にｆＨと同期し
た任意のパルスを安定に供給し得る如きパルス発生回路
を提供する。
上記のような場合に、従来用いられていた一例を第１図
に示す。ここで、プリセッタブルカウンター３にはクロ
ック入力２とロード入力１及びプリセットデータ４が入
力される。クロック入力２は２ｆｓｃ、ロード入力１は
ｆＨである。その結果、プリセットデータ４の内容に応
じてカウントアノグもしくはダウンしてキャリーもしく
はボロー出力６が出力される。このキャリーあるいはボ
ローｄ」力５６−ｉモノマルチバイブレータ６に入力さ
れ１、ＣＲ等によって決定されるパルス幅のパルス出カ
フが出力される。この場合、出力パルス７ｕｆＨとは位
相関係がｆｓｃによって保たれるが、そのパルス幅ハモ
ノマルチバイプレータ６によってぃるため安定ではなく
、シかもノ（ルスエンドはｆ８ｃとは無関係となる。
に示す。ここで、プリセッタブルカウンター３にはクロ
ック入力２とロード入力１及びプリセットデータ４が入
力される。クロック入力２は２ｆｓｃ、ロード入力１は
ｆＨである。その結果、プリセットデータ４の内容に応
じてカウントアノグもしくはダウンしてキャリーもしく
はボロー出力６が出力される。このキャリーあるいはボ
ローｄ」力５６−ｉモノマルチバイブレータ６に入力さ
れ１、ＣＲ等によって決定されるパルス幅のパルス出カ
フが出力される。この場合、出力パルス７ｕｆＨとは位
相関係がｆｓｃによって保たれるが、そのパルス幅ハモ
ノマルチバイプレータ６によってぃるため安定ではなく
、シかもノ（ルスエンドはｆ８ｃとは無関係となる。
この点の改善された従来例を第２図に示す。これは２組
のカウンター３と３′、２組のプリセットデータ４と４
′、を必要とする構成であり、第２図のモノマルバイブ
レータに変えてＳ−Ｒフリソゲフロップ８を用い、その
セット入力とりセント入力としてそれぞれ専用のカウン
ター３．３′のキャリーもしくはポロー出力５，５′か
ら得る構成である。この場合、先のと比して出力・くル
ス９の立ち上り、立ち下りいずれも安定度は高くなるが
、独立のカウンタ〜３，３′が２組必要となり、大きな
回路となる。
のカウンター３と３′、２組のプリセットデータ４と４
′、を必要とする構成であり、第２図のモノマルバイブ
レータに変えてＳ−Ｒフリソゲフロップ８を用い、その
セット入力とりセント入力としてそれぞれ専用のカウン
ター３．３′のキャリーもしくはポロー出力５，５′か
ら得る構成である。この場合、先のと比して出力・くル
ス９の立ち上り、立ち下りいずれも安定度は高くなるが
、独立のカウンタ〜３，３′が２組必要となり、大きな
回路となる。
そこで本発明は、ある入力パルスと同期したしかも位相
関係とパルス幅のいずれもが極めて精度の高いパルスを
発生させ不□ためにその入力・くルス２、”、・、≧・ と相関のあるしかも周波数□め高いパルスをカウンター
によりカウントすることで実現するものである。
関係とパルス幅のいずれもが極めて精度の高いパルスを
発生させ不□ためにその入力・くルス２、”、・、≧・ と相関のあるしかも周波数□め高いパルスをカウンター
によりカウントすることで実現するものである。
しかも、その回路を極力簡単にし、さらにその出力パル
スを可変させて用いる場合は容易に変更することができ
、固定させて用いる場合には回路全てが高集積化できる
ものである。
スを可変させて用いる場合は容易に変更することができ
、固定させて用いる場合には回路全てが高集積化できる
ものである。
この意味するところは、特に今後の超高集積回路に対し
てその検討段階においては可変し得るようにし１その結
果をもって集積化するには出力パルス位相を一度固定し
てし１えば集積化に最も適した構成となり得るというこ
とである。
てその検討段階においては可変し得るようにし１その結
果をもって集積化するには出力パルス位相を一度固定し
てし１えば集積化に最も適した構成となり得るというこ
とである。
第３図に本発明の一実施例のブロック図を示すここで、
ｎピットのカウンター１０はクリア入力１１とクロック
−人力口及びｎビット出力１３を入出力として有する。
ｎピットのカウンター１０はクリア入力１１とクロック
−人力口及びｎビット出力１３を入出力として有する。
この具体例では、２ｆｓｃ＝４６５ｆＨより、カウンタ
ー１ｏは９ピツトのカウンターで実現できる。その９ビ
ツト出力１３はセットパルス発生ｉケ−Ｈ４トＩＪセッ
トパルス発生ゲート１５にへ男され、それぞれセットパ
ルス１６とリセ・トパル□’３％、’ ７ ’ｉｉ発生
する。これらをＳ −Ｒフリップフロップ１８に入力し
、出力パルス１９１を発生する。カウンター１ｏの９ビ
ツト出力ＱＡ〜Ｑ１は第４図のＱＡ７−Ｑｌに接続され
る。第４図ではＱＡ−ＱＩに対しインバータ、？ＯＡ〜
２０ＩによりＱＡ−ＱＩを得ているが、一般にはカウン
ター１ｏをコンプリメンタリ−出力とすることが構成上
可能であり、その場合はインバーター２０Ａ〜２０Ｉが
不要となる。次に、スイッチ群２１Ａ〜２１１．２２Ａ
〜２２ＩによりＱＡ又はＱＡ、ＱＢ択される。このスイ
ッチ群はあくまでも設計検討時のもので、集積回路化の
確は、即ち出力パルス位相一旦か決定されれば、単なる
配線に置きかえを９人力のＡＮＤグー）２３．２４に入
力することにより、１クロツクのパルス幅のセントパル
ス１６とリセットパルス１７を得る。これによりゲ−）
２５．２６で構成したＳ−Ｒスリップ７０ノ１１８をセ
ット・リセットすることにより出力１９が得られる。こ
れらのタイミングを第５図に示す。
ー１ｏは９ピツトのカウンターで実現できる。その９ビ
ツト出力１３はセットパルス発生ｉケ−Ｈ４トＩＪセッ
トパルス発生ゲート１５にへ男され、それぞれセットパ
ルス１６とリセ・トパル□’３％、’ ７ ’ｉｉ発生
する。これらをＳ −Ｒフリップフロップ１８に入力し
、出力パルス１９１を発生する。カウンター１ｏの９ビ
ツト出力ＱＡ〜Ｑ１は第４図のＱＡ７−Ｑｌに接続され
る。第４図ではＱＡ−ＱＩに対しインバータ、？ＯＡ〜
２０ＩによりＱＡ−ＱＩを得ているが、一般にはカウン
ター１ｏをコンプリメンタリ−出力とすることが構成上
可能であり、その場合はインバーター２０Ａ〜２０Ｉが
不要となる。次に、スイッチ群２１Ａ〜２１１．２２Ａ
〜２２ＩによりＱＡ又はＱＡ、ＱＢ択される。このスイ
ッチ群はあくまでも設計検討時のもので、集積回路化の
確は、即ち出力パルス位相一旦か決定されれば、単なる
配線に置きかえを９人力のＡＮＤグー）２３．２４に入
力することにより、１クロツクのパルス幅のセントパル
ス１６とリセットパルス１７を得る。これによりゲ−）
２５．２６で構成したＳ−Ｒスリップ７０ノ１１８をセ
ット・リセットすることにより出力１９が得られる。こ
れらのタイミングを第５図に示す。
また、出力用のＲ−Ｓフリップ７０ツ１１８を第６図の
如き１−にフリップ７０ツブ８に置キ変え、ネがティブ
ゴーイングエッジトリガタイグとすれば、１９′の如く
、クロック１２に対して前記の出力１９に比して半２１
２２合だけ遅らせた出力パルスを得ることもできる。第
７図はセット。
如き１−にフリップ７０ツブ８に置キ変え、ネがティブ
ゴーイングエッジトリガタイグとすれば、１９′の如く
、クロック１２に対して前記の出力１９に比して半２１
２２合だけ遅らせた出力パルスを得ることもできる。第
７図はセット。
リセットパルス１６’、１７’としてクロック１２とゲ
ートをとることにより、半クロツク幅のパルスに４る手
段で、出力パルスとして半クロツク出力が必要な際に用
いることができる。
ートをとることにより、半クロツク幅のパルスに４る手
段で、出力パルスとして半クロツク出力が必要な際に用
いることができる。
第８図はその応用例であり、第９図のように、−ト述の
如くして発生した出力１９をそれぞれ位相を異ならせて
ＯＲゲート２７で６つの連続パルスを発生させるもので
ある。
如くして発生した出力１９をそれぞれ位相を異ならせて
ＯＲゲート２７で６つの連続パルスを発生させるもので
ある。
このように、本発明により、汎用のパルス発生をするこ
とも可能であり、しかもシステムに応用して集積化に効
果のあるパルス発生もすることもできる極めて簡単な構
成、即ちリセット機能のみのアップカウンターとゲート
のみで安定度の高いパルスを発生させ、しかも回路素子
か少ないために集積化に最も適したパルス発生装置を得
ることができるものである。
とも可能であり、しかもシステムに応用して集積化に効
果のあるパルス発生もすることもできる極めて簡単な構
成、即ちリセット機能のみのアップカウンターとゲート
のみで安定度の高いパルスを発生させ、しかも回路素子
か少ないために集積化に最も適したパルス発生装置を得
ることができるものである。
第１図および第２図は従来のノくルス発生装置の回路図
、第３図は本発明の一実施例における・クルレス発生装
置の回路図、第４図、第６図、第７図。 第８図はその一部の具体回路図、第５図、第９図はその
動作を示す波形図である。 １ｏ・・・・・カウンタ、１４・・・・・セノトノ（ル
ス発生ゲート、１６・・・・・ リセットパルス発生ゲ
ート、１８ ・・・フリソゲフロップ。 代理人の氏名 弁理士 中 尾 敏男 ほか１名′□ｊ
ｌ、ｌ’、４： 第１図 第２図 第３図 １θ 第４図 ２２ｒ 第５図 ２ 第６図 第７図
、第３図は本発明の一実施例における・クルレス発生装
置の回路図、第４図、第６図、第７図。 第８図はその一部の具体回路図、第５図、第９図はその
動作を示す波形図である。 １ｏ・・・・・カウンタ、１４・・・・・セノトノ（ル
ス発生ゲート、１６・・・・・ リセットパルス発生ゲ
ート、１８ ・・・フリソゲフロップ。 代理人の氏名 弁理士 中 尾 敏男 ほか１名′□ｊ
ｌ、ｌ’、４： 第１図 第２図 第３図 １θ 第４図 ２２ｒ 第５図 ２ 第６図 第７図
Claims (1)
- 【特許請求の範囲】 第１の連続パルス（周波数；ｆｌ）をクロック入力とし
、前記第１の連続パルス周波数ｆ１と２” ’ｆ ＜
ｆ ＜２”ｆ２ｅ （ｎ ；自然数）１ なる関係を有する第２の連続パルス（周波数；ｆ２）を
リセット入力とするｎビットカウンターと、前記カウン
ターが所定の値に１でカウントしたときにパルス出力を
発生する手琢と、前記所定の値をプリセットする手段と
、上記パルス出力によりセットおよびリセットされるフ
リップフロッグ−とを具備することを特徴とするパルス
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078949A JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078949A JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58195323A true JPS58195323A (ja) | 1983-11-14 |
Family
ID=13676134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078949A Pending JPS58195323A (ja) | 1982-05-10 | 1982-05-10 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012531837A (ja) * | 2009-06-26 | 2012-12-10 | クゥアルコム・インコーポレイテッド | 予め定められたデューティサイクル信号発生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671335A (en) * | 1979-11-15 | 1981-06-13 | Nissan Motor Co Ltd | Pulse output method |
-
1982
- 1982-05-10 JP JP57078949A patent/JPS58195323A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671335A (en) * | 1979-11-15 | 1981-06-13 | Nissan Motor Co Ltd | Pulse output method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012531837A (ja) * | 2009-06-26 | 2012-12-10 | クゥアルコム・インコーポレイテッド | 予め定められたデューティサイクル信号発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS577634A (en) | Frequency dividing circuit | |
| JPS58195323A (ja) | パルス発生装置 | |
| US3701953A (en) | Digital phase lock loop circuit employing oscillator triggered at zero voltage crossing of input signal | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| SU729835A1 (ru) | Устройство дл формировани импульса синхронизации | |
| JPH03280710A (ja) | クロック信号発生回路 | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| KR0136422B1 (ko) | 안정된 리셋 신호 발생 회로를 가지는 디지탈 클럭 더블링 회로 | |
| SU553737A1 (ru) | Устройство синхронизации | |
| SU1059662A1 (ru) | Импульсный частотно-фазовый детектор | |
| SU611217A1 (ru) | Устройство дл делени напр жений | |
| JPS62184373A (ja) | 試験信号発生回路 | |
| JPS584352Y2 (ja) | 垂直同期回路 | |
| SU720709A1 (ru) | Формирователь импульсов | |
| JPS6053930B2 (ja) | 可変分周回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPS6010921A (ja) | パルス計数装置 | |
| JPS6342599Y2 (ja) | ||
| JPH0444470A (ja) | 同期信号分離回路 | |
| JPS62188516A (ja) | 遅延回路 | |
| JPS58172091A (ja) | タイムコ−ド発生器 | |
| JPS5925415A (ja) | 周波数逓倍回路 | |
| JPS6032379B2 (ja) | デイジタル同期信号分離回路 | |
| JPS60257625A (ja) | 計数回路 |