CN102792471A - 发光二极管元件及发光二极管装置 - Google Patents

发光二极管元件及发光二极管装置 Download PDF

Info

Publication number
CN102792471A
CN102792471A CN2011800114581A CN201180011458A CN102792471A CN 102792471 A CN102792471 A CN 102792471A CN 2011800114581 A CN2011800114581 A CN 2011800114581A CN 201180011458 A CN201180011458 A CN 201180011458A CN 102792471 A CN102792471 A CN 102792471A
Authority
CN
China
Prior art keywords
emitting diode
light
type
execution mode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800114581A
Other languages
English (en)
Inventor
岩永顺子
横川俊哉
山田笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102792471A publication Critical patent/CN102792471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种发光二极管元件，具有：n型导电层（2），具有第1区域（2a）、第2区域（2b）及背面（2c）；设于n型导电层（2）的第1区域（2a）的活性层（3）以及p型导电层（4）；p型电极（5），设于p型导电层（4）的主面上；绝缘膜（15），设于通孔（8）的内壁，该通孔贯通n型导电层（2），并在n型导电层（2）的第2区域（2b）及背面（2c）具有开口；导电体部（9），在所述通孔（8）的内部设于绝缘膜（15）的表面；n型表面电极（6），设于第2区域（2b），并与导电体部（9）相接；以及n型背面电极（7），设于n型导电层（2）的背面（2c），并与导电体部（9）相接。

Description

发光二极管元件及发光二极管装置
技术领域
本发明涉及发光二极管元件及发光二极管装置，尤其涉及具有通孔的发光二极管元件及发光二极管装置。
背景技术
具有作为V族元素的氮（N）的氮化物半导体由于其带隙的大小而有望被作为短波长发光元件的材料。其中，氮化镓类化合物半导体（GaN类半导体）的研究正在广泛展开，蓝色发光二极管（LED）、绿色LED以及以GaN类半导体为材料的半导体激光器也已经得到实际应用（例如，参照专利文献1、2）。
氮化镓类半导体具有纤锌矿（wurtzite）型晶体构造。图1示意地示出了GaN的单位晶格。在AlaGabIncN（0≦a、b、c≦1，a＋b＋c＝1）半导体的晶体中，图1所示的Ga的一部分能够置换为Al及/或In。
图2示出了在利用4指数标注（六方晶指数）表示纤锌矿型晶体构造的面时通常使用的4个基本向量a1、a2、a3、c。基本向量c沿[0001]方向延伸，该方向被称为“c轴”。与c轴垂直的面（plane）被称为“c面”或“（0001）面”。另外，“c轴”和“c面”有时也分别标记为“C轴”和“C面”。
在纤锌矿型晶体构造中，如图3所示，也存在除c面之外的代表性的晶面方位。图3（a）示出了（0001）面，图3（b）示出了（10－10）面，图3（c）示出了（11－20）面，图3（d）示出了（10－12）面。其中，表示密勒指数的括弧内数字的左侧附带的“－”表示“横杠（bar）”。（0001）面、（10－10）面、（11－20）面及（10－12）面分别是c面、m面、a面及r面。m面及a面是与c轴（基本向量c）平行的“非极性面”，r面是“半极性面”。
长期以来，利用了氮化镓类化合物半导体的发光元件是通过“c面生长（c－plane growth）”制得的。在本说明书中，“X面生长”是指在与六方晶纤锌矿构造的X面（X＝c、m、a、r等）垂直的方向上产生外延生长。在X面生长中，有时将X面称为“生长面”。并且，有时也将通过X面生长而形成的半导体的层称为“X面半导体层”。
在利用通过c面生长而形成的半导体层叠构造来制造发光元件时，由于c面是极性面，因而在与c面垂直的方向（c轴方向）上产生较强的内部极化。产生极化的原因是在c面中Ga原子和N原子的位置沿c轴方向偏移。如果在发光部产生这样的极化，则产生载流子的量子限制斯塔克效应。根据这种效应，发光部内的载流子的发光复合概率下降，因而导致发光效率下降。
因此，近年来，关于使氮化镓类化合物半导体在m面、a面等非极性面或r面等半极性面上生长的研究比较活跃。如果选择非极性面作为生长面，则在发光部的层厚方向（晶体生长方向）上不产生极化，因而也不产生量子限制斯塔克效应，能够潜在性地制造高效率的发光元件。在将半极性面选择为生长面的情况下，也能够大幅减轻量子限制斯塔克效应的作用。
当前，作为产品进行销售的发光二极管是通过将发光二极管元件（LED芯片）安装在次黏着基台（submount）上而制得的，该发光二极管元件是在c面基板上外延生长GaN、InGaN、AlGaN等GaN类半导体层制得的。发光二极管元件的平面尺寸（基板主面的平面尺寸，以下简称为“芯片尺寸”）根据发光二极管元件的用途而不同，代表性的芯片尺寸例如是300μm×300μm或者1mm×1mm。
发光二极管元件的电极的配置大致分为两种类型。一种类型是在发光二极管元件的表面和背面分别形成p型电极（阳极电极）和n型电极（阴极电极）的“两面电极型”。另一种类型是在发光二极管元件的表面侧形成p型电极和n型电极双方的“表面电极型”。下面，对具有这些电极配置的以往的发光二极管元件的结构进行说明。
图4（a）是表示两面电极型的发光二极管元件115的剖视图，图4（b）是其俯视图。图4（c）是表示两面电极型的发光二极管元件115被安装于安装基板112的状态的剖视图。图5（a）是表示表面电极型的发光二极管元件114被安装于安装基板112的状态的剖视图，图5（b）是从p型电极（阳极电极）105和n型表面电极（阴极电极）106侧观察表面电极型的发光二极管元件114的图。
在图4（a）和图4（b）示出的例子中，在由GaN构成的n型基板101上层叠了由GaN构成的n型导电层102、由InGaN及GaN的量子阱构成的活性层103、由GaN构成的p型导电层104。在p型导电层104上形成有p型电极105，在基板101的背面形成有n型背面电极107。在该示例中，由于从活性层103放出的光从基板101的背面取出，因而n型背面电极107由透明电极材料形成。在由不透明的导电材料形成n型背面电极107的情况下，n型背面电极107以不遮挡光的方式形成于基板101的背面的部分区域。在安装n型背面电极107透明的两面电极型的发光二极管元件的情况下，如图4（c）所示，以使p型电极105位于安装基板112侧的方式进行配置。在n型背面电极107上设有焊盘122，焊盘122通过焊丝（wire）123而与安装基板112电连接。
在图5（a）和图5（b）示出的例子中，在将p型导电层104、活性层103以及n型导电层102的一部分去除而露出的n型导电层102上形成有n型表面电极106。p型电极105形成于p型导电层104上。在该示例中，由活性层103产生的光从基板101的背面取出。因此，在安装这种类型的发光二极管元件的情况下，以使p型电极105和n型表面电极106位于安装基板112侧的方式进行安装。
在两面电极型的情况下，p型电极105和n型表面电极106之间的电阻由于基板101的电阻成分而受到较大影响，因而优选将基板101的电阻抑制得尽可能低。GaN半导体以比p型杂质相对高的浓度掺杂了n型杂质，因而通常n型一方容易实现低电阻。因此，通常，基板101的导电型被设定为n型。
另外，即使在表面电极型的情况下，p型电极105和n型表面电极106之间的电气电阻也由于基板101的电阻成分而受到影响，因此，通常，基板101的导电型被设定为n型。
上述的电极配置是在c面的发光二极管元件中采用的。
现有技术文献
专利文献
专利文献1：日本特开2001－308462号公报
专利文献2：日本特开2003－332697号公报
发明概要
发明要解决的问题
但是，在上述以往的结构中，随着输入电流增加，施加给活性层的电压由于接触电阻及导电层的电阻而下降，功率效率下降。并且，由于因载流子从活性层溢出而产生的暗电流、导电层及接触部分的电阻而引起的芯片温度上升，因而存在内部量子效率下降的问题。
在图4（a）～（c）所示的两面电极型的发光二极管元件115中，n型背面电极107和安装基板112通过引线接合（wire bonding）而连接。发光二极管元件115在进行高输出动作时发热，其芯片温度接近400K。引线接合的散热性低于凸点（bump），通过引线接合而安装的发光二极管元件115被加热为高温。因此，在两面电极型的发光二极管元件115中，产生在发热时该引线接合的可靠性下降的问题。
另外，在图5所示的表面电极型的发光二极管元件114的情况下，在进行高输出动作时，大量的电流集中于n型表面电极106周边。因此，电流密度高的部分发热，产生发光效率下降的问题。并且，由于n型导电层102的电阻，在活性层103中远离n型表面电极106的区域不容易施加偏置（bias），不能流过足够的电流。因此，不能得到充足的发光强度。并且，由于电流密度不均匀，使得发光分布也不均匀。
这样，两面电极型虽然是电流密度均匀且容易投入大功率的构造，但是存在安装的可靠性低的问题。另一方面，表面电极型利用凸点进行安装，因而具有高可靠性，但是存在电流密度不均匀且在投入大功率时效率差的问题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于，降低接触电阻和n型导电层内的电阻，抑制芯片温度的上升，由此提供功率效率及内部量子效率高的发光二极管元件。
本发明的另一个目的在于，提供一种提高发光分布的均匀性、与安装基板之间的连接良好、可靠性优良的发光二极管元件。
用于解决问题的手段
本发明的发光二极管元件具有：第1导电型的第1半导体层，具有第1表面区域、第2表面区域及背面，由氮化镓类化合物构成；第2导电型的第2半导体层，设于所述第1表面区域之上；活性层，位于所述第1半导体层和所述第2半导体层之间；第1电极，设于所述第2半导体层的主面；第1绝缘膜，设于通孔的内壁，该通孔贯通所述第1半导体层，并在所述第2表面区域及所述背面具有开口；导电体部，在所述通孔的内部设于所述第1绝缘膜的表面；第2电极，设于所述第2表面区域之上，与所述导电体部相接；以及第3电极，设于所述第1半导体层的所述背面，与所述导电体部相接。
在某个实施方式中，所述第1半导体层具有半导体基板和在所述半导体基板的主面上形成的氮化镓类化合物半导体层，所述第1半导体层的所述背面是所述半导体基板的背面，所述第1表面区域和所述第2表面区域是所述氮化镓类化合物半导体层的表面上的区域。
在某个实施方式中，在所述第2表面区域中的位于所述通孔的周围的区域设有第2绝缘膜，所述第2电极设于所述第2绝缘膜上。
在某个实施方式中，在从与所述第1半导体层的主面垂直的方向观察时，所述第3电极设于与所述第1电极重叠的区域。
在某个实施方式中，在从与所述第1半导体层的主面垂直的方向观察时，所述通孔沿着所述第1半导体层的一边设置，所述活性层设于所述第1半导体层中的设有所述通孔的区域的旁边，并且为大致四方形的平面形状。
在某个实施方式中，在从与所述第1半导体层的主面垂直的方向观察时，所述第3电极在与所述第1电极重叠的区域中相互隔开间隔而配置。
在某个实施方式中，在所述通孔内配置有被所述导电体部包围的空间。
在某个实施方式中，在所述第1半导体层的所述背面，在位于所述通孔的周围的区域设有第3绝缘膜，所述第3电极设于所述第3绝缘膜的背面侧。
在某个实施方式中，所述第1表面区域及所述第2表面区域是m面上的区域。
在某个实施方式中，所述第1表面区域及所述第2表面区域是m面以外的面上的区域。
本发明的另一种发光二极管元件具有：第1导电型的第1半导体层，包括具有主面和背面的半导体基板和形成于所述半导体基板的主面上的氮化镓类化合物半导体层；第2导电型的第2半导体层，设于所述氮化镓类化合物半导体层的主面之上；活性层，位于所述第1半导体层和所述第2半导体层之间；第1电极，设于所述第2半导体层的主面中的第1区域；第1绝缘膜，设于通孔的内壁，该通孔贯通所述第1半导体层、所述第2半导体层及所述活性层，并且在所述第2半导体层的主面中的第2区域以及所述半导体基板的所述背面具有开口；导电体部，在所述通孔的内部设于所述第1绝缘膜的表面；第2电极，设于所述第2区域之上，与所述导电体部相接；以及第3电极，设于所述半导体基板的所述背面，与所述导电体部相接。
在某个实施方式中，在所述第2区域中的位于所述通孔的周围的区域设有第2绝缘膜，所述第2电极设于所述第2绝缘膜上。
在某个实施方式中，在从与所述第1半导体层的所述主面垂直的方向观察时，所述第3电极设于与所述第1电极重叠的区域。
在某个实施方式中，在从与所述第1半导体层的所述主面垂直的方向观察时，所述通孔沿着所述第1半导体层的一边设置，所述活性层设于所述第1半导体层中的设有所述通孔的区域的旁边，并且为大致四方形的平面形状。
在某个实施方式中，在从与所述第1半导体层的所述主面垂直的方向观察时，所述第3电极在与所述第1电极重叠的区域中相互隔开间隔而配置。
在某个实施方式中，在所述通孔内配置有被所述导电体部包围的空间。
在某个实施方式中，在所述第1半导体层的所述背面，在位于所述通孔的周围的区域设有第3绝缘膜，所述第3电极设于所述第3绝缘膜的背面侧。
在某个实施方式中，所述氮化镓类化合物半导体层的主面是m面。
在某个实施方式中，所述氮化镓类化合物半导体层的主面是m面以外的面上的区域。
本发明的发光二极管装置具有本发明的发光二极管元件和安装基板，所述发光二极管元件被配置于所述安装基板上，以使配置有所述第1电极及所述第2电极的一侧与所述安装基板相对。
发明效果
根据本发明，设置第3电极（n型背面电极），利用设于通孔内的导电体部将第3电极与第2电极（n型表面电极）电连接，从而与以往相比能够增大第1半导体层与电极之间的接触面积。由此，能够整体上降低第1半导体层与电极之间的接触电阻。因此，能够将施加给活性层的电压维持为足够大的电压，并提高功率效率。并且，第3电极和第1电极夹着第1半导体层而相对，因而电流几乎均匀地在第3电极和第1电极之间流过。因此，与以往的表面电极型的发光二极管元件相比，缓解了电流向阴极电极周边的集中，因而能够降低电流的不均匀和发光的不均匀。
并且，由于能够使电流均匀地从第1电极流向第3电极，因而不容易产生局部发热。另外，导电体部和第3电极的导热率比较高，因而整体上容易进行散热。因此，活性层的温度上升得到抑制，因而发光效率及内部量子效率的降低得到抑制。
另外，通过在通孔与导电体部之间设置第1绝缘膜，能够防止电流从第1半导体层流向导电体部。因此，流向第3电极的电流变均匀，能够降低发光的不均。
并且，由于使第2电极与通孔内的导电体部接触，因而能够提高第2电极的紧密接合性。因此，在倒装片安装的工序中，不容易产生电极剥离的问题。
并且，由于第2电极设于表面，因而不需要在半导体芯片背面接合焊丝进行安装，不存在起因于紧密接合性问题的焊丝和焊盘电极剥离的问题，可靠性提高。
并且，通过将导热率高的导电体部设于第1半导体层，能够提高散热性。由此，活性层的温度上升得到抑制，因而能够提高发光效率及内部量子效率。
并且，通过在第1半导体层与导电体部之间设置第1绝缘膜，能够缓解由于第1半导体层与导电体部的热膨胀系数的差而产生的应力。因此，能够防止通孔周边的破裂或者剥离。
附图说明
图1是示意地表示GaN的单位晶格的图。
图2是表示用四指数标注（六方晶指数）表述纤锌矿型晶体构造的面时通常使用的4个基本向量a1、a2、a3、c的图。
图3的（a）是表示（0001）面的图，（b）是表示（10－10）面的图，（c）是表示（11－20）面的图，（d）是表示（10－12）面的图。
图4的（a）是表示两面电极型的发光二极管元件115的剖视图，（b）是其俯视图，（c）是表示两面电极型的发光二极管元件115被安装于安装基板112的状态的剖视图。
图5的（a）是表示表面电极型的发光二极管元件114被安装于安装基板112的状态的剖视图，（b）是从p型电极105和n型表面电极106侧观察表面电极型的发光二极管元件114的图。
图6的（a）是表示本申请发明者发明的参考例的发光二极管装置14A的剖视图，（b）是表示图6（a）所示的发光二极管元件14的背面的俯视图，（c）是表示发光二极管元件14的主面的俯视图。
图7是表示图6所示的发光二极管元件14的发光比的模拟结果的曲线图。
图8的（a）是表示实施方式1的发光二极管装置31A的剖视图，（b）是表示图8（a）所示的发光二极管元件30A的背面的俯视图，（c）是表示发光二极管元件30A的主面的俯视图。
图9的（a）是表示图8所示的发光二极管装置31A的发光比的模拟结果的曲线图，（b）是通过假定了发光二极管装置31A的模拟而得到的结果。
图10的（a）是表示实施方式2的发光二极管装置31B的剖视图，（b）是表示图10（a）所示的发光二极管元件30B的背面的俯视图，（c）是表示发光二极管元件30B的主面的俯视图。
图11的（a）是表示实施方式3的发光二极管装置31C的剖视图，（b）是表示图11（a）所示的发光二极管元件30C的背面的俯视图，（c）是表示发光二极管元件30C的主面的俯视图。
图12的（a）是表示实施方式4的第1发光二极管装置33A的剖视图，（b）是表示图12（a）所示的发光二极管元件32A的背面的俯视图，（c）是表示发光二极管元件32A的主面的俯视图。
图13的（a）是表示实施方式4的第2发光二极管装置33B的剖视图，（b）是表示图13（a）所示的发光二极管元件32B的背面的俯视图，（c）是表示发光二极管元件32B的主面的俯视图。
图14的（a）是表示实施方式4的第3发光二极管装置33C的剖视图，（b）是表示图14（a）所示的发光二极管元件32C的俯视图，（c）是表示发光二极管元件32C的主面的俯视图。
图15是表示图12～图14所示的本实施方式的第1、第2、第3发光二极管装置33A、33B、33C的发光比的模拟结果的曲线图。
图16的（a）是表示实施方式5的第1发光二极管装置35A的剖视图，（b）是表示图16（a）所示的发光二极管元件34A的背面的俯视图，（c）是表示发光二极管元件34A的主面的俯视图。
图17的（a）是表示实施方式5的第2发光二极管装置35B的剖视图，（b）是表示图17（a）所示的发光二极管元件34B的背面的俯视图，（c）是表示发光二极管元件34B的主面的俯视图。
图18的（a）是表示实施方式5的第3发光二极管装置35C的剖视图，（b）是表示图18（a）所示的发光二极管元件34C的背面的俯视图，（c）是表示发光二极管元件34C的主面的俯视图。
图19的（a）是表示实施方式6的第1发光二极管装置37A的剖视图，（b）是表示图19（a）所示的发光二极管元件36A的背面的俯视图，（c）是表示发光二极管元件36A的主面侧的表面的图。
图20的（a）是表示实施方式6的第2发光二极管装置37B的剖视图，（b）是表示图20（a）所示的发光二极管元件36B的背面的俯视图，（c）是表示发光二极管元件36B的主面的俯视图。
图21的（a）是表示实施方式6的第3发光二极管装置37C的剖视图，（b）是表示图21（a）所示的发光二极管元件36C的背面的俯视图，（c）是表示发光二极管元件36C的主面的俯视图。
图22是表示格子形状的n型背面电极7的俯视图。
图23的（a）是表示实施方式7的第1发光二极管装置39A的剖视图，（b）是表示图23（a）所示的发光二极管元件38A的背面的俯视图，（c）是表示发光二极管元件38A的主面的俯视图。
图24的（a）是表示实施方式7的第2发光二极管装置39B的剖视图，（b）是表示图24（a）所示的发光二极管元件38B的背面的俯视图，（c）是表示发光二极管元件38B的主面的俯视图。
图25的（a）是表示实施方式7的第3发光二极管装置39C的剖视图，（b）是表示图25（a）所示的发光二极管元件38C的背面的俯视图，（c）是表示发光二极管元件38C的主面的俯视图。
图26的（a）是表示实施方式8的第1发光二极管装置41A的剖视图，（b）是表示图26（a）所示的发光二极管元件40A的背面的俯视图，（c）是表示图26（a）所示的发光二极管元件40A的主面的俯视图。
图27的（a）是表示实施方式8的第2发光二极管装置41B的剖视图，（b）是表示图27（a）所示的发光二极管元件40B的背面的俯视图，（c）是表示图27（a）所示的发光二极管元件40B的主面的俯视图。
图28的（a）是表示实施方式9的发光二极管装置51A的剖视图，（b）是表示图28（a）所示的发光二极管元件50A的背面的俯视图，（c）是表示发光二极管元件50A的主面的俯视图。
图29的（a）、（b）是表示图28所示的发光二极管装置51A的沿着活性层3内的A－A’剖面的温度分布、发光比的曲线图，（c）是表示光输出的电流依赖性的曲线图。
图30的（a）是表示实施方式10的发光二极管装置51B的剖视图，（b）是表示图30（a）所示的发光二极管元件50B的背面的俯视图，（c）是表示图30（a）所示的发光二极管元件50B的主面的俯视图。
图31的（a）是表示实施方式11的发光二极管装置51C的剖视图，（b）是表示图31（a）所示的发光二极管元件50C的背面的俯视图，（c）是表示图31（a）所示的发光二极管元件50C的主面的俯视图。
图32的（a）是表示实施方式12的发光二极管装置51D的剖视图，（b）是表示图32（a）所示的发光二极管元件50D的背面的俯视图，（c）是表示图32（a）所示的发光二极管元件50D的主面的俯视图。
图33的（a）是表示实施方式13的第1发光二极管装置53A的剖视图，（b）是表示图33（a）所示的发光二极管元件52A的背面的俯视图，（c）是表示图33（a）所示的发光二极管元件52A的主面的俯视图。
图34的（a）是表示实施方式13的第2发光二极管装置53B的剖视图，（b）是表示图34（a）所示的发光二极管元件52B的背面的俯视图，（c）是表示图34（a）所示的发光二极管元件52B的主面的俯视图。
图35是表示图28、图31及图33所示的发光二极管装置51A、51C、53A的发光比的模拟结果的曲线图。
图36的（a）是表示实施方式14的第1发光二极管装置55A的剖视图，（b）是表示图36（a）所示的发光二极管元件54A的背面的俯视图，（c）是表示图36（a）所示的发光二极管元件54A的主面的俯视图。
图37的（a）是表示实施方式14的第2发光二极管装置55B的剖视图，（b）是表示图37（a）所示的发光二极管元件54B的背面的俯视图，（c）是表示图37（a）所示的发光二极管元件54B的主面的俯视图。
图38的（a）是表示实施方式15的第1发光二极管装置57A的剖视图，（b）是表示图38（a）所示的发光二极管元件56A的背面的俯视图，（c）是表示图38（a）所示的发光二极管元件56A的主面的俯视图。
图39的（a）是表示实施方式15的第2发光二极管装置57B的剖视图，（b）是表示图39（a）所示的发光二极管元件56B的背面的俯视图，（c）是表示图39（a）所示的发光二极管元件56B的主面的俯视图。
图40的（a）是表示实施方式15的第3发光二极管装置57C的剖视图，（b）是表示图40（a）所示的发光二极管元件56C的俯视图，（c）是表示图40（a）所示的发光二极管元件56C的主面的俯视图。
图41的（a）是表示实施方式15的第4发光二极管装置57D的剖视图，（b）是表示图41（a）所示的发光二极管元件56D的背面的俯视图，（c）是表示图41（a）所示的发光二极管元件56D的主面的俯视图。
图42的（a）是表示实施方式16的第1发光二极管装置59A的剖视图，（b）是表示图42（a）所示的发光二极管元件58A的背面的俯视图，（c）是表示图42（a）所示的发光二极管元件58A的主面的俯视图。
图43的（a）是表示实施方式17的第2发光二极管装置59B的剖视图，（b）是表示图43（a）所示的发光二极管元件58B的背面的俯视图，（c）是表示图43（a）所示的发光二极管元件58B的主面的俯视图。
图44是表示格子形状的n型背面电极7的俯视图。
图45的（a）是表示实施方式17的发光二极管装置61A的剖视图，（b）是表示图45（a）所示的发光二极管元件60A的背面的俯视图，（c）是表示发光二极管元件60A的主面的俯视图。
具体实施方式
如上所述，在以往的结构中，由于接触电阻及导电层的电阻而引发功率效率的下降及芯片的温度上升。
尤其是，在采用m面GaN层的情况下，与采用c面GaN层的情况相比，n型导电层的杂质浓度低，n型导电层内的电阻变高。另外，在m面GaN层中，由于其晶体构造，存在与c面GaN相比n型电极的接触电阻高的趋势。这些电阻变高的结果是，功率效率下降，也容易产生发热。
下面，首先使用图6（a）～（c）来说明以m面为主面的参考例的发光二极管装置。然后，使用图7～图27（实施方式1～8）来说明具有m面为主面的发光二极管装置，使用图28～图45（实施方式9～17）来说明具有m面以外的面为主面的发光二极管装置。
图6（a）是表示本申请发明者发明的参考例的发光二极管装置14A的剖视图。图6（b）是表示图6（a）所示的发光二极管元件14的背面的俯视图。图6（c）是表示发光二极管元件14的主面的俯视图。另外，图6（a）是沿图6（c）的A－A’线的剖视图。
如图6（a）所示，参考例的发光二极管装置14A具有在安装基板12上安装了发光二极管元件（芯片）14的结构。发光二极管元件14经由凸点10、11被配置于安装基板12上。凸点10将发光二极管元件14的p型电极5和安装基板12连接，凸点11将发光二极管元件14的n型表面电极6和安装基板12连接。
发光二极管元件14具有：n型导电层2，由n型的GaN构成；活性层3，设于n型导电层2的主面2d的第1区域2a（第1表面区域）；以及p型导电层4，设于活性层3的主面上，由p型的GaN构成。
活性层3具有由例如InGaN及GaN的层叠而构成的量子阱构造。n型导电层2、活性层3、p型导电层4都是通过m面生长而形成的外延生长层。n型导电层2中的n型杂质浓度例如为1×1017cm-3以上1×1018cm-3以下。
如图6（c）所示，在p型导电层4的主面4a上设有p型电极5，在n型导电层2的主面2d的第2区域（第2表面区域）2b设有n型表面电极6。
在n型导电层2设有贯通该n型导电层2的通孔8。由Ti/Al构成的导电体部（n型贯通电极）9被埋入到通孔8内。导电体部9在n型导电层2的主面2d的第2区域2b中与n型表面电极6相接。另一方面，在n型导电层2的背面2c形成有与导电体部9相接的n型背面电极7。如图6（b）所示，在n型导电层2的背面2c，n型背面电极7覆盖导电体部9。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。
通孔8的内壁包括与m面不同的面。具体地讲，通孔8的内壁包括c面、a面的侧面。＋c面或a面与导电体部9之间的接触电阻比m面与n型表面电极6相接时的接触电阻低。另外，本说明书中的“m面”、“c面”及“a面”不需要是相对于各个面完全平行的面，也可以相对于各面向规定的方向在±5°的范围内倾斜。倾斜角度是利用由氮化物半导体层中的实际的主面的法线与各面（不倾斜的情况下的m面、c面、a面）的法线所形成的角度来规定的。换言之，在本发明中，“m面”包括相对于m面（不倾斜的情况下的m面）向规定的方向在±5°的范围内倾斜的面。这同样适用于c面和a面。
在发光二极管元件14中，由于从活性层3放出的光从n型导电层2的背面2c被取出，因而n型背面电极7由透明的导电材料构成。在由不透明的导电材料形成n型背面电极7的情况下，需要以不遮挡光的方式使n型背面电极7仅配置于n型导电层2的背面的一部分区域。
与c面及a面相比，m面的接触电阻高，因而在以m面为主面的发光二极管中，具有功率效率下降、发热而效率降低的趋势。在参考例示出的发光二极管元件14中，在通孔8的内部设置成为电流的路径的导电体部9，由此降低接触电阻。另外，参考例的发光二极管元件14被记载于国际公开第2011/010436号中。
图7是表示图6所示的发光二极管元件14的发光比的模拟结果的曲线图。图7所示的曲线图示出了沿着图6（c）中的活性层3内的A－A’剖面的发光比。该模拟是假定阳极电极宽度为100μm的元件而进行的。图7中的曲线图的横轴表示将A－A’剖面的A’侧的阳极电极端设为x＝0μm、将A侧的阳极电极端设为x＝100μm时的位置。纵轴表示将x＝100μm时的发光比设为1时的比值。
如图7所示，在接触电阻Rc为1×10-3Ω/cm2、1×10-4Ω/cm2、1×10-5Ω/cm2中的任何一个的模拟结果中，都是p型电极5（阳极电极）中接近导电体部9（A’侧）的部位发出比远离导电体部9（A侧）的部位更强的光。具体地讲，与x＝100时的发光比相比，x＝0时的发光比在接触电阻Rc为1×10-5Ω/cm2、1×10-4Ω/cm2、1×10-3Ω/cm2时分别增加约5％、10％、30％。根据该结果可知，接触电阻Rc越大，这种发光的不均也越大。
m面GaN层（n型导电层2）中的n型杂质的浓度比c面GaN层中的n型杂质的浓度低。因此，在具有以m面为主面的半导体层的发光二极管装置中，n型半导体层内的电阻变高，发光不均也增大。在将发光二极管元件应用于显示装置的背光源（back light）等的情况下，对发光的均匀性有要求。本申请发明者经过研究，结果想出了能够降低发光不均的本申请发明。
下面，参照附图来说明本发明的发光二极管装置的实施方式。
（实施方式1）
图8（a）是表示实施方式1的发光二极管装置31A的剖视图。图8（b）是表示图8（a）所示的发光二极管元件30A的背面的俯视图。图8（c）是表示发光二极管元件30A的主面的俯视图。另外，图8（a）是沿着图8（c）的A－A’线的剖视图。在图8（a）～（c）中对与图6（a）～（c）相同的构成要素采用相同标号示出。
如图8（a）所示，本实施方式的发光二极管装置31A具有在安装基板12上经由凸点10、11安装了发光二极管元件（芯片）30A的结构。发光二极管元件30A使主面朝下地安装于安装基板12上。凸点10将发光二极管元件30A的p型电极5和安装基板12连接，凸点11将发光二极管元件30A的n型表面电极6和安装基板12连接。
发光二极管元件30A具有：n型导电层（n型半导体层）2，由主面2d是m面的n型GaN构成；以及半导体层叠构造21，设于n型导电层2的主面2d中的第1区域2a。为了便于说明，将n型导电层2的主面2d划分为第1区域2a（第1表面区域）和第2区域2b（第2表面区域）。将n型导电层2的主面2d中构成凹部20的底边的部分称为第2区域2b，将n型导电层2的主面2d中的凹部20的外部称为第1区域2a。半导体层叠构造21具有：活性层3，设于n型导电层2的主面2d上；以及p型导电层（p型半导体层）4，设于活性层3的主面上，由p型GaN构成。活性层3具有由例如InGaN及GaN的层叠而构成的量子阱构造。n型导电层2的全部或表面的层、活性层3、p型导电层4都是通过m面生长而形成的外延生长层。n型导电层2中的n型杂质浓度例如为1×1017cm-3以上1×1018cm-3以下。
如图8（c）所示，在p型导电层4的主面4a设有p型电极5。另一方面，在n型导电层2的主面2d中的第2区域2b设有n型表面电极6。在本实施方式中，p型电极5例如由Pd/Pt层构成，n型表面电极6例如由Ti/Al层构成。但是，p型电极5及n型表面电极6的结构不限于此。
在n型导电层2设有贯通n型导电层2的通孔8。在通孔8的内壁形成有覆盖GaN的由例如SiO2膜构成的绝缘膜15。另外，例如由Al构成的导电体部（n型贯通电极）9被埋入到通孔8中的绝缘膜15的内侧。导电体部9在n型导电层2的主面2d的第2区域2b中与n型表面电极6相接。另一方面，在n型导电层2的背面2c，形成有与导电体部9相接的n型背面电极7。如图8（b）所示，在n型导电层2的背面2c，n型背面电极7覆盖导电体部9。n型背面电极7由ITO（Indium Tin Oxide）等透明材料形成。n型背面电极7配置于与p型电极5相对的位置。
由m面GaN构成的n型导电层2例如在m面的n型GaN基板（未图示）上采用外延生长而形成。在发光二极管元件30A的主面侧的制造工序完成后，从背面侧进行研磨、蚀刻，由此将n型GaN基板剥离。图8（a）～（c）所示的发光二极管元件30A通过将n型GaN基板整体去除而形成，但也可以是，通过研磨或者蚀刻使n型GaN基板变薄，保留n型GaN基板的一部分。或者，也可以是，在蓝宝石基板等由与n型导电层2不同的材料构成的基板上外延生长由m面GaN构成的n型导电层2，然后将基板剥离。n型导电层2的厚度例如为3μm～50μm的范围。由活性层3产生的光从n型导电层2的背面2c取出。在这种情况下，为了提高光取出效率，优选使n型导电层2尽可能薄，降低由n型导电层2带来的吸收损失。考虑到发光二极管元件30A的机械强度，有时在构造上进行如下的研究等，即，在芯片的表面粘贴Si支撑基板来防止芯片的裂纹，该Si支撑基板进行了与p型电极连接的p型电极侧的布线以及与n型电极连接的n型电极侧的布线的图案形成。这种情况下的工序的一例是，在元件表面侧的工艺完成后，将进行了图案形成的Si支撑基板粘贴于元件表面侧，然后进行将基板剥离等的薄层化工序，然后进行元件背面的工艺，对基板进行分离，将如此制得的芯片安装于安装基板。
也可以是，在发光二极管元件30A的活性层3与p型导电层4之间***具有防止载流子的溢出并提高发光效率的效果的溢出阻止（overflowstopper）层。溢出阻止层例如由AlGaN层构成。在此虽省略了其图示及详细说明，但在本实施方式中可以根据需要将其纳入到结构中。
下面，参照图8来说明制造本实施方式的发光二极管元件30A的方法的一个优选示例。
首先，准备主面为m面的n型GaN基板（未图示）。该n型GaN基板能够使用HVPE（Hydride Vapor Phase Epitaxy：氢化物气相外延）法制得。例如，首先在c面蓝宝石基板上生长厚度为几mm级的厚膜GaN。然后，以与c面垂直的m面切取厚膜GaN，由此得到m面GaN基板。GaN基板的制造方法不限于上述方法，例如也可以是这样的方法，利用钠熔（ナトリウムフラツクス；natrium flux）法等液相生长或氨加热（アモノサ一マル法）法等融液生长方法来制作体（bulk）GaN的锭（ingot），将其以m面切取。此时，m面的n型GaN基板的浓度为1×1017cm-3～1×1018cm-3，c面为1×1018cm-3～1×1019cm-3，因而与c面相比降低。
在本实施方式中，利用MOCVD（Metal Organic Chemical VaporDeposition：气相外延生长）法在基板上依次形成晶体层。首先，在n型GaN基板上形成厚度为3～50μm的GaN层作为n型导电层2。具体地讲，例如在1100℃下向n型GaN基板上供给TMG（Ga（CH3）3）、TMA（Al（CH3）3）及NH3从而堆积GaN层。此时，也可以是，形成AluGavInwN层（u≧0、v≧0、w≧0）作为n型导电层2，而不是形成GaN层。另外，也可以利用其它基板而不是n型GaN基板。
接着，在n型导电层2上形成活性层3。活性层3具有例如交替地层叠厚度为9nm的Ga0.9In0.1N阱层和厚度为9nm的GaN阻挡（barrier）层而得到的厚度为81nm的GaInN/GaN多重量子阱（MQW）构造。在形成Ga0.9In0.1N阱层时，优选将生长温度降低为800℃，以便进行In的取入（取
Figure BDA00002069402400181
込み）。
接着，供给TMG、TMA、NH3以及作为p型杂质的Cp2Mg（Cyclopentadienyl Magnesium：二茂镁），由此在活性层3上形成厚度为70nm的由GaN构成的p型导电层4。优选p型导电层4在表面具有p－GaN接触层（未图示）。作为p型导电层4，也可以形成例如p－AlGaN层而不是GaN层。
在上述的基于MOCVD法的外延生长工序结束后，进行氯系干刻，由此将p型导电层4及活性层3的一部分去除而形成凹部20，使n型导电层2中的第2区域2b露出。
接着，采用例如干刻工艺形成通孔8。具体地讲，在p型导电层4及n型导电层2的主面2d形成抗蚀剂掩模后，在抗蚀剂掩模中形成通孔8的部分形成开口。通过使用该抗蚀剂掩模进行干刻，能够在n型导电层2及n型GaN基板形成作为通孔8的孔。在此，在孔贯通n型GaN基板之前停止干刻。如图8（b）所示，通孔8形成为，在从与n型导电层2的主面2d垂直的方向观察时具有四方形的形状。通孔8的尺寸（在与主面平行的面中的尺寸）例如优选100μm×100μm。通孔8的角部也可以是圆角。
接着，沿着成为通孔8的前述孔的内壁及底面，利用CVD法形成例如由SiO2膜构成的绝缘膜15。然后，利用蒸镀法或者溅射法在绝缘膜15上形成厚度为100nm的Al层，并从其上利用镀覆（メツキ）法形成Al层。由此，形成由Al层构成的导电体部9。为了使导电体部9不断开，优选将通孔8的与主面平行的面中的尺寸设定为与通孔8的垂直的面中的尺寸同等以上的尺寸。
绝缘膜15不一定需要覆盖通孔8的内壁整体，但是基于将构成通孔8的内壁的n型导电层2和导电体部9绝缘的目的，优选绝缘膜15为在某种程度上均匀且连续的膜。优选绝缘膜15的厚度为100nm以上1μm以下。通过使绝缘膜15的厚度为100nm以上，能够可靠地将n型导电层2和导电体部9之间绝缘。并且，通过使绝缘膜15的厚度为1μm以下，能够将产生的应力抑制在允许范围内。绝缘膜15的材料也可以不是氧化硅膜，例如可以使用硅酮（ッリコ一ソ）、氮化硅膜或者氮化铝（AlN）。在绝缘膜15使用硅酮的情况下，硅酮能够通过利用旋涂器（spinner）涂敷来形成。氮化硅膜能够利用CVD法等形成。氮化铝能够利用溅射法等形成。氮化铝具有容易与构成n型导电层2的GaN层和构成导电体部9的铝相适应（なじみ）且导热率高的优点。
接着，在n型导电层2的第2区域2b形成例如由10nm厚的Ti层和100nm厚的Al层构成的n型表面电极6。n型表面电极6形成为与导电体部9相接。另一方面，在p型导电层4的主面4a形成例如由7nm厚的Pd层和70nm厚的Pt层构成的p型电极5。
接着，利用研磨、蚀刻法去除n型GaN基板，使得在成为通孔8的前述孔的底面形成的绝缘膜15露出。然后，去除在前述孔的底面形成的绝缘膜15，使导电体部9露出。然后，利用蒸镀法等，在n型导电层2的背面2c形成由ITO（Indium Tin Oxide）等透明材料构成的n型背面电极7。
然后，根据需要在约50℃～650℃的温度下进行约5～20分钟的热处理。通过该热处理，能够降低n型导电层2与n型表面电极6及n型背面电极7之间的接触电阻。
上述的记载只不过是用来说明优选的实施方式的一例，本发明不限于上述的记载。
图9（a）是表示图8所示的发光二极管装置31A的发光比的模拟结果的曲线图。图9（a）所示的曲线图示出了沿着图8（c）中的活性层3内的A－A’剖面的发光比。另外，作为参考例，在图9（a）中示出了图6所示的发光二极管装置14A的模拟结果。该模拟与图7所示结果的模拟同样，是假定阳极电极宽度为100μm的元件而进行的。图9（a）的曲线图的横轴表示将A－A’剖面的A’侧的阳极电极端设为x＝0μm、将A侧的阳极电极端设为x＝100μm时的位置。纵轴表示将x＝100μm时的发光比设为1时的比值。
如图9（a）所示可知，在参考例中，贯通电极的附近的发光比高，未能得到均匀的发光，而在本实施方式中，发光的均匀性提高。如果在发光最强的位置与参考例进行比较，则可以确认到在本实施方式中实现大约8％的改善。
图9（b）是表示图8所示的发光二极管装置31A的光输出的电流依赖性的曲线图。图9（b）是通过假定了发光二极管装置31A的模拟而得到的结果。该模拟是假定阳极电极宽度为100μm的元件而进行的。为了进行比较，在图9（b）中示出了图5所示的以往的发光二极管元件114以及图6所示的参考例的模拟结果。图9（b）所示的结果是通过对图5所示的各个发光二极管元件施加相同的偏置而得到的。
并且，如图9（b）所示可知，在以往的构造中，从阳极电流值Ia约达到1A以上时起输出开始下降，而在本发明的实施方式的构造中，在相同程度的电流下能够得到与参考例相同程度的光输出。这样，根据本实施方式，能够得到充足的光输出。
根据本实施方式，设置n型背面电极7，并通过在通孔8内设置的导电体部9将n型背面电极7与n型表面电极6电连接，由此，与以往相比能够增大n型半导体层与电极之间的接触面积。由此，能够整体上降低n型半导体层与电极之间的接触电阻。并且，n型背面电极7和p型电极5夹着活性层3以相同程度的间隔相对置，因而远离n型表面电极6的活性层3的电压不会由于n型半导体层的电阻而降低。因此，能够将施加给活性层3的电压维持为足够大的电压，能够提高功率效率。另外，不容易产生起因于接触电阻的热，并且通过增大n型半导体层与电极之间的接触面积而促进了芯片内的热的释放。由此，活性层3的温度上升得到抑制，因而能够提高发光效率及内部量子效率。
如果在以m面为主面的n型导电层2设置通孔8，则在通孔8的内壁出现与m面不同的面，具体地讲是＋c面及a面。＋c面及a面上的接触电阻比m面上的接触电阻低，因而在通孔8的内壁没有设置绝缘膜15的参考例（图6所示）中，容易使电流在通孔8的内壁的n型导电层2与导电体部9之间流过。此时，在参考例中，难以均匀地形成通孔8的内壁的半导体与导电体部9之间的接触电阻，接触电阻的偏差成为电流密度的偏差，容易引发发光的不均匀及元件间偏差。如前面所述，m面GaN的n型杂质浓度比c面GaN低而接触电阻容易增大，因而容易增大发光的不均匀。并且，电流容易集中于接触电阻小的贯通电极周边，因而贯通电极附近的阳极电极部分的发光强度增强，不容易得到均匀的发光。
在本实施方式中，通过在通孔8与导电体部9之间设置绝缘膜15，能够防止电流从n型导电层2流向导电体部9。因此，电流几乎都从p型电极5流向n型背面电极7，活性层3中的电流密度更加均匀。这样，根据本实施方式，能够降低由于活性层3中位于通孔8周边的部分的发光强度增强而导致的发光不均匀。
并且，与c面GaN相比，m面GaN与电极之间的紧密接合性下降，容易产生剥离。因此，在使用凸点、焊丝来安装采用m面GaN的发光元件时，存在电极剥离等问题。在本实施方式中，使n型表面电极6不仅与n型导电层2接触，而且也与导电体部9接触。导电体部9与n型表面电极6之间的紧密接合性比n型导电层2与n型表面电极6之间的紧密接合性高，因而通过使n型表面电极6与导电体部9接触，能够使n型表面电极6难以剥离。由此，例如在进行使凸点11与n型表面电极6接触的倒装片安装时，不容易产生电极剥离的问题。
并且，由于导热率良好的导电体部9贯通n型导电层2，因而散热性提高。由此，活性层3的温度上升得到抑制，因而能够提高发光效率及内部量子效率。由于m面GaN的载流子浓度比c面GaN低，因而导热率增大。因此，在m面GaN中，因发热导致的内部量子效率的下降小，在高输出动作方面具有优越性。例如，载流子浓度为1.5×1017cm-3、1.0×1018cm-3、3.0×1018cm-3时的导热率分别是1.68W/cmK、1.38W/cmK、1.10W/cmK，m面GaN的载流子浓度为1.0×1017cm-3～1.0×1018cm-3，c面GaN的载流子浓度在此之上。
并且，GaN和Al的线膨胀系数分别是3～6×10－6/K、23×10－6/K。GaN发光二极管容易发热，有芯片温度上升而接近100K的情况。如果由于高输出动作而产生热量，则导电体部9膨胀，将强应力施加给n型导电层2中位于通孔8周边的部分，容易产生破裂或者剥离。在本实施方式中，在设置通孔8的n型导电层2与导电体部9之间设有绝缘膜15，因而能够防止破裂或者剥离。例如，在设置了由SiO2膜构成的绝缘膜的情况下，SiO2膜的线膨胀系数小，为0.5×10-6/K，因而不容易膨胀。并且，SiO2膜的弹性模量g为8GPa，小于GaN的300GPa、Al的70GaP。因此，SiO2膜能够作为缓冲层发挥作用。
（实施方式2）
图10（a）是表示实施方式2的发光二极管装置31B的剖视图。图10（b）是表示图10（a）所示的发光二极管元件30B的背面的俯视图。图10（c）是表示发光二极管元件30B的主面的俯视图。另外，图10（a）是沿着图10（c）的A－A’线的剖视图。在图10（a）～（c）中对与图8（a）～（c）相同的构成要素采用相同标号示出。
如图10（a）所示，在本实施方式的发光二极管装置31B中，在n型导电层2的主面2d中的第2区域2b（n型导电层2中位于通孔8周围的部分）上设有绝缘膜16。在n型导电层2的主面2d中的第2区域2b上，隔着绝缘膜16配置n型表面电极6。绝缘膜16可以在与覆盖通孔8的内表面的绝缘膜15相同的工序中形成，也可以在其它工序中形成。当在相同工序中形成的情况下，在形成通孔8后，进行用于形成氧化硅膜的CVD法等。由此，在n型导电层2的第2区域2b和通孔8的内壁形成由氧化硅膜构成的绝缘膜15、16。并且，也可以是，在p型导电层4的主面4a中除了形成p型电极5的区域之外的区域残留有绝缘膜。
本实施方式除了绝缘膜16及n型表面电极6的配置之外，具有与实施方式1相同的结构。在此，省略该结构的说明。并且，对于本实施方式能够得到的效果中与实施方式1相同的效果，也省略说明。
在实施方式1中，电流从p型电极5朝向n型表面电极6流动。由于从p型电极5到n型表面电极6的距离短，因而这两个电极间的电流成分增大，虽然整体上的发光输出增大，但是活性层3中接近n型表面电极6的区域的发光强度增强而导致发光分布不均匀。在本实施方式中，通过在n型导电层2与n型表面电极6之间设置绝缘膜16，使电流不能从n型导电层2流向n型表面电极6。由此，电流全部从p型电极5流向n型背面电极7，电流密度更加均匀，能够得到更加均匀的发光分布。在n型表面电极6形成于p型电极5附近的情况下，通过设置绝缘膜16而得到的发光分布均匀的效果尤其大。本实施方式尤其适合于相比于发光强度而言更加重视发光分布的均匀程度的用途。
并且，n型表面电极6设于绝缘膜16和导电体部9之上。绝缘膜16与n型表面电极6之间的紧密接合性比n型导电层2与n型表面电极6之间的紧密接合性高，因而在本实施方式中，n型表面电极6更加不容易剥离。通常，在通过倒装片安装来形成凸点时，存在电极剥离等问题，然而在本实施方式中能够克服该问题。
另外，在本实施方式中，示出了在导电体部9与n型导电层2之间具有绝缘膜15的构造，但也可以在不具有绝缘膜15的构造中设置绝缘膜16。
（实施方式3）
图11（a）是表示实施方式3的发光二极管装置31C的剖视图。图11（b）是表示图11（a）所示的发光二极管元件30C的背面的俯视图。图11（c）是表示发光二极管元件30C的主面的俯视图。另外，图11（a）是沿着图11（c）的A－A’线的剖视图。在图11（a）～（c）中对与图10（a）～（c）相同的构成要素采用相同标号示出。
如图11（a）所示，在本实施方式中，没有设置凹部20（在图10（a）等中示出）。通孔8不仅贯通n型导电层2，而且也贯通活性层3和p型导电层4。
绝缘膜15设于构成通孔8的内壁的n型导电层2、活性层3以及p型导电层4的内壁。另外，导电体部9被埋入到通孔8中的绝缘膜15的内侧。
在p型导电层4的主面中包围通孔8周围的区域（第2区域4d）设有绝缘膜16。另一方面，在p型导电层4的主面中的第1区域4c设有p型电极5。如图11（c）所示，第2区域4d是在p型导电层4的四方形主面中的一个角部所配置的区域，第1区域4c是p型导电层4的主面中除第2区域4d之外的区域。绝缘膜16可以由与绝缘膜15相同的材料构成，也可以由不同的材料构成。优选绝缘膜16的厚度为100nm以上500nm以下。
n型表面电极6设于从在p型导电层4的主面侧的表面所露出的导电体部9之上、一直到包围导电体部9周围的绝缘膜16之上。n型表面电极6以及导电体部9通过绝缘膜15、16而与活性层3及p型导电层4电绝缘。
在本实施方式中省略有关与实施方式2相同的结构的说明。并且，对于本实施方式能够得到的效果中与实施方式2相同的效果，也省略说明。
根据本实施方式，能够利用绝缘膜15、16将n型表面电极6及导电体部9与活性层3及p型导电层4电绝缘，因而不需要形成凹部20（在图8（a）等中示出）。因此，能够实现工序的简化。
并且，安装侧的面（发光二极管元件30C的主面）平坦，没有阶差，因而在进行倒装片安装时，对于n型表面电极6、p型电极5都能够使用相同高度的凸点，能够简化安装。
并且，能够防止阶差部分的形状不良和电场集中，因而不存在由于因阶差部分产生的漏电流及破损而导致的不良，可靠性及成品率提高。
（实施方式4）
下面，使用图12（a）～图14（c）说明本发明的发光二极管装置的实施方式4。在实施方式1～3中，在基板（未图示）上形成n型半导体层2e，然后将基板整体去除。在本实施方式中，基板没有被整体去除，而是残留基板（的全部或者一部分）来形成n型导电层2。
图12（a）是表示实施方式4的第1发光二极管装置33A的剖视图。第1发光二极管装置33A是实施方式1的发光二极管装置31A的变形例。图12（b）是表示图12（a）所示的发光二极管元件32A的背面的俯视图。图12（c）是表示发光二极管元件32A的主面的俯视图。图12（a）～（c）所示的第1发光二极管装置33A具有由GaN形成的n型基板1。在n型基板1的主面1a设有n型半导体层2e，在n型基板1的背面1b设有n型背面电极7。通孔8不仅贯通n型半导体层2e，而且也贯通n型基板1。构成通孔8的内壁的n型半导体层2e以及n型基板1被绝缘膜15覆盖。除此之外的第1发光二极管装置33A的结构与图8（a）～（c）所示的发光二极管装置31A相同。在图12（a）～（c）中，对与图8（a）～（c）相同的构成要素采用相同标号示出。
图13（a）是表示实施方式4的第2发光二极管装置33B的剖视图。第2发光二极管装置33B是实施方式2的发光二极管装置31B的变形例。图13（b）是表示图13（a）所示的发光二极管元件32B的背面的俯视图。图13（c）是表示发光二极管元件32B的主面的俯视图。图13（a）～（c）所示的第2发光二极管装置33B具有n型基板1。在n型基板1的主面1a设有n型半导体层2e，在n型基板1的背面1b设有n型背面电极7。通孔8不仅贯通n型半导体层2e，而且也贯通n型基板1。构成通孔8的内壁的n型半导体层2e及n型基板1被绝缘膜15覆盖。除此之外的第2发光二极管装置33B的结构与图10（a）～（c）所示的发光二极管装置31B相同。在图13（a）～（c）中，对与图10（a）～（c）相同的构成要素采用相同标号示出。
图14（a）是表示实施方式4的第3发光二极管装置33C的剖视图。第3发光二极管装置33C是实施方式3的发光二极管装置31C的变形例。图14（b）是表示图14（a）所示的发光二极管元件32C的俯视图。图14（c）是表示发光二极管元件32C的主面的俯视图。图14（a）～（c）所示的第3发光二极管装置33C具有n型基板1。在n型基板1的主面1a设有n型半导体层2e，在n型基板1的背面1b设有n型背面电极7。通孔8不仅贯通n型半导体层2e、活性层3及p型导电层4，而且也贯通n型基板1。构成通孔8的内壁的n型基板1、n型半导体层2e、活性层3及p型导电层4被绝缘膜15覆盖。除此之外的第3发光二极管装置33C的结构与图11（a）～（c）所示的发光二极管装置31C相同。在图14（a）～（c）中，对与图11（a）～（c）相同的构成要素采用相同标号示出。
n型基板1的杂质浓度例如为1×1017cm-3以上1×1018cm-3以下。n型基板1的厚度例如约为50μm以上100μm以下。通常，n型基板1通过研磨等被削减为期望的厚度。n型半导体层2e是通过在n型基板1上外延生长而形成的，例如具有3μm以上10μm以下的厚度。
n型基板1及n型半导体层2e的合计厚度越小，取出的光的量就越多，但是将基板从n型半导体层2e去除、剥离的工序是比较困难的。尤其是由于GaN基板是与由GaN构成的n型半导体层2e相同的材料，因而与使用蓝宝石基板及SiC基板的情况相比，去除、剥离更加困难。
图15是表示图12～图14所示的本实施方式的第1、第2、第3发光二极管装置33A、33B、33C的发光比的模拟结果的曲线图。图15所示的曲线图示出了沿着图12（c）、图13（c）、图14（c）中的活性层3内的A－A’剖面的发光比。另外，作为参考例，在图15中示出了在图12所示的第1发光二极管装置33A中、没有绝缘膜15并且导电体部9与n型导电层2及n型基板1相接的发光二极管装置的模拟结果。该模拟假定阳极电极宽度为100μm的元件而进行。图15的曲线图的横轴表示将A－A’剖面的A’侧的阳极电极端设为x＝0μm、将A侧的阳极电极端设为x＝100μm时的位置。纵轴表示将x＝100μm时的发光比设为1时的比值。
可知，在参考例中，贯通电极附近的发光比高，未能得到均匀的发光，而在本实施方式中发光的均匀性提高。
根据本实施方式的第1、第2、第3发光二极管装置33A、33B、33C，能够得到与各个实施方式1～3相同的效果。省略对其的说明。另外，在本实施方式中，能够省略基板的去除、剥离工序，因而能够简化工序。并且，GaN的热传导性高，因而通过在活性层3与n型背面电极7之间配置n型基板1，能够使活性层3的热迅速释放到背面侧。由此，能够抑制活性层3的温度上升。
（实施方式5）
下面，使用图16（a）～图18（c）说明本发明的发光二极管装置的实施方式5。在实施方式1～3中，将通孔8设置在具有四方形的平面形状（与n型导电层2的主面2d平行的方向上的平面形状）的n型导电层2的角部，而在本实施方式中沿着四方形的一边形成通孔8。
图16（a）是表示实施方式5的第1发光二极管装置35A的剖视图。第1发光二极管装置35A是实施方式1的发光二极管装置31A的变形例。图16（b）是表示图16（a）所示的发光二极管元件34A的背面的俯视图。图16（c）是表示发光二极管元件34A的主面的俯视图。
在本实施方式中，通孔8及n型表面电极6被配置于具有四方形的平面形状的n型导电层2的端部（x方向的端部）。通孔8及n型表面电极6具有沿着x方向的边和沿着z方向的边。在通孔8及n型表面电极6中沿着z方向的边比沿着x方向的边长，通孔8及n型表面电极6具有长方形的平面形状。
在实施方式1中，在具有四方形的平面形状的发光二极管元件30A的角部（从与n型导电层2的主面2d垂直的方向观察的角部）设置n型表面电极6（在图8（c）等中示出），并以包围n型表面电极6的周围的方式设置活性层3、p型导电层4及p型电极5。与此相对，在本实施方式中，n型表面电极6沿着n型导电层2的一边（沿着z方向的边）形成为长方形的平面形状，与n型表面电极6邻接地设置具有四方形的平面形状的活性层3、p型导电层4及p型电极5。
通孔8及n型表面电极6的4个角部可以是圆角，也可以是大致圆形。即，只要确定为能够得到期望的配光图案的通孔8及n型表面电极6的形状即可。
除此之外的第1发光二极管装置35A的结构与图8（a）～（c）所示的发光二极管装置31A相同。在图16（a）～（c）中对与图8（a）～（c）相同的构成要素使用相同标号示出。
图17（a）是表示实施方式5的第2发光二极管装置35B的剖视图。第2发光二极管装置35B是实施方式2的发光二极管装置31B的变形例。图17（b）是表示图17（a）所示的发光二极管元件34B的背面的俯视图。图17（c）是表示发光二极管元件34B的主面的俯视图。
通孔8及n型表面电极6被配置于具有四方形的平面形状的n型导电层2的端部（x方向的端部）。通孔8及n型表面电极6具有沿着x方向的边和沿着z方向的边。在通孔8及n型表面电极6中沿着z方向的边比沿着x方向的边长，通孔8及n型表面电极6具有长方形的平面形状。
在实施方式2中，在具有四方形的平面形状的发光二极管元件30B的角部（从与n型导电层2的主面2d垂直的方向观察的角部）设置n型表面电极6（在图10（c）等中示出），并以包围n型表面电极6的周围的方式设置活性层3、p型导电层4及p型电极5。与此相对，在本实施方式中，n型表面电极6沿着n型导电层2的一边（沿着z方向的边）形成为长方形的平面形状，与n型表面电极6邻接地设置具有四方形的平面形状的活性层3、p型导电层4及p型电极5。
通孔8及n型表面电极6的4个角部可以是圆角，也可以是大致圆形。即，只要确定为能够得到期望的配光图案的通孔8及n型表面电极6的形状即可。
除此之外的第2发光二极管装置35B的结构与图10（a）～（c）所示的发光二极管装置31B相同。在图17（a）～（c）中对与图10（a）～（c）相同的构成要素使用相同标号示出。
图18（a）是表示实施方式5的第3发光二极管装置35C的剖视图。第3发光二极管装置35C是实施方式3的发光二极管装置31C的变形例。图18（b）是表示图18（a）所示的发光二极管元件34C的背面的俯视图。图18（c）是表示发光二极管元件34C的主面的俯视图。
通孔8及n型表面电极6被配置于具有四方形的平面形状的n型导电层2的端部（x方向的端部）。通孔8及n型表面电极6具有沿着x方向的边和沿着z方向的边。在通孔8及n型表面电极6中沿着z方向的边比沿着x方向的边长，通孔8及n型表面电极6具有长方形的平面形状。
在实施方式3中，在具有四方形的平面形状的p型导电层4的主面的角部设置n型表面电极6（图8（c）等示出）。与此相对，在本实施方式中，n型表面电极6沿着p型导电层4的一边（沿着z方向的边）形成为长方形的平面形状。通孔8及n型表面电极6的4个角部可以是圆角，也可以是大致圆形。即，只要确定为能够得到期望的配光图案的通孔8及n型表面电极6的形状即可。
除此之外的第3发光二极管装置35C的结构与图11（a）～（c）所示的发光二极管装置31C相同。在图18（a）～（c）中对与图11（a）～（c）相同的构成要素使用相同标号示出。
根据本实施方式中的各个第1、第2、第3发光二极管装置35A、35B、35C，能够得到与各个实施方式1～3相同的效果。
另外，在本实施方式中，设置具有四方形的平面形状的p型电极5、p型导电层4及活性层3。由此，与实施方式2相比，能够得到对称的没有缺失部分的发光分布。活性层3的平面形状只要是能够提供期望的配光图案的形状即可，例如也可以是圆形。根据本实施方式，能够使发光形状良好地平衡。
另外，本实施方式是实施方式1、2、3的变形例，也可以在实施方式4等的构造中使通孔8的平面形状为长方形。
（实施方式6）
下面，使用图19（a）～图22说明本发明的发光二极管装置的实施方式6。在实施方式1～3中，将n型背面电极7整体地设于n型导电层2的背面，而在本实施方式中，相互隔开间隔地设置n型背面电极7。
图19（a）是表示实施方式6的第1发光二极管装置37A的剖视图。第1发光二极管装置37A是实施方式5的第1发光二极管35A的变形例。图19（b）是表示图19（a）所示的发光二极管元件36A的背面的俯视图。图19（c）是表示发光二极管元件36A的主面侧的表面的图。
在本实施方式的第1发光二极管装置37A中，n型背面电极7形成于n型导电层2的背面2c。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。n型背面电极7如图19（b）所示，具有覆盖导电体部9的主部7a、从主部7a沿x方向延伸的线状的x方向延伸部7b、以及沿z方向延伸的多个线状的z方向延伸部7c。x方向延伸部7b与各个z方向延伸部7c的两端部连接，由此，主部7a、x方向延伸部7b以及z方向延伸部7c全部电连接。这样，n型背面电极7以近似均匀的密度设于背面2c，由此能够均匀地对活性层3施加电压。在活性层3产生的光在n型导电层2的背面从x方向延伸部7b及z方向延伸部7c的间隙被取出。
除此之外的第1发光二极管装置37A的结构与图16（a）～（c）所示的第1发光二极管装置35A相同。在图19（a）～（c）中对与图16（a）～（c）相同的构成要素使用相同标号示出。
图20（a）是表示实施方式6的第2发光二极管装置37B的剖视图。第2发光二极管装置37B是实施方式2的发光二极管装置31B的变形例。图20（b）是表示图20（a）所示的发光二极管元件36B的背面的俯视图。图20（c）是表示发光二极管元件36B的主面的俯视图。
在本实施方式的第2发光二极管装置37B中，n型背面电极7形成于n型导电层2的背面2c。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。n型背面电极7具有覆盖导电体部9的主部7a、从主部7a沿x方向延伸的线状的x方向延伸部7b、以及沿z方向延伸的多个线状的z方向延伸部7c。x方向延伸部7b与各个z方向延伸部7c的两端部连接，由此，主部7a、x方向延伸部7b以及z方向延伸部7c全部电连接。这样，n型背面电极7以近似均匀的密度设于背面2c，由此能够均匀地对活性层3施加电压。在活性层3产生的光在n型导电层2的背面从x方向延伸部7b及z方向延伸部7c的间隙被取出。
除此之外的第2发光二极管装置37B的结构与图17（a）～（c）所示的第2发光二极管装置35B相同。在图20（a）～（c）中对与图17（a）～（c）相同的构成要素使用相同标号示出。
图21（a）是表示实施方式6的第3发光二极管装置37C的剖视图。第3发光二极管装置37C是实施方式3的发光二极管装置31C的变形例。图21（b）是表示图21（a）所示的发光二极管元件36C的背面的俯视图。图21（c）是表示发光二极管元件36C的主面的俯视图。
在本实施方式的第3发光二极管装置37C中，n型背面电极7形成于n型导电层2的背面2c。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。n型背面电极7具有覆盖导电体部9的主部7a、从主部7a沿x方向延伸的线状的x方向延伸部7b、以及沿z方向延伸的多个线状的z方向延伸部7c。x方向延伸部7b与各个z方向延伸部7c的两端部连接，由此，主部7a、x方向延伸部7b以及z方向延伸部7c全部电连接。这样，n型背面电极7以近似均匀的密度设于背面2c，由此能够均匀地对活性层3施加电压。在活性层3产生的光在n型导电层2的背面从x方向延伸部7b及z方向延伸部7c的间隙被取出。
除此之外的第3发光二极管装置37C的结构与图11（a）～（c）所示的发光二极管装置31C相同。在图21（a）～（c）中对与图11（a）～（c）相同的构成要素使用相同标号示出。
另外，本实施方式中的n型背面电极7不一定具有如图19（b）、图20（b）、图21（b）所示的形状。只要能够以近似均匀的密度配置于背面2c、并且设有用于从背面2c取出光的间隙，则也可以具有格子形状等其它形状。图22是表示格子形状的n型背面电极7的俯视图。
本实施方式除了n型背面电极7的结构之外，具有与实施方式5、2、3相同的结构。省略关于该结构的说明。
根据本实施方式的各个第1、第2、第3发光二极管装置37A、37B、37C，能够得到与各个实施方式5、2、3相同的效果。另外，在本实施方式中，在n型背面电极7设有用于取出光的间隙，因而n型背面电极7的材料可以使用不透明的材质。例如，n型背面电极7可以使用接触电阻低且低价的Ti/Al等金属。
另外，本实施方式是实施方式5、2、3的变形例，也可以在实施方式1或者4等的构造中相互分开地设置n型背面电极7。
（实施方式7）
下面，使用图23（a）～图25（c）说明本发明的发光二极管装置的实施方式7。在本实施方式中，在通孔8的内部形成空洞。
图23（a）是表示实施方式7的第1发光二极管装置39A的剖视图。第1发光二极管装置39A是实施方式1的发光二极管装置31A的变形例。图23（b）是表示图23（a）所示的发光二极管元件38A的背面的俯视图。图23（c）是表示发光二极管元件38A的主面的俯视图。
在第1发光二极管装置39A中，绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。
除此之外的第1发光二极管装置39A的结构与图8（a）～（c）所示的发光二极管装置31A相同。在图23（a）～（c）中对与图8（a）～（c）相同的构成要素使用相同标号示出。
图24（a）是表示实施方式7的第2发光二极管装置39B的剖视图。第2发光二极管装置39B是实施方式2的发光二极管装置31B的变形例。图24（b）是表示图24（a）所示的发光二极管元件38B的背面的俯视图。图24（c）是表示发光二极管元件38B的主面的俯视图。
在第2发光二极管装置39B中，绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。
除此之外的第2发光二极管装置39B的结构与图10（a）～（c）所示的发光二极管装置31B相同。在图24（a）～（c）中对与图10（a）～（c）相同的构成要素使用相同标号示出。
图25（a）是表示实施方式7的第3发光二极管装置39C的剖视图。第3发光二极管装置39C是实施方式3的发光二极管装置31C的变形例。图25（b）是表示图25（a）所示的发光二极管元件38C的背面的俯视图。图25（c）是表示发光二极管元件38C的主面的俯视图。
在第3发光二极管装置39C中，绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。
除此之外的第3发光二极管装置39C的结构与图11（a）～（c）所示的发光二极管装置31C相同。在图25（a）～（c）中对与图11（a）～（c）相同的构成要素使用相同标号示出。
根据本实施方式的各个第1、第2、第3发光二极管装置39A、39B、39C，能够得到与各个实施方式1～3相同的效果。
另外，根据本实施方式能够得到以下效果。GaN发光二极管容易发热，有时芯片温度上升到100K附近。GaN与作为导电体部9而使用的Al的线膨胀系数的差较大，分别是3～6×10－6/K、23×10－6/K。通过像本实施方式这样在通孔8内设置空洞，即使元件的温度上升而导电体部9膨胀，也能够防止对n型导电层2中位于通孔8的周边的部分施加较强的应力。由此，能够防止在通孔8的周边产生破裂或剥离。
另外，本实施方式是实施方式1、2、3的变形例，也可以在实施方式4～6等的构造中，在通孔8的内部设置空洞。
（实施方式8）
下面，使用图26（a）～图27（c）说明本发明的发光二极管装置的实施方式8。在本实施方式中，在发光二极管元件的背面侧也设置绝缘膜。
图26（a）是表示实施方式8的第1发光二极管装置41A的剖视图。第1发光二极管装置41A是实施方式2的发光二极管装置31B的变形例。图26（b）是表示图26（a）所示的发光二极管元件40A的背面的俯视图。图26（c）是表示图26（a）所示的发光二极管元件40A的主面的俯视图。在图26（a）～（c）中对与图8（a）～（c）相同的构成要素使用相同标号示出。
如图26所示，在本实施方式的发光二极管元件40A中，在n型导电层2的背面2c设有绝缘膜17。绝缘膜17设于n型导电层2的背面2c中位于通孔8的周边的部分（与绝缘膜16相对的部分）。
在n型导电层2的背面2c设有n型背面电极7。在n型导电层2的背面2c中的设有绝缘膜17的部分，n型背面电极7设于绝缘膜17的背面侧。在n型导电层2的背面2c中的没有设置绝缘膜17的部分，n型背面电极7被设置为直接与n型导电层2相接。n型背面电极7与通孔8内部的导电体部9接触。
绝缘膜17可以由与绝缘膜15相同的材料构成，也可以由不同的材料构成。优选绝缘膜16的厚度为100nm以上500nm以下。绝缘膜17能够通过在形成通孔8后进行用于在n型导电层2的背面2c侧形成氧化硅膜的CVD法等而形成。然后，在绝缘膜17的背面侧及n型导电层2的背面2c中露出的部分设置n型背面电极7。
并且，也可以在p型导电层4的主面中的除了形成p型电极5的区域之外的区域残留有绝缘膜。除此之外的第1发光二极管装置41A的结构与图8（a）～（c）所示的发光二极管装置31B相同。
图27（a）是表示实施方式8的第2发光二极管装置41B的剖视图。第2发光二极管装置41B是实施方式3的发光二极管装置31C的变形例。图27（b）是表示图27（a）所示的发光二极管元件40B的背面的俯视图。图27（c）是表示图27（a）所示的发光二极管元件40B的主面的俯视图。在图27（a）～（c）中对与图11（a）～（c）相同的构成要素使用相同标号示出。
如图27所示，在本实施方式的发光二极管元件40B中，在n型导电层2的背面2c设有绝缘膜17。绝缘膜17设于n型导电层2的背面2c中位于通孔8的周边的部分（与绝缘膜16相对的部分）。
在n型导电层2的背面2c设有n型背面电极7。在n型导电层2的背面2c中的设有绝缘膜17的部分，n型背面电极7设于绝缘膜17的背面侧。在n型导电层2的背面2c中的没有设置绝缘膜17的部分，n型背面电极7被设置成为直接与n型导电层2相接。n型背面电极7在通孔8的开口部与导电体部9接触。
绝缘膜17可以由与绝缘膜15相同的材料构成，也可以由不同的材料构成。优选绝缘膜16的厚度为100nm以上500nm以下。绝缘膜17能够通过在形成通孔8后进行用于在n型导电层2的背面2c侧形成氧化硅膜的CVD法等而形成。此时，由于在n型导电层2的背面2c整体地形成绝缘膜17，因而通过蚀刻等去除不需要的部分。然后，在绝缘膜17的背面侧及n型导电层2的背面2c中露出的部分设置n型背面电极7。
并且，也可以在p型导电层4的主面中的除了形成p型电极5及n型表面电极6的区域之外的区域残留有绝缘膜。除此之外的第2发光二极管装置41B的结构与图8（a）～（c）所示的发光二极管装置31C相同。
根据本实施方式的各个第1、第2发光二极管装置41A、41B，能够得到与实施方式2、3相同的效果。
另外，根据本实施方式，通过设置绝缘膜17，能够使n型背面电极7中位于通孔8周边的部分不与n型导电层2接触。由此，能够抑制发光强度在通孔8的周边增强，能够得到均匀的发光图案。在n型导电层2的厚度为5μm等的较小值时，流向n型背面电极7侧的电流的量多，因而尤其具有大的效果。
另外，作为本实施方式，示出了实施方式2的变形例，也可以在实施方式1、3～7的构造中设置绝缘膜17。
根据实施方式1～8，不会产生焊丝及接合部分的阴影，因而能够实现良好的放射图案。
（实施方式9）
图28（a）是表示实施方式9的发光二极管装置51A的剖视图。图28（b）是表示图28（a）所示的发光二极管元件50A的背面的俯视图。图28（c）是表示发光二极管元件50A的主面的俯视图。另外，图28（a）是沿着图28（c）的A－A’线的剖视图。在图28（a）～（c）中，对与图5（a）～（c）相同的构成要素使用相同标号示出。
如图28（a）所示，本实施方式的发光二极管装置51A具有在安装基板12上安装了发光二极管元件（芯片）50A的结构。发光二极管元件50A经由凸点10、11配置于安装基板12上。凸点10将发光二极管元件50A的p型电极（阳极电极）5和安装基板12连接，凸点11将发光二极管元件50A的n型表面电极6和安装基板12连接。
发光二极管元件50A具有：n型导电层2，由n型GaN构成；以及半导体层叠构造21，设于n型导电层2的主面2d中的第1区域2a。为了便于说明，将n型导电层2的主面2d划分为第1区域（第1表面区域）2a和第2区域（第2表面区域）2b。将n型导电层2的主面2d中构成凹部20的底面的部分称为第2区域2b，将n型导电层2的主面2d中的凹部20的外部称为第1区域2a。半导体层叠构造21具有：活性层3，设于n型导电层2的主面上；以及p型导电层4，设于活性层3的主面上，由p型GaN构成。活性层3例如具有由InGaN及GaN的层叠而构成的量子阱构造。n型导电层2的全部或者表面的层、活性层3、p型导电层4都是外延生长层，各自的面的主面具有m面以外的面方位。所谓m面以外的面方位，具体地讲是指c面、a面、＋r面、－r面、（11－22）面、（11－2－2）面、（10－11）面、（10－1－1）面、（20－21）面、（20－2－1）面等。n型导电层2、活性层3、p型导电层4的主面为m面的发光二极管装置被记载于国际公开第2011/010436号中。另外，本说明书中的“m面以外的面方位”不需要是相对于各个面完全平行的面，可以相对于各个面向规定的方向在±5°以内的范围内倾斜。倾斜角度是利用由氮化物半导体层中的实际的主面的法线与各面（不倾斜的情况下的各个面）的法线所形成的角度来规定的。换言之，在本实施方式中，“c面”包括相对于c面（不倾斜的情况下的c面）向规定的方向在±5°的范围内倾斜的面。这同样适用于其它的面（a面、＋r面、－r面、（11－22）面、（11－2－2）面、（10－11）面、（10－1－1）面、（20－21）面、（20－2－1）面）。
如图28（c）所示，在p型导电层4的主面4a设有p型电极5。另一方面，在n型导电层2的主面中的第2区域2b设有n型表面电极6。在本实施方式中，p型电极5例如由Pd/Pt层构成，n型表面电极6例如由Ti/Al层构成。但是，p型电极5及n型表面电极6的结构不限于此。
在n型导电层2设有贯通n型导电层2的通孔8。例如由Al构成的导电体部（n型贯通电极）9被埋入到通孔8的内部。导电体部9在n型导电层2的主面2d的第2区域2b中与n型表面电极6相接。另一方面，在n型导电层2的背面2c形成有与导电体部9相接的由ITO（Indium TinOxide）构成的n型背面电极7。如图28（b）所示，在n型导电层2的背面2c，n型背面电极7覆盖导电体部9。
在n型导电层2的主面2d是c面的情况下，作为通孔8的内壁的面方位例如可以指m面或a面。在n型导电层2的主面2d是a面的情况下，作为通孔8的内壁的面方位例如可以指c面或m面。在n型导电层2的主面2d是r面的情况下，作为通孔8的内壁的面方位例如可以指a面。
由GaN构成的n型导电层2例如在n型GaN基板（未图示）上采用外延生长而形成。在发光二极管元件50A的主面侧的制造工序完成后，从背面进行研磨、蚀刻，由此将基板剥离。图28（a）所示的发光二极管元件50A通过将n型GaN基板整体去除而形成，但也可以是，通过研磨或者蚀刻使n型GaN基板变薄，保留n型GaN基板的一部分。或者，也可以是，在蓝宝石基板等由与n型导电层2不同的材料构成的基板上外延生长由GaN构成的n型导电层2，然后将基板剥离。n型导电层的厚度例如为3μm～50μm的范围。由活性层3产生的光从n型导电层2的背面2c取出。在这种情况下，为了提高光取出效率，优选使n型导电层2尽可能薄，降低由n型导电层2带来的吸收损失。考虑到发光二极管元件50A的机械强度，有时在构造上进行如下的研究等，即，在芯片的表面粘贴Si支撑基板来防止芯片的裂纹，该Si支撑基板进行了与p型电极连接的p型电极侧的布线以及与n型电极连接的n型电极侧的布线的图案形成。这种情况下的工序的一例是，在元件表面侧的工艺完成后，将进行了图案形成的Si支撑基板粘贴于元件表面侧，然后进行将基板剥离等的薄层化工序，然后进行元件背面的工艺，将基板分离，将如此制得的芯片安装于安装基板。
也可以是，在发光二极管元件50A的活性层3与p型导电层4之间***具有防止载流子的溢出并提高发光效率的效果的溢出阻止层。溢出阻止层例如由AlGaN层构成。在此虽省略了图示及详细说明，但在本实施方式中可以根据需要将其纳入到结构中。
下面，参照图28来说明制造本实施方式的发光二极管元件50A的方法的一个优选示例。
首先，准备具有c面的主面的n型GaN基板（未图示）。
在本实施方式中，利用MOCVD（Metal Organic Chemical VaporDeposition）法在基板上依次形成晶体层。首先，在n型GaN基板上，形成厚度为3～50μm的GaN层作为n型导电层2。具体地讲，例如在1100℃下向n型GaN基板上供给TMG（Ga（CH3）3）、TMA（Al（CH3）3）及NH3从而堆积GaN层。此时，也可以是，形成AluGavInwN层（u≧0、v≧0、w≧0）作为n型导电层2，而不是形成GaN层。另外，也可以利用其它基板而不是n型GaN基板。
接着，在n型导电层2上形成活性层3。活性层3具有例如交替地层叠厚度为9nm的Ga0.9In0.1N阱层和厚度为9nm的GaN阻挡层而得到的厚度为81nm的GaInN/GaN多重量子阱（MQW）构造。在形成Ga0.9In0.1N阱层时，优选将生长温度降低为800℃，以便进行In的取入。
接着，供给TMG、TMA、NH3以及作为p型杂质的Cp2Mg（Cyclopentadienyl Magnesium：二茂镁），由此在活性层3上形成厚度为70nm的由GaN构成的p型导电层4。优选p型导电层4在表面具有未图示的p－GaN接触层。作为p型导电层4，也可以形成例如p－AlGaN层而不是GaN层。
在上述的基于MOCVD法的外延生长工序结束后，进行氯系干刻，由此将p型导电层4及活性层3的一部分去除而形成凹部20，使n型导电层2中的第2区域2b露出。
接着，采用例如干刻工艺形成通孔8。具体地讲，在p型导电层4及n型导电层2的主面2d形成抗蚀剂掩模，然后在抗蚀剂掩模中形成通孔8的部分形成开口。通过使用该抗蚀剂掩模进行干刻，能够在n型导电层2及n型GaN基板形成作为通孔8的孔。在此，在孔贯通n型GaN基板之前停止干刻。如图28（b）所示，通孔8形成为，在从与n型导电层2的主面2d垂直的方向观察时具有四方形的形状。通孔8的尺寸（与主面平行的面的尺寸）例如优选为100μm×100μm。通孔8的角部也可以是圆角。
接着，沿着成为通孔8的前述孔的内壁及底面，利用蒸镀法、溅射法形成厚度为100nm的Al层，并在其上利用镀覆法形成Al层。由此，形成由Al层构成的导电体部9。为了使导电体部9不断开，优选将通孔8的与主面平行的面的尺寸设定为与通孔8的垂直的面的尺寸同等以上的尺寸。
接着，在n型导电层2的第2区域2b形成例如由10nm厚的Ti层和100nm厚的Al层构成的n型表面电极6。n型表面电极6形成为与导电体部9相接。另一方面，在p型导电层4的主面4a上形成例如由7nm厚的Pd层和70nm厚的Pt层构成的p型电极5。
接着，利用研磨法、蚀刻法来去除n型基板1，使得在成为通孔8的前述孔的底面所形成的Al露出。然后，利用蒸镀法等，在n型导电层2的背面2c形成由ITO等透明材料构成的n型背面电极7。
然后，根据需要在约50℃～650℃的温度下进行约5～20分钟的热处理。通过该热处理，能够降低n型导电层2与n型表面电极6、n型背面电极7及导电体部9之间的接触电阻。
图29（a）、（b）分别是表示图28所示的发光二极管装置51A的沿着活性层3内的A－A’剖面的温度分布、发光比的曲线图。图29（c）是表示图28所示的发光二极管装置51A的光输出的电流依赖性的曲线图。图29（a）～（c）都是通过假定了具有c面为主面的发光二极管装置51A的模拟而计算出的结果。该模拟假定阳极电极宽度为100μm的元件而进行。图29（a）、（b）所示的曲线图的横轴表示将A’侧的阳极电极端设为x＝0μm、将A侧的阳极电极端设为x＝100μm的情况下的位置。图29（c）的纵轴表示将x＝100μm时的发光比设为1的情况下的比值。为了进行比较，在图29（a）～（c）中示出了图5所示的以往的发光二极管元件114的模拟结果。在图29（a）、（b）中示出了使图5所示的以往的发光二极管元件114的电流值和图29所示的发光二极管元件50A的电流值一致都为0.13A的情况下的结果。并且，图29（c）所示的结果是通过对图5所示的以往的发光二极管元件114及图28所示的发光二极管元件50A施加相同的偏置而得到的。
如图29（a）所示可知，以往的表面电极构造以n型表面电极6的附近为峰值，整体上具有365K左右的温度。与此相对，本实施方式具有整体上为322K左右的均匀的温度。这是因为，在本实施方式中，与以往相比，散热性高，温度不易上升。
如图29（b）所示，在以往，以A’侧的阳极电极端为峰值，发光比下降。在图5（a）所示的以往的构造中，p型电极105和n型表面电极106都位于主面侧，因而电流沿着x轴方向流过n型导电层102。由于n型导电层102的电阻，电流不容易流向远离n型表面电极106的位置的活性层103，认为在活性层103中只有接近n型表面电极106的区域较强地发光。
另一方面，在本实施方式中能够得到基本均匀的发光比。这被认为是在本实施方式中电流从p型电极5朝向n型背面电极7向y轴方向基本均匀地流动。
并且，如图29（c）所示可知，在以往的构造中，从阳极电流值Ia约达到0.1A以上时起输出开始下降，而在本实施方式的构造中，在相同的偏置下大量的电流流动，而且能够得到充足的光输出。
根据本实施方式，通过设置导电体部9及n型背面电极7，能够使电流均匀地从p型电极5流向n型背面电极7。与以往的表面电极型的发光二极管（图5）相比，缓解了电流向阴极周边的集中，因而能够得到均匀的发光比。
并且，由于电流能够均匀地从p型电极5流向n型背面电极7，因而不易产生局部的发热。另外，由于导电体部9及n型背面电极7的导热率高，因而整体上容易进行散热。由此，活性层3的温度上升得到抑制，因而发光效率及内部量子效率的下降得到抑制。
并且，在本实施方式中，通过将导电体部9设于通孔8的内壁，能够使通孔8的内壁与导电体部9之间产生电接触。在这种情况下，能够流过更多的电流，因而能够得到更强的发光。
并且，通常，GaN类化合物半导体层与金属之间的紧密接合性低。根据本实施方式，通过以覆盖导电体部9的方式设置n型表面电极6，与在n型导电层2上形成n型表面电极6时（图5）相比，能够提高紧密接合性。由此，电极不易剥离。这样，虽然在例如进行倒装片安装时使凸点11与n型表面电极6接触，但是对此时的电极剥离问题有效。
并且，根据本实施方式，不使用引线接合就能够将安装基板12和n型背面电极7连接。因此，不会产生像以往的两面电极型那样引线接合脱落的问题，能够确保高可靠性。
（实施方式10）
图30（a）是表示实施方式10的发光二极管装置51B的剖视图。图30（b）是表示图30（a）所示的发光二极管元件50B的背面的俯视图。图30（c）是表示图30（a）所示的发光二极管元件50B的主面的俯视图。在图30（a）～（c）中对与图29（a）～（c）相同的构成要素使用相同标号示出。
如图30（a）所示，在本实施方式中，在导电体部9与构成通孔8的内壁的n型导电层2之间设有绝缘膜15。绝缘膜15例如由SiO2膜构成。
在绝缘膜15采用SiO2膜的情况下，在形成成为通孔8的凹部后，沿着其内壁及底面，利用CVD法形成SiO2膜，并使得达到100nm～1μm的厚度。然后，利用蒸镀法、溅射法，在绝缘膜15上形成100nm厚的Al层，并在其上利用镀覆法形成Al层。由此，形成由Al层构成的导电体部9。绝缘膜15也形成于成为通孔8的凹部的底面。在将基板去除、从凹部形成通孔8时，形成于凹部的底面的绝缘膜15也同时被去除。
绝缘膜15不一定需要覆盖通孔8的内壁整体，但是基于将构成通孔8的内壁的n型导电层2和导电体部9绝缘的目的，优选绝缘膜15是在某种程度上均匀且连续的膜。优选绝缘膜15的厚度为100nm以上1μm以下。通过使绝缘膜15的厚度为100nm以上，能够可靠地将n型导电层2和导电体部9之间绝缘。并且，通过使绝缘膜15的厚度为1μm以下，能够将产生的应力抑制在允许范围内。绝缘膜15的材料也可以不是氧化硅膜，例如可以使用硅酮、氮化硅膜或者氮化铝（AlN）。在绝缘膜15使用硅酮的情况下，硅酮能够通过利用旋涂器涂敷来形成。氮化硅膜能够利用CVD法等形成。氮化铝能够利用溅射法等形成。氮化铝具有容易与构成n型导电层2的GaN层及构成导电体部9的铝相适应且导热率高的优点。
本实施方式除了绝缘膜15之外，具有与实施方式9相同的结构。省略有关该结构的说明。并且，对于本实施方式能够得到的效果中与实施方式9相同的效果，也省略说明。
在本实施方式中，通过在通孔8与导电体部9之间设置绝缘膜15，能够防止电流从n型导电层2流向导电体部9。因此，电流几乎都从p型电极5流向n型背面电极7，活性层3中的电流密度更加均匀。在导电体部9与p型电极5之间的距离短的情况下，较多的电流从n型导电层2流向导电体部9，因而其效果增大。并且，在使导电体部9的金属直接接触通孔8的内壁的情况下，存在难以形成接触电阻均匀的欧姆接触的情况。因此，通过采用本实施方式的结构，能够抑制特性的偏差，制造出成品率良好的发光二极管。
并且，GaN和Al的线膨胀系数分别是3～6×10－6/K、23×10－6/K。如果由于高输出动作而产生热，则导电体部9膨胀，将强应力施加给n型导电层2中位于通孔8周边的部分，容易产生破裂或者剥离。在本实施方式中，在设置通孔8的n型导电层2与导电体部9之间设有绝缘膜15，因而能够防止破裂或者剥离。例如，在设置了由SiO2膜构成的绝缘膜的情况下，SiO2膜的线膨胀系数小，为0.5×10-6/K，因而不容易膨胀，并且弹性模量为8GPa，小于GaN的300GPa、Al的70GaP，因此能够作为缓冲层发挥作用。
（实施方式11）
图31（a）是表示实施方式11的发光二极管装置51C的剖视图。图31（b）是表示图31（a）所示的发光二极管元件50C的背面的俯视图。图31（c）是表示图31（a）所示的发光二极管元件50C的主面的俯视图。在图31（a）～（c）中对与图30（a）～（c）相同的构成要素使用相同标号示出。
如图31（a）所示，在本实施方式中，在n型导电层2的主面2d中的第2区域2b（n型导电层2中位于通孔8的周围的部分）上设有绝缘膜16。在n型导电层2的主面2d中的第2区域2b上，隔着绝缘膜16配置n型表面电极6。绝缘膜16可以由与绝缘膜15相同的材料构成，也可以由不同的材料构成。优选绝缘膜16的厚度为100nm以上500nm以下。
在绝缘膜15和绝缘膜16由相同的材料构成的情况下，可以在与覆盖通孔8的内表面的绝缘膜15相同的工序中形成。例如，在形成通孔8后，进行用于形成氧化硅膜的CVD法等。由此，在n型导电层2的第2区域2b和通孔8的内壁，形成由氧化硅膜构成的绝缘膜15、16。并且，也可以是，在p型导电层4的主面4a中的除了形成有p型电极5的区域之外的区域残留有绝缘膜。
本实施方式除了绝缘膜16及n型表面电极6的配置之外，具有与实施方式10相同的结构。在此，省略该结构的说明。并且，对于本实施方式能够得到的效果中与实施方式10相同的效果，也省略说明。
在实施方式9中，电流从p型电极5朝向n型表面电极6流动。为了确保活性层3的面积大，优选尽可能缩小第2区域2b的面积。因此，如果使从p型电极5到n型表面电极6的距离形成得较短，则这两个电极之间的电流成分增大，虽然整体上的发光输出增大，但是活性层3中接近n型表面电极6的区域的发光强度增强，导致发光分布不均匀。在本实施方式中，通过在n型导电层2与n型表面电极6之间设置绝缘膜16，使电流不从n型导电层2流向n型表面电极6。由此，电流全部从p型电极5流向n型背面电极7，电流密度更加均匀，能够得到更加均匀的发光分布。在n型表面电极6形成于p型电极5附近的情况下，通过设置绝缘膜16而得到的发光分布均匀的效果尤其大。本实施方式尤其适合于相比于发光强度而言更加重视发光分布的均匀程度的用途。
并且，n型表面电极6设于绝缘膜16和导电体部9之上。绝缘膜16与n型表面电极6之间的紧密接合性比n型导电层2与n型表面电极6之间的紧密接合性高，因而在本实施方式中，n型表面电极6更加不容易剥离。通常，在通过倒装片安装来形成凸点时，存在电极剥离等问题，然而在本实施方式中能够克服该问题。
另外，在本实施方式中示出了在导电体部9与n型导电层2之间具有绝缘膜15的构造，但即使是不具有绝缘膜15的构造也能够得到效果。
（实施方式12）
图32（a）是表示实施方式12的发光二极管装置51D的剖视图。图32（b）是表示图32（a）所示的发光二极管元件50D的背面的俯视图。图32（c）是表示图32（a）所示的发光二极管元件50D的主面的俯视图。在图32（a）～（c）中对与图31（a）～（c）相同的构成要素采用相同标号示出。
如图32（a）所示，在本实施方式中，没有设置凹部20（在图31（a）等中示出）。通孔8不仅贯通n型导电层2，而且也贯通活性层3和p型导电层4。
绝缘膜15设于构成通孔8的内壁的n型导电层2、活性层3以及p型导电层4的内壁。另外，导电体部9被埋入到通孔8中的绝缘膜15的内侧。
在p型导电层4的主面中的包围通孔8的周围的区域（第2区域4d）设有绝缘膜16。另一方面，在p型导电层4的主面中的第1区域4c设有p型电极5。如图32（c）所示，第2区域4d是被配置在p型导电层4的四方形主面中的一个角部的区域，第1区域4c是p型导电层4的主面中除了第2区域4d之外的区域。
n型表面电极6设于从在p型导电层4的主面侧的表面所露出的导电体部9上一直到包围导电体部9的周围的绝缘膜16上。n型表面电极6及导电体部9通过绝缘膜15、16而与活性层3及p型导电层4电绝缘。
在本实施方式中省略有关与实施方式11相同的结构的说明。并且，对于本实施方式能够得到的效果中与实施方式11相同的效果，也省略说明。
根据本实施方式，能够利用绝缘膜15、16将n型表面电极6及导电体部9与活性层3及p型导电层4电绝缘，因而不需要形成凹部20（在图31（a）等中示出）。因此，能够实现工序的简化。
并且，安装侧的面（发光二极管元件50D的主面）平坦，没有阶差，因而在进行倒装片安装时，对于n型表面电极6、p型电极5都能够使用相同高度的凸点，能够简化安装。
并且，能够防止阶差部分的形状不良和电场集中，因而不存在由于在阶差部分产生的漏电流及破损而导致的不良，可靠性及成品率提高。
（实施方式13）
下面，使用图33（a）～图35说明本发明的发光二极管装置的实施方式13。在本实施方式中，在发光二极管元件的背面侧也设置绝缘膜。
图33（a）是表示实施方式13的第1发光二极管装置53A的剖视图。第1发光二极管装置53A是实施方式11的发光二极管装置51C的变形例。图33（b）是表示图33（a）所示的发光二极管元件52A的背面的俯视图。图33（c）是表示图33（a）所示的发光二极管元件52A的主面的俯视图。在图33（a）～（c）中，对与图31（a）～（c）相同的构成要素采用相同标号示出。
如图33所示，在本实施方式的发光二极管元件52A中，在n型导电层2的背面2c设有绝缘膜17。绝缘膜17设于n型导电层2的背面2c中的位于通孔8周边的部分（与绝缘膜16相对的部分）。
在n型导电层2的背面2c设有n型背面电极7。在n型导电层2的背面2c中的设有绝缘膜17的部分，n型背面电极7设于绝缘膜17的背面侧。在n型导电层2的背面2c中的没有设置绝缘膜17的部分，n型背面电极7被设置为直接与n型导电层2相接。n型背面电极7在通孔8的开口部中与导电体部9接触。
绝缘膜17可以由与绝缘膜15相同的材料构成，也可以由不同的材料构成。优选绝缘膜16的厚度100nm以上500nm以下。绝缘膜17能够通过在形成通孔8后进行用于在n型导电层2的背面2c侧形成氧化硅膜的CVD法等而形成。然后，在绝缘膜17的背面侧及n型导电层2的背面2c中露出的部分设置n型背面电极7。
并且，也可以在p型导电层4的主面中的除了形成有p型电极5的区域之外的区域残留有绝缘膜。
除此之外的第1发光二极管装置53A的结构与图31（a）～（c）所示的发光二极管装置51C相同。
图34（a）是表示实施方式13的第2发光二极管装置53B的剖视图。第2发光二极管装置53B是实施方式12的发光二极管装置51D的变形例。图34（b）是表示图34（a）所示的发光二极管元件52B的背面的俯视图。图34（c）是表示图34（a）所示的发光二极管元件52B的主面的俯视图。在图34（a）～（c）中对与图32（a）～（c）相同的构成要素使用相同标号示出。
如图34所示，在本实施方式的发光二极管元件52B中，在n型导电层2的背面2c设有绝缘膜17。绝缘膜17设于n型导电层2的背面2c中的位于通孔8周边的部分（与绝缘膜16相对的部分）。
在n型导电层2的背面2c设有n型背面电极7。在n型导电层2的背面2c中的设有绝缘膜17的部分，n型背面电极7设于绝缘膜17的背面侧。在n型导电层2的背面2c中的没有设置绝缘膜17的部分，n型背面电极7被设置为直接与n型导电层2相接。n型背面电极7在通孔8的开口中与导电体部9接触。
除此之外的第2发光二极管装置53B的结构与图32（a）～（c）所示的发光二极管装置51D相同。
图35是表示图33所示的发光二极管装置53B的发光比的模拟结果的曲线图。图35所示的曲线图示出了沿着图33（c）中的活性层3内的A－A’剖面的发光比。该模拟假定了阳极电极宽度为100μm的元件而进行。图35所示的曲线图的横轴表示将A’侧的阳极电极端设为x＝0μm、将A侧的阳极电极端设为x＝100μm的情况下的位置。纵轴表示将x＝100μm时的发光比设为1的情况下的比值。作为比较，在图35中示出了实施方式9（图28所示）和实施方式11（图31所示）的模拟结果。本实施方式的构造及实施方式9和实施方式11的构造都假定以c面为主面的元件，对电流为0.8A时的发光比的分布进行了比较。本实施方式的元件是与第1实施方式相比更容易应对高输出的构造，因而图35的模拟是在流过比图29（b）的模拟时更多的电流的动作条件下进行的。其结果是，例如在图29（b）中，实施方式9的发光比基本均匀，而在图35中则是x值越大，实施方式9的发光比越小。
根据图35所示的结果可知，根据本实施方式，通孔8的周边的发光比减小，能够得到均匀的发光。与实施方式9的构造（图28所示）相比，实施方式11的构造（图31所示）能够得到均匀的发光，而与实施方式11的构造（图31所示）相比，实施方式13的构造（图33所示）能够得到均匀的发光。
根据本实施方式的各个第1、第2发光二极管装置53A、53B，能够得到与各个实施方式11或者12相同的效果。
另外，根据本实施方式，通过设置绝缘膜17，能够使n型背面电极7中的位于通孔8周边的部分不与n型导电层2接触。由此，能够抑制发光强度在通孔8的周边增强，能够得到均匀的发光图案。在n型导电层2的厚度为5μm等的较小值时，流向n型背面电极7侧的电流的量多，因而效果尤其大。
另外，作为本实施方式，示出了实施方式11和实施方式12的变形例，但也可以在实施方式9和实施方式10的构造中设置绝缘膜17。
（实施方式14）
下面，使用图36（a）～图37（c）说明本发明的发光二极管装置的实施方式14。在本实施方式中，在n型基板1上形成n型半导体层2e后，基板没有被整体去除，而是残留基板（的全部或者一部分）来形成n型导电层2。
图36（a）是表示实施方式14的第1发光二极管装置55A的剖视图。第1发光二极管装置55A是实施方式9的发光二极管装置51A的变形例。图36（b）是表示图36（a）所示的发光二极管元件54A的背面的俯视图。图36（c）是表示图36（a）所示的发光二极管元件54A的主面的俯视图。
如图36所示，本实施方式的第1发光二极管装置55A具有n型基板1。在n型基板1的主面1a设有n型半导体层2e，在n型基板1的背面1b设有由ITO（Indium Tin Oxide）等透明材料构成的n型背面电极7。通孔8不仅贯通n型半导体层2e，而且也贯通n型基板1。构成通孔8的内壁的n型半导体层2e及n型基板1被绝缘膜15覆盖。除此之外的第1发光二极管装置55A的结构与图28（a）～（c）所示的发光二极管装置51A相同。在图36（a）～（c）中，对与图28（a）～（c）相同的构成要素采用相同标号示出。
图37（a）是表示实施方式14的第2发光二极管装置55B的剖视图。第2发光二极管装置55B是实施方式12的发光二极管装置51D的变形例。图37（b）是表示图37（a）所示的发光二极管元件54B的背面的俯视图。图37（c）是表示图37（a）所示的发光二极管元件54B的主面的俯视图。
如图37所示，本实施方式的第2发光二极管装置55B具有n型基板1。在n型基板1的主面1a设有n型半导体层2e，在n型基板1的背面1b设有由ITO（Indium Tin Oxide）等透明材料构成的n型背面电极7。通孔8不仅贯通n型半导体层2e、活性层3及p型导电层4，而且也贯通n型基板1。构成通孔8的内壁的n型半导体层2e、活性层3、p型导电层4及n型基板1被绝缘膜15覆盖。除此之外的第2发光二极管装置55B的结构与图32（a）～（c）所示的发光二极管装置51D相同。在图37（a）～（c）中，对与图32（a）～（c）相同的构成要素采用相同标号示出。
n型基板1的杂质浓度例如为1×1017cm-3以上1×1018cm-3以下。n型基板1的厚度例如约为50μm以上100μm以下。通常，n型基板1通过研磨等被磨削为期望的厚度。n型导电层2e是通过在n型基板1上外延生长而形成的，例如具有3μm以上10μm以下的厚度。
n型基板1与n型半导体层2e的合计厚度越小，所取出的光的量就越多，但是将基板从n型导电层2e去除、剥离的工序是困难的。尤其是，由于GaN基板是与由GaN构成的n型半导体层2e相同的材料，因而与使用蓝宝石基板、SiC基板的情况相比，更难去除、剥离。
根据本实施方式的各个第1、第2发光二极管装置55A、55B，能够得到与各个实施方式9、12相同的效果。省略有关相同效果的说明。另外，在本实施方式中能够省略基板的去除、剥离工序，因而能够简化工序。并且，GaN的热传导性高，因而通过在活性层3与n型背面电极7之间配置n型基板1，能够使活性层3的热迅速释放到背面侧。由此，能够抑制活性层3的温度上升。
另外，作为本实施方式，示出了实施方式9及12的变形例，但也可以在实施方式10、11、13的构造中设置基板。
（实施方式15）
下面，使用图38（a）～图41（c）说明本发明的发光二极管装置的实施方式15。在本实施方式中，在通孔8的内部形成有空洞。
图38（a）是表示实施方式15的第1发光二极管装置57A的剖视图。第1发光二极管装置57A是实施方式9的发光二极管装置51A的变形例。图38（b）是表示图38（a）所示的发光二极管元件56A的背面的俯视图。图38（c）是表示图38（a）所示的发光二极管元件56A的主面的俯视图。
在第1发光二极管装置57A中，在通孔8的内壁形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。
除此之外的第1发光二极管装置57A的结构与图28（a）～（c）所示的发光二极管装置51A相同。在图38（a）～（c）中对与图28（a）～（c）相同的构成要素使用相同标号示出。
图39（a）是表示实施方式15的第2发光二极管装置57B的剖视图。第2发光二极管装置57B是实施方式10的发光二极管装置51B的变形例。图39（b）是表示图39（a）所示的发光二极管元件56B的背面的俯视图。图39（c）是表示图39（a）所示的发光二极管元件56B的主面的俯视图。
在第2发光二极管装置57B中，绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。
除此之外的第2发光二极管装置57B的结构与图30（a）～（c）所示的发光二极管装置51B相同。在图39（a）～（c）中对与图30（a）～（c）相同的构成要素使用相同标号示出。
图40（a）是表示实施方式15的第3发光二极管装置57C的剖视图。第3发光二极管装置57C是实施方式15的第1发光二极管装置53A的变形例。图40（b）是表示图40（a）所示的发光二极管元件56C的俯视图。图40（c）是表示图40（a）所示的发光二极管元件56C的主面的俯视图。
在第3发光二极管装置57C中，绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。在n型导电层2的背面2c中的位于通孔8周边的部分设有绝缘膜17。在n型导电层2的主面2d中的位于通孔8周边的部分设有绝缘膜16。
除此之外的第3发光二极管装置57C的结构与图33（a）～（c）所示的发光二极管装置51B相同。在图40（a）～（c）中对与图33（a）～（c）相同的构成要素使用相同标号示出。
图41（a）是表示实施方式15的第4发光二极管装置57D的剖视图。第4发光二极管装置57D是实施方式15的第2发光二极管装置53B的变形例。图41（b）是表示图41（a）所示的发光二极管元件56D的背面的俯视图。图41（c）是表示图41（a）所示的发光二极管元件56D的主面的俯视图。
在第4发光二极管装置57D中，通孔8设于n型导电层2、活性层3、p型导电层4。绝缘膜15覆盖通孔8的内壁，在绝缘膜15的内侧形成有导电体部9。导电体部9没有填充于通孔8内，在通孔8的内部形成有空洞。在n型导电层2的背面中的位于通孔8周边的部分设有绝缘膜17。在n型导电层2的主面2d中的位于通孔8周边的部分设有绝缘膜16。
除此之外的第4发光二极管装置57D的结构与图34（a）～（c）所示的第2发光二极管装置53B相同。在图41（a）～（c）中对与图34（a）～（c）相同的构成要素使用相同标号示出。
根据本实施方式的各个第1、第2、第3、第4发光二极管装置57A、57B、57C、57D，能够得到与各个实施方式9、10、13相同的效果。另外，根据本实施方式能够得到以下效果。GaN发光二极管容易发热，有时芯片温度会上升到100K附近。GaN与作为导电体部9而使用的Al的线膨胀系数的差较大，分别是3～6×10-6/K、23×10-6/K。通过像本实施方式这样在通孔8内设置空洞，即使元件的温度上升而导电体部9膨胀，也能够防止对n型导电层2中的位于通孔8周边的部分施加强应力。由此，能够防止在通孔8的周边产生破裂或者剥离。
另外，本实施方式具有在实施方式9、10、13所示的构造的导电体部9的中央部设置空洞的构造，也可以在实施方式11、12、14等的构造中，在导电体部9的中央部设置空洞。
（实施方式16）
下面，使用图42（a）～图44（c）说明本发明的发光二极管装置的实施方式16。在实施方式9～15中，将n型背面电极7整体上设于n型导电层2（或者n型基板1）的背面，而在本实施方式中，相互隔开间隔地设置n型背面电极7。
图42（a）是表示实施方式16的第1发光二极管装置59A的剖视图。第1发光二极管装置59A是实施方式9的发光二极管装置51A的变形例。图42（b）是表示图42（a）所示的发光二极管元件58A的背面的俯视图。图42（c）是表示图42（a）所示的发光二极管元件58A的主面的俯视图。
在本实施方式的第1发光二极管装置59A中，n型背面电极7形成于n型导电层2的背面2c。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。n型背面电极7具有覆盖导电体部（n型贯通电极）9的主部7a、从主部7a沿x方向延伸的线状的x方向延伸部7b、以及沿z方向延伸的多个线状的z方向延伸部7c。x方向延伸部7b与各个z方向延伸部7c的两端部连接，由此，主部7a、x方向延伸部7b以及z方向延伸部7c全部电连接。这样，n型背面电极7以近似均匀的密度设于背面2c，由此能够均匀地对活性层3施加电压。在活性层3产生的光在n型导电层2的背面从x方向延伸部7b及z方向延伸部7c的间隙被取出。
除此之外的第1发光二极管装置59A的结构与图28（a）～（c）所示的发光二极管装置51A相同。在图42（a）～（c）中对与图28（a）～（c）相同的构成要素使用相同标号示出。
图43（a）是表示实施方式16的第2发光二极管装置59B的剖视图。第2发光二极管装置59B是实施方式12的发光二极管装置51D的变形例。图43（b）是表示图43（a）所示的发光二极管元件58B的背面的俯视图。图43（c）是表示图43（a）所示的发光二极管元件58B的主面的俯视图。
在本实施方式的第2发光二极管装置59B中，n型背面电极7形成于n型导电层2的背面2c。在从与n型导电层2的主面2d垂直的方向（y方向）观察时，n型背面电极7不仅设于与n型表面电极6重叠的部分，而且也设于夹着活性层3而与p型电极5重叠的部分。n型背面电极7具有覆盖导电体部9的主部7a、从主部7a沿x方向延伸的线状的x方向延伸部7b、以及沿z方向延伸的多个线状的z方向延伸部7c。x方向延伸部7b与各个z方向延伸部7c的两端部连接，由此，主部7a、x方向延伸部7b以及z方向延伸部7c全部电连接。这样，n型背面电极7以近似均匀的密度设于背面2c，由此能够均匀地对活性层3施加电压。在活性层3产生的光在n型导电层2的背面从x方向延伸部7b及z方向延伸部7c的间隙被取出。
除此之外的第2发光二极管装置59B的结构与图32（a）～（c）所示的发光二极管装置51D相同。在图43（a）～（c）中对与图32（a）～（c）相同的构成要素使用相同标号示出。
另外，本实施方式中的n型背面电极7不一定具有如图42（b）、图43（b）所示的形状。只要能够以近似均匀的密度配置于背面2c、并且设有用于从背面2c取出光的间隙，则也可以具有格子形状等其它形状。图44是表示格子形状的n型背面电极7的俯视图。
根据本实施方式的各个第1、第2发光二极管装置59A、59B，能够得到与各个实施方式9、12相同的效果。另外，在本实施方式中，在n型背面电极7设有用于取出光的间隙，因而n型背面电极7的材料可以使用不透明的材质。例如，n型背面电极7可以使用接触电阻低且低价的Ti/Al等金属。
另外，本实施方式是实施方式9、12的构造的变形例，也可以在实施方式10、11、13～15等的构造中相互分开地设置n型背面电极7。
（实施方式17）
下面，使用图45（a）说明本发明的发光二极管装置的实施方式17。在实施方式9～16中，将通孔8设置在具有四方形的平面形状（与n型导电层2的主面2d平行的方向上的平面形状）的n型导电层2的角部，而在本实施方式中沿着四方形的一边形成通孔8。
图45（a）是表示实施方式17的发光二极管装置61A的剖视图。发光二极管装置61A是实施方式10的发光二极管装置51B的变形例。图45（b）是表示图45（a）所示的发光二极管元件60A的背面的俯视图。图45（c）是表示发光二极管元件60A的主面的俯视图。
在本实施方式中，通孔8及n型表面电极6被配置于具有四方形的平面形状的n型导电层2的端部（x方向的端部）。通孔8及n型表面电极6具有沿着x方向的边和沿着z方向的边。在通孔8及n型表面电极6中，沿着z方向的边比沿着x方向的边长，通孔8及n型表面电极6具有长方形的平面形状。
在实施方式10中，在具有四方形的平面形状的发光二极管元件50B的角部（从与n型导电层2的主面2d垂直的方向观察的角部）设置n型表面电极6（在图30（c）等中示出），并以包围n型表面电极6的周围的方式设置的活性层3、p型导电层4及p型电极5。与此相对，在本实施方式中，n型表面电极6沿着n型导电层2的一边（沿着z方向的边）形成为长方形的平面形状，与n型表面电极6邻接地设置具有四方形的平面形状的活性层3、p型导电层4及p型电极5。
通孔8及n型表面电极6的4个角部可以是圆角，也可以是大致圆形。即，只要确定为能够得到期望的配光图案的通孔8及n型表面电极6的形状即可。
除此之外的发光二极管装置61A的结构与图30（a）～（c）所示的发光二极管装置51B相同。在图38（a）～（c）中对与图30（a）～（c）相同的构成要素使用相同标号示出。
根据本实施方式的发光二极管装置61A，能够得到与实施方式10相同的效果。
另外，在本实施方式中，设置具有四方形的平面形状的p型电极5、p型导电层4及活性层3。由此，与实施方式10相比，能够得到对称的没有缺失部分的发光分布。活性层3的平面形状只要是能够提供期望的配光图案的形状即可，例如也可以是圆形。根据本实施方式，能够使发光形状良好地平衡。
另外，本实施方式是实施方式10的构造的变形例，也可以在实施方式9、11～16等的构造中，使通孔8的平面形状为长方形。
根据实施方式9～17，不会产生焊丝及接合部分的阴影，因而能够实现良好的放射图案。
另外，上述的记载只不过用来说明优选的实施方式的一例，本发明不限于上述的记载。
工业实用性
本发明的半导体发光元件适合用作显示装置、照明装置、LCD背光源的光源。
标号说明
1：n型基板
1a：主面
1b：背面
2：n型导电层
2a：第1区域
2b：第2区域
2c：背面
2d：主面
2e：n型半导体层
3：活性层
4：p型导电层
4a：主面
4c：第1区域
4d：第2区域
5：p型电极
6：n型表面电极
7：n型背面电极
7a：主部
7b：x方向延伸部
7c：z方向延伸部
8：通孔
9：导电体部
10：凸点
11：凸点
12：安装基板
13：凸点位置
14：发光二极管元件
14A：发光二极管装置
15：绝缘膜
16：绝缘膜
20：凹部
21：半导体层叠构造
22：焊盘
23：焊丝
30A、30B、30C：发光二极管元件
31A、31B、31C：发光二极管装置
32A、32B、32C：发光二极管元件
33A、33B、33C：第1、第2、第3发光二极管装置
34A、34B、34C：发光二极管元件
35A、35B、35C：第1、第2、第3发光二极管装置
36A、36B、36C：发光二极管元件
37A、37B、37C：第1、第2、第3发光二极管装置
38A、38B、38C：发光二极管元件
39A、39B、39C：第1、第2、第3发光二极管装置
40A、40B：发光二极管元件
41A、41B：发光二极管装置
50A、50B、50C、50D：发光二极管元件
51A、51B、51C、51D：发光二极管装置
52A、52B：发光二极管元件
53A、53B：发光二极管装置
54A、54B：发光二极管元件
55A、55B：发光二极管装置
56A、56B、56C、56D：发光二极管元件
57A、57B、57C、57D：发光二极管装置
58A、58B：发光二极管元件
59A、59B：发光二极管装置
60A：发光二极管元件
61A：发光二极管装置

Claims (20)

1.一种发光二极管元件，具有：
第1导电型的第1半导体层，具有第1表面区域、第2表面区域及背面，由氮化镓类化合物构成；
第2导电型的第2半导体层，设于所述第1表面区域之上；
活性层，位于所述第1半导体层和所述第2半导体层之间；
第1电极，设于所述第2半导体层的主面；
第1绝缘膜，设于通孔的内壁，该通孔贯通所述第1半导体层，并在所述第2表面区域及所述背面具有开口；
导电体部，在所述通孔的内部设于所述第1绝缘膜的表面；
第2电极，设于所述第2表面区域之上，与所述导电体部相接；以及
第3电极，设于所述第1半导体层的所述背面，与所述导电体部相接。
2.根据权利要求1所述的发光二极管元件，
所述第1半导体层具有半导体基板和在所述半导体基板的主面上形成的氮化镓类化合物半导体层，所述第1半导体层的所述背面是所述半导体基板的背面，所述第1表面区域和所述第2表面区域是所述氮化镓类化合物半导体层的表面上的区域。
3.根据权利要求1或2所述的发光二极管元件，
在所述第2表面区域中的位于所述通孔的周围的区域设有第2绝缘膜，所述第2电极设于所述第2绝缘膜上。
4.根据权利要求1～3中任意一项所述的发光二极管元件，
在从与所述第1半导体层的主面垂直的方向观察时，所述第3电极设于与所述第1电极重叠的区域。
5.根据权利要求1～4中任意一项所述的发光二极管元件，
在从与所述第1半导体层的主面垂直的方向观察时，所述通孔沿着所述第1半导体层的一边设置，所述活性层设于所述第1半导体层中的设有所述通孔的区域的旁边，并且为大致四方形的平面形状。
6.根据权利要求1～5中任意一项所述的发光二极管元件，
在从与所述第1半导体层的主面垂直的方向观察时，所述第3电极在与所述第1电极重叠的区域中相互隔开间隔而配置。
7.根据权利要求1～6中任意一项所述的发光二极管元件，
在所述通孔内配置有被所述导电体部包围的空间。
8.根据权利要求1～7中任意一项所述的发光二极管元件，
在所述第1半导体层的所述背面，在位于所述通孔的周围的区域设有第3绝缘膜，所述第3电极设于所述第3绝缘膜的背面侧。
9.根据权利要求1～8中任意一项所述的发光二极管元件，
所述第1表面区域及所述第2表面区域是m面上的区域。
10.根据权利要求1～8中任意一项所述的发光二极管元件，
所述第1表面区域及所述第2表面区域是m面以外的面上的区域。
11.一种发光二极管元件，具有：
第1导电型的第1半导体层，包括具有主面和背面的半导体基板和形成于所述半导体基板的主面上的氮化镓类化合物半导体层；
第2导电型的第2半导体层，设于所述氮化镓类化合物半导体层的主面之上；
活性层，位于所述第1半导体层和所述第2半导体层之间；
第1电极，设于所述第2半导体层的主面中的第1区域；
第1绝缘膜，设于通孔的内壁，该通孔贯通所述第1半导体层、所述第2半导体层及所述活性层，并且在所述第2半导体层的主面中的第2区域以及所述半导体基板的所述背面具有开口；
导电体部，在所述通孔的内部设于所述第1绝缘膜的表面；
第2电极，设于所述第2区域之上，与所述导电体部相接；以及
第3电极，设于所述半导体基板的所述背面，与所述导电体部相接。
12.根据权利要求11所述的发光二极管元件，
在所述第2区域中的位于所述通孔的周围的区域设有第2绝缘膜，所述第2电极设于所述第2绝缘膜上。
13.根据权利要求11或12所述的发光二极管元件，
在从与所述第1半导体层的所述主面垂直的方向观察时，所述第3电极设于与所述第1电极重叠的区域。
14.根据权利要求11～13中任意一项所述的发光二极管元件，
在从与所述第1半导体层的所述主面垂直的方向观察时，所述通孔沿着所述第1半导体层的一边设置，所述活性层设于所述第1半导体层中的设有所述通孔的区域的旁边，并且为大致四方形的平面形状。
15.根据权利要求11～14中任意一项所述的发光二极管元件，
在从与所述第1半导体层的所述主面垂直的方向观察时，所述第3电极在与所述第1电极重叠的区域中相互隔开间隔而配置。
16.根据权利要求11～15中任意一项所述的发光二极管元件，
在所述通孔内配置有被所述导电体部包围的空间。
17.根据权利要求11～16中任意一项所述的发光二极管元件，
在所述第1半导体层的所述背面，在位于所述通孔的周围的区域设有第3绝缘膜，所述第3电极设于所述第3绝缘膜的背面侧。
18.根据权利要求11～17中任意一项所述的发光二极管元件，
所述氮化镓类化合物半导体层的主面是m面。
19.根据权利要求11～17中任意一项所述的发光二极管元件，
所述氮化镓类化合物半导体层的主面是m面以外的面上的区域。
20.一种发光二极管装置，具有：
权利要求1～19中任意一项所述的发光二极管元件；以及
安装基板，
所述发光二极管元件被配置于所述安装基板上，以使配置有所述第1电极及所述第2电极的一侧与所述安装基板相对。
CN2011800114581A 2010-04-01 2011-03-30 发光二极管元件及发光二极管装置 Pending CN102792471A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010085379 2010-04-01
JP2010-085379 2010-04-01
JP2010-085378 2010-04-01
JP2010085378 2010-04-01
PCT/JP2011/001895 WO2011125311A1 (ja) 2010-04-01 2011-03-30 発光ダイオード素子および発光ダイオード装置

Publications (1)

Publication Number Publication Date
CN102792471A true CN102792471A (zh) 2012-11-21

Family

ID=44762282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800114581A Pending CN102792471A (zh) 2010-04-01 2011-03-30 发光二极管元件及发光二极管装置

Country Status (5)

Country Link
US (1) US20130009196A1 (zh)
JP (1) JP4866491B2 (zh)
CN (1) CN102792471A (zh)
DE (1) DE112011101156T5 (zh)
WO (1) WO2011125311A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322067A (zh) * 2014-06-13 2016-02-10 首尔伟傲世有限公司 发光二极管
US9391239B2 (en) 2013-02-04 2016-07-12 Industrial Technology Research Institute Light emitting diode
US9425359B2 (en) 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
US9548424B2 (en) 2013-02-04 2017-01-17 Industrial Technology Research Institute Light emitting diode
CN108269900A (zh) * 2016-12-28 2018-07-10 日亚化学工业株式会社 发光装置及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010436A1 (ja) 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
WO2014041769A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
JP6155608B2 (ja) * 2012-11-21 2017-07-05 市光工業株式会社 車両用灯具
JP5986904B2 (ja) * 2012-11-21 2016-09-06 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
JP2014116392A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
US10121822B2 (en) * 2013-12-02 2018-11-06 Nanyang Technological University Light-emitting device and method of forming the same
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN109698264B (zh) * 2017-10-20 2020-08-18 展晶科技(深圳)有限公司 发光二极管及其制造方法
DE102018103505A1 (de) * 2018-02-16 2019-08-22 Osram Opto Semiconductors Gmbh Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
DE102018127201A1 (de) * 2018-10-31 2020-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245535A1 (en) * 2000-10-23 2004-12-09 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
TW200512948A (en) * 2003-09-16 2005-04-01 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
CN1618133A (zh) * 2001-11-19 2005-05-18 三洋电机株式会社 化合物半导体发光元件及其制造方法
CN1717137A (zh) * 2004-05-21 2006-01-04 株式会社半导体能源研究所 照明装置
CN1828969A (zh) * 2005-02-05 2006-09-06 三星Sdi株式会社 有机发光器件和白光发射器件
CN1851948A (zh) * 2006-05-29 2006-10-25 金芃 通孔垂直结构的半导体芯片或器件
CN1922733A (zh) * 2004-02-20 2007-02-28 奥斯兰姆奥普托半导体有限责任公司 光电组件、具有多个光电组件的装置和用于制造光电组件的方法
CN101009339A (zh) * 2006-01-24 2007-08-01 新世纪光电股份有限公司 氮化镓系半导体的成长方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812502B1 (en) * 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
EP1234344B1 (en) * 1999-12-03 2020-12-02 Cree, Inc. Enhanced light extraction in leds through the use of internal and external optical elements
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3924756B2 (ja) * 2002-01-21 2007-06-06 松下電器産業株式会社 窒化物半導体レーザ素子の製造方法
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
TWI312582B (en) * 2003-07-24 2009-07-21 Epistar Corporatio Led device, flip-chip led package and light reflecting structure
JP4996463B2 (ja) * 2004-06-30 2012-08-08 クリー インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US7625778B2 (en) * 2005-06-08 2009-12-01 Chunghwa Picture Tubes, Ltd. Method of manufacturing a substrate-free flip chip light emitting diode
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
JP2009043832A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 半導体発光素子
KR100981275B1 (ko) * 2008-09-25 2010-09-10 주식회사 에피밸리 3족 질화물 반도체 발광소자
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245535A1 (en) * 2000-10-23 2004-12-09 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
CN1618133A (zh) * 2001-11-19 2005-05-18 三洋电机株式会社 化合物半导体发光元件及其制造方法
TW200512948A (en) * 2003-09-16 2005-04-01 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
CN1922733A (zh) * 2004-02-20 2007-02-28 奥斯兰姆奥普托半导体有限责任公司 光电组件、具有多个光电组件的装置和用于制造光电组件的方法
CN1717137A (zh) * 2004-05-21 2006-01-04 株式会社半导体能源研究所 照明装置
CN1828969A (zh) * 2005-02-05 2006-09-06 三星Sdi株式会社 有机发光器件和白光发射器件
CN101009339A (zh) * 2006-01-24 2007-08-01 新世纪光电股份有限公司 氮化镓系半导体的成长方法
CN1851948A (zh) * 2006-05-29 2006-10-25 金芃 通孔垂直结构的半导体芯片或器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391239B2 (en) 2013-02-04 2016-07-12 Industrial Technology Research Institute Light emitting diode
US9425359B2 (en) 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
TWI557942B (zh) * 2013-02-04 2016-11-11 財團法人工業技術研究院 發光二極體
US9548424B2 (en) 2013-02-04 2017-01-17 Industrial Technology Research Institute Light emitting diode
CN105322067A (zh) * 2014-06-13 2016-02-10 首尔伟傲世有限公司 发光二极管
US10069040B2 (en) 2014-06-13 2018-09-04 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
CN105322067B (zh) * 2014-06-13 2018-12-28 首尔伟傲世有限公司 发光二极管
CN108269900A (zh) * 2016-12-28 2018-07-10 日亚化学工业株式会社 发光装置及其制造方法
CN108269900B (zh) * 2016-12-28 2022-06-03 日亚化学工业株式会社 发光装置及其制造方法

Also Published As

Publication number Publication date
US20130009196A1 (en) 2013-01-10
DE112011101156T5 (de) 2013-01-24
JP4866491B2 (ja) 2012-02-01
JPWO2011125311A1 (ja) 2013-07-08
WO2011125311A1 (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
CN102792471A (zh) 发光二极管元件及发光二极管装置
CN102473806B (zh) 发光二极管
CN102067343B (zh) 用于制造光电子器件的方法以及光电子器件
EP2398075B1 (en) Nitride semiconductor light-emitting element
US9059149B2 (en) Electronic device package and packaging substrate for the same
JP2010537408A (ja) マイクロピクセル紫外発光ダイオード
EP3652792B1 (en) Light emitting diode and manufacturing method thereof
JP2009302314A (ja) ＧａＮ系半導体装置
KR20160000513A (ko) 반도체 발광소자 패키지
US9281341B2 (en) Light emitting device and fabricating method thereof
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP2006294697A (ja) 発光素子およびその製造方法
JP2005150664A (ja) 発光素子及びその製造方法
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20130320293A1 (en) Semiconductor light emitting device package and method of manufacturing the same
KR20120111758A (ko) 발광소자 및 그 제조방법
JP4058592B2 (ja) 半導体発光素子及びその製造方法
KR20130021931A (ko) 반도체 발광소자 및 그 제조방법
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR20110132159A (ko) 반도체 발광소자 및 그 제조방법
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100990642B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2021138873A1 (zh) 半导体结构及其衬底、半导体结构及其衬底的制作方法
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121121