CN102782779A - 螺线管驱动电路 - Google Patents

Abstract

提供抑制由浪涌电压引起的响应延迟现象的螺线管驱动电路。螺线管驱动电路（10）包括：螺线管线圈（11），进行金属芯吸附动作；双向齐纳二极管（40），与所述螺线管线圈（11）并联连接，吸收停止对螺线管线圈（11）通电后所产生的浪涌电压直到所述浪涌电压降至齐纳电压为止；以及保持晶体管（32），与上述螺线管线圈（11）和双向齐纳二极管（40）串联连接。当施加电源电压时，保持晶体管（32）被导通，从而形成螺线管线圈11的通电路径。在上述的结构中，通过双向齐纳二极管（40）被降至齐纳电压的浪涌电压被施加至保持晶体管（32）。

Description

螺线管驱动电路

技术领域

本发明涉及驱动电磁阀的螺线管驱动电路。

背景技术

作为驱动电磁阀的部件，人们熟知通过在螺线管线圈通电来进行金属芯吸附动作的螺线管驱动电路。如专利文献1所示，人们熟知的螺线管驱动电路包括：时钟电路，具有电容器；吸附晶体管，在时钟电路规定的时钟时间中被导通，由此流经与金属芯吸附动作对应的吸附电流；以及保持晶体管，时钟时间经过之后被导通，从而流经小于吸附电流的保持电流。

其中，停止对螺线管线圈通电时，产生浪涌电压。为了吸收所述浪涌电压，专利文献1的螺线管驱动电路包括与螺线管线圈反并联的二极管。浪涌电压被吸收直到降至二极管的顺向阈值电压为止，因此，可降低浪涌电压对于其他元件产生的影响。

现有技术文献

专利文献

专利文献1：日本专利公开公报“特开平10-184974”

发明内容

技术问题

然而，在浪涌电压降至阈值电压之前，电流流经螺线管线圈。此时，由于二极管的顺向阈值电压为低电压（1V左右），因此基于浪涌电压的螺线管线圈的通电时间增加，并且由浪涌电压引起的电磁阀的响应延迟时间增加。

其中，近年来要求能够高速切换的电磁阀。因此，当由上述的浪涌电压引起的响应延迟时间较长时，可能会产生不能实施高速切换的不宜情况。

本发明是鉴于如上所述的实际情况提出的，其目的在于提供通过抑制由浪涌电压引起的响应延迟现象能够进行高速切换的螺线管驱动电路。

技术手段

下面，示出效果等来对解决上述技术问题的有效的方式等进行说明。

手段1.一种螺线管驱动电路，包括：螺线管线圈，通过被通电而产生磁场，并且驱动电磁阀；以及开关元件，与所述螺线管线圈串联连接，其中，所述螺线管线圈和所述开关元件的串联连接体被连接至施加电源电压的一对电源端子上，当在施加有所述电源电压的情况下所述开关元件变成导通状态，从而形成所述螺线管线圈的通电路径，所述螺线管线圈被通电，所述螺线管驱动电路的特征在于，作为所述开关元件，包括：第一开关元件，从施加所述电源电压开始经过预先设定的特定时间为止的期间中处于导通状态；以及第二开关元件，与所述第一开关元件并联连接，并且在施加所述电源电压的期间中处于导通状态；作为所述螺线管线圈的通电路径，设置有：经由所述第一开关元件的第一通电路径；以及经由所述第二开关元件的第二通电路径。在所述第二通电路径上设置有限流电阻，使得在所述第二通电路径上流经的电流小于在所述第一通电路径上流经的电流，并且，在所述各通电路径之外，另外并联设置有：连接所述第一开关元件的输入端子和所述一对电源端子中的一个电源端子的第一输入路径；以及连接所述第二开关元件的输入端子和所述一个电源端子的第二输入路径。所述螺线管驱动电路还包括：时钟电路，设置在所述第一输入路径上，并且在所述特定时间中对所述第一开关元件供应用于使所述第一开关元件变成导通状态的驱动功率；以及浪涌吸收电路，具有齐纳二极管或者变阻器，吸收停止对所述螺线管线圈通电后所产生的浪涌电压直到所述浪涌电压降至使所述齐纳二极管或者所述变阻器成为导通状态的阈值电压为止；在降至所述阈值电压之前使吸收的浪涌电压被施加至所述各开关元件。

根据手段1，当施加电源电压时，各开关元件变成导通状态。此时，由于在第二通电路径上设置有限流电阻，因此电流流经第一通电路径。然后，第一开关元件在从开始施加电源电压的时刻开始经过特定时间的时刻变成断开状态，电流流经第二通电路径。所述电流小于流经第一通电路径的电流。由此，当开始施加电源电压时，流经与电磁阀的金属芯吸附动作对应的电流，所述金属芯吸附动作结束后，流经小于所述电流的电流，由此能够降低功耗。

在上述的结构中，当产生浪涌电压时，由齐纳二极管或者变阻器吸收所述浪涌电压，直到降至作为阈值电压的齐纳电压或者变阻器电压为止。由于能够将上述的齐纳电压或者变阻器电压设定为大于二极管的顺向的阈值电压，因此，相比将二极管作为吸收浪涌电压的部件设置的结构，能够缩短阈值电压保持时间。由此能够实现缩短电磁阀的响应延迟时间，并且能够应对高速切换。从而能够应对电磁阀的高速切换。然而，当将阈值电压设得较高的情况下，减小至所述阈值电压的浪涌电压被施加至耐压性相对较弱的元件时，存在所述元件遭破坏的担忧。尤其是，将电容器作为时钟电路设置时，存在电容器被浪涌电压破坏的担忧。

相对于此，根据本手段，在降至阈值电压前所吸收的浪涌电压被施加至各开关元件，因此限制所述浪涌电压被施加至其他元件的现象。由此能够降低浪涌电压对其他元件产生的影响。从而能够抑制破坏其他元件等现象，并且能够缩短电磁阀的响应延迟时间。

手段2.手段1所记载的螺线管驱动电路的特征在于，所述浪涌吸收电路与所述螺线管线圈并联连接，并且与所述各开关元件串联连接，所述各输入路径和所述各通电路径互相独立，使得所述浪涌电压不会被传送至所述各输入路径。

根据手段2，由于浪涌吸收电路相对于螺线管线圈并联设置，因此当产生浪涌电压时，由螺线管线圈和浪涌吸收电路形成闭环。另外，闭环吸收浪涌电压直到所述浪涌电压降至阈值电压为止。

在上述的结构中，当各开关元件因浪涌电压变成导通状态时，浪涌电压被施加至非开关元件的其他元件，从而存在破坏所述其他元件的担忧。

此外，以与螺线管驱动电路并联连接的方式设置其他电路时，就浪涌电压保护角度而言，有时按照与本螺线管驱动电路并联连接且对于浪涌电压而言成为顺向的方式设置二极管。此时，如果开关元件因浪涌电压成为导通状态，则由开关元件、二极管以及螺线管线圈形成闭环。此时，直到浪涌电压降至小于阈值电压的低电压（二极管的顺向的阈值电压）为止，电流持续流经螺线管线圈。因此，能够降低浪涌电压对于其他元件的影响，另外，电磁阀的响应延迟时间大于基于齐纳二极管或者变阻器的阈值电压的响应延迟时间。

相对于此，根据本手段，由于各开关元件的输入路径和产生浪涌电压的各通电路径互相独立，因此浪涌电压不会被传输至各输入路径。由此，各开关元件不会因浪涌电压而变成导通状态。从而能够避免发生上述不宜情况。

手段3．手段1或2所记载的螺线管驱动电路的特征在于，在所述第二输入路径上设置有规定向所述第二开关元件的输入端子供应的驱动功率的规定电阻，所述时钟电路包括时间常数电阻以及与所述时间常数电阻串联连接的电容器，通过连接所述各输入路径，形成包含所述规定电阻、所述时间常数电阻以及所述电容器的闭环，所述闭环构成对所述电容器中蓄积的电荷进行放电的放电路径。

根据手段3，当停止施加电源电压时，蓄积在电容器的电荷在通过连接各输入路径来形成的闭环中进行放电。此时，作为规定向各开关元件供应的驱动功率的部件，在第一输入路径上设置时间常数电阻和电容器，在第二输入路径上设置规定电阻。因此，不需要在各输入路径上设置当被施加预定的阈值电压时从非导通状态变为导通状态的半导体元件。由此，通过不需要在放电路径上设置上述半导体元件，能够使蓄积在电容器的电荷适当地放电。

即，假设在电容器的放电路径上设置有发光二极管或晶体管等半导体元件，在这种情况下，与上述半导体元件成为导通状态时所需的阈值电压对应的电荷不会被放电，而是会剩下。所述残留电荷根据自然放电方式被释放，因此，蓄积在电容器的电荷完全被放电为止所需的放电时间会增加。此时，在从停止施加电源电压开始到再次开始施加电源电压的期间中，有时电荷会留在电容器中。此时，特定时间根据剩下的电荷量而发生变化，因此存在第一开关元件在金属芯吸附动作结束之前就变成断开状态的担忧。如果考虑上述内容而根据由上述残留电荷量引起的、第一开关元件的导通时间的变化，将特定时间设得较长，则会存在功耗增加的问题。

相对于此，根据本手段，通过未在放电路径上设置半导体元件，从而能够不进行自然放电，而是使蓄积在电容器的电荷完全放电，因此与进行自然放电的情况相比，能够缩短放电时间。由此能够将特定时间设得较短，并且能够降低功耗。

手段4．手段3所记载的螺线管驱动电路的特征在于，所述规定电阻的电阻值被设定为，完成对所述电容器中蓄积的电荷的放电所需的时间少于吸收所述浪涌电压直到降至所述阈值电压为止所需的时间。

根据手段4，当在作为时钟电路而设置有电容器的情况下停止施加电源电压时，则产生浪涌电压，并且电容器开始放电。此时，蓄积在电容器的电荷经由第二输入路径被输入至第二开关元件的输入端子，从而存在第二开关元件变成导通状态的担忧。

相对于此，根据本手段，由于规定电阻的电阻值被设定为，电容器在早于浪涌电压变为阈值电压的时刻结束电荷的放电处理，因此第二开关元件在浪涌电压变为阈值电压的时刻成为断开状态。由此，保证手段2中说明的效果，并且能够使蓄积在电容器的电荷适当地放电。

手段5．手段1至4之一所记载的螺线管驱动电路的特征在于：所述第一开关元件为NPN型第一双极晶体管，所述第二开关元件为NPN型第二双极晶体管，所述各通电路径是通过将所述螺线管线圈的一端连接在所述一对电源端子的+端子上、将另一端连结在所述各双极晶体管的集电极端子上、并且将所述各双极晶体管的发射极端子连结在所述一对电源端子的-端子上而形成的路径，所述限流电阻被设置在所述第二双极晶体管的集电极和所述螺线管线圈的另一端之间，所述第一输入路径是通过将所述第一双极晶体管的基极端子经由构成所述时钟电路的时间常数电阻和电容器连结在所述+端子上、并且经由电阻连结在所述-端子上而形成的路径，所述第二输入路径是通过将所述第二双极晶体管的基极端子经由第一规定电阻连结在所述+端子上、并且经由第二规定电阻连结在所述-端子上而形成的路径，所述齐纳二极管或变阻器与所述螺线管线圈并联连接，并且与所述各双极晶体管串联连接。

根据手段5，当施加电源电压时，与金属芯吸附动作对应的吸附电流流经螺线管线圈，经过特定时间时，能够流经小于吸附电流的保持电流。另外，当停止施加电源电压时，各双极晶体管成为断开状态。此时在螺线管线圈中产生浪涌电压，但是所述浪涌电压被设定为不会被输入至双极晶体管的基极，因此能够抑制各双极晶体管基于浪涌电压而变成导通状态的现象。

此外，当停止施加电源电压时，蓄积在电容器的电荷经由各输入路径进行放电。此时，在各输入路径上未设置有为了变成导通状态而需要预定的阈值电压的半导体元件，因此蓄积在电容器的电荷不会剩下，而是被放电。由此，能够抑制吸附电流流经的特定时间发生变化，并且能够实现缩短特定时间。从而能够降低功耗。

附图说明

图1是表示第一实施方式的螺线管驱动电路的电路图。

图2是用于说明在螺线管线圈中流经的电流的变化和螺线管驱动电路的动作的时序图。

图3（a）是用于说明浪涌电压的吸收情况的图；图3（b）是用于说明电容器的放电情况的图。

图4是第二实施方式的螺线管驱动电路的电路图。

具体实施方式

<第一实施方式>

下面，参考附图，对本发明的第一实施方式进行说明。图1是驱动电磁阀的螺线管驱动电路10的电路图。

螺线管驱动电路10包括：螺线管线圈11，进行金属芯吸附动作；以及吸附晶体管12（第一开关元件），与所述螺线管线圈11串联连接。吸附晶体管12是NPN型双极晶体管。另外，在下述说明中将双极晶体管简称为晶体管。

螺线管线圈11的一端通过开关13连接至与一对电源端子14a、14b中的一个电源端子对应的+端子14a。螺线管线圈11的另一端连接至吸附晶体管12的集电极。吸附晶体管12的发射极通过二极管15连接至与另一方的电源端子对应的-端子14b。吸附晶体管12的基极通过开关13和时钟电路16连接至+端子14a。连接所述吸附晶体管12的基极和+端子14a的路径相当于第一输入路径。

时钟电路16是在开关13被导通后（施加电源电压后）的特定时间中对吸附晶体管12的基极供应导通（导通状态）所述吸附晶体管12的驱动电流的电路。具体而言，时钟电路16包括电容器21和与所述电容器21串联连接的电阻22（时间常数电阻）。各元件被连接成来自+端子14a的电源电压经过电阻22和电容器21的串联连接体而被施加至吸附晶体管12的基极。由此，当开关13从断开状态变为导通状态并且从+端子14a施加电源电压（例如+24V）时，直到电荷蓄积到电容器21为止，驱动电流被供应至吸附晶体管12的基极，从而导通吸附晶体管12。

此时，预定的电流经由吸附晶体管12流经螺线管线圈11。经由吸附晶体管12的通电路径相当于第一通电路径A。

另外，螺线管驱动电路10包括与时钟电路16串联连接的电阻23。所述电阻23的一端连接至电容器21，另一端经由二极管15连接至-端子14b。由此，当开关13被断开时（停止施加电源电压时），蓄积在电容器21的电荷通过电阻22、23进行放电。因此，还可以将电阻22、23称为形成电容器21的放电路径的部件。

另外，各电阻22、23的电阻值被设定为，当在电荷未蓄积在电容器21的情况下施加电源电压时，对吸附晶体管12的基极供应驱动电流。

在螺线管驱动电路10中，作为螺线管线圈11的通电路径，除了上述第一通电路径A之外，还包括所流经的电流小于在第一通电路径A中流经的电流的第二通电路径B。具体而言，螺线管驱动电路10包括与螺线管线圈11串联连接并且与吸附晶体管12并联连接的限流电阻31和NPN型保持晶体管32（第二开关元件）。上述的限流电阻31和保持晶体管32串联连接，详细而言，限流电阻31的一端连接至保持晶体管32的集电极。限流电阻31的另一端连接至螺线管线圈11的另一端，保持晶体管32的发射极经由二极管15连接至-端子14b。

当开关13被导通时，使保持晶体管32导通的驱动电流被供应给保持晶体管32的基极。详细而言，螺线管驱动电路10包括基极电流供应电路33，其中，基极电流供应电路33包括电阻33a以及与所述电阻33a串联连接的电阻33b。将基极电流供应电路33构成为被施加电源电压，具体而言，电阻33a的一端经过开关13连接至+端子14a，电阻33b的另一端经过二极管15连接至-端子14b。保持晶体管32的基极与电阻33b并联连接。各电阻33a、33b的电阻值被设定为，当开关13被导通时对保持晶体管32的基极供应驱动电流。将保持晶体管32的基极与+端子14a连接的路径相当于第二输入路径，电阻33a、33b相当于规定电阻。

根据上述结构，当开关13处于导通状态时，驱动电流被供应至保持晶体管32的基极，从而导通保持晶体管32。当在上述的情况下吸附晶体管12被断开时，电流经过限流电阻31和保持晶体管32而在螺线管线圈11中流经。经由上述的限流电阻31和保持晶体管32的通电路径相当于第二通电路径B。流经第二通电路径B的电流小于流经第一通电路径A的电流，差值相当于因设置限流电阻31而减小的量。

其中，当停止向螺线管线圈11通电时，在所述螺线管线圈11中瞬时产生高于电源电压的浪涌电压。针对所述浪涌电压，作为浪涌吸收电路，在本螺线管驱动电路10中设置有双向齐纳二极管40。

双向齐纳二极管40与螺线管线圈11并联连接，并且与由限流电阻31和保持晶体管32构成的串联连接体以及吸附晶体管12串联连接。双向齐纳二极管40的齐纳电压被设定为小于吸附晶体管12和保持晶体管32的耐压（例如50V），具体被设定为47V。

根据上述结构，当在螺线管线圈11中产生大于或等于齐纳电压的浪涌电压时，双向齐纳二极管40变为导通状态，从而浪涌电流经过双向齐纳二极管40向螺线管线圈11流经。然后，当浪涌电压通过降压而低于齐纳电压时，双向齐纳二极管40变为非导通状态。由此，浪涌电压被吸收直到降至齐纳电压为止。

另外，齐纳电压被设定为大于被施加至螺线管驱动电路10的电源电压（24V）。由此，当有电源电压被施加时双向齐纳二极管40处于非导通状态，使得能够在螺线管线圈11中流经预定的电流。

为了通知螺线管驱动电路10正在进行驱动的情况，在螺线管驱动电路10中设置有发光二极管50。在所述发光二极管50中，阳极经由开关13连接至+端子14a，阴极经由二极管15连接至-端子14b。由此，发光二极管50在被施加电源电压的情况下发光。

接下来，使用图2和图3，对本螺线管驱动电路10的动作进行说明。图2（a）是表示在螺线管线圈11中流经的电流的变化的图表，图2（b）是表示开关13的通断的时序图，图2（c）是表示吸附晶体管12的通断的时序图，图2（d）是表示保持晶体管32的通断的时序图。图3（a）是用于说明浪涌电压的吸收情况的图，图3（b）是用于说明电容器21的放电情况的图。

首先对开关13从断开变为导通的情况进行说明，然后对开关13从导通变为断开的情况进行说明。

当开关13在t0时刻被导通时，时钟电路16的电容器21开始充电。此时，驱动电流被供应至吸附晶体管12的基极，从而导通吸附晶体管12（参考图2（c））。由此，电流流经第一通电路径A。根据所述电流进行金属芯吸附动作，驱动电磁阀。将所述电流（执行金属芯吸附动作的电流）称为吸附电流。即，还可以将吸附晶体管12称为用于使吸附电流流经螺线管线圈11的开关元件。

另外，如图2（d）所示，当开关13被导通时，驱动电流被供应至保持晶体管32的基极，从而导通保持晶体管32。此时，由于在第二通电路径B上设置有限流电阻31，因此，流经第一通电路径A的吸附电流起主导作用。

此外，发光二极管50基于被施加上述的电源电压而发光，以通知电磁阀被驱动。

然后，随着向电容器21充电的电荷量的增加，吸附晶体管12的基极电流减小。从而，当在t1时刻基极电流小于吸附晶体管12的阈值电流时，如图2（c）所示，吸附晶体管12被断开，在螺线管线圈11中不流经经由吸附晶体管12的吸附电流。此时，电流流经第二通电路径B，从而保持金属芯的位置。将所述电流（保持金属芯位置的电流）称为保持电流。即，还可以将设置在第二通电路径B上的保持晶体管32称为用于使保持电流流经螺线管线圈11的开关元件。如图2（a）所示，保持电流小于吸附电流，其差值相当于因在第二通电路径B上设置限流电阻31所引起的量。

如上所述，预定的时间（从施加电源电压开始到吸附晶体管12的基极电流变为小于阈值电流为止的时间）中，在螺线管线圈11中流经吸附电流，当经过所述预定的时间时，流经螺线管线圈11的电流从吸附电流被切换为保持电流。由此，能够进行金属芯吸附动作，并且降低电磁阀驱动所需的功耗。

其中，包括过渡现象的时间在内，吸附电流流经的吸附时间T1（t0时刻~t1时刻的时间）由各电阻22、23的电阻值和电容器21的静电电容所决定。因此，能够通过调整上述电阻值和静电电容来调整吸附时间T1。

接下来，对停止施加电源电压后的情况进行说明。

当开关13在t2时刻被断开时，向螺线管线圈11和电容器21的通电停止。由此，在螺线管线圈11中产生浪涌电压，并且电容器21实施放电。下面对基于各现象的动作进行说明。

首先对浪涌电压进行说明。如图3（a）所示，在螺线管线圈11中产生的浪涌电压被施加至双向齐纳二极管40，由双向齐纳二极管40和螺线管线圈11形成闭环。由此，直到浪涌电压变为齐纳电压为止，在所述闭环中流经浪涌电流。直到双向齐纳二极管40由于浪涌电压减小至齐纳电压而被断开为止，所述闭环得以维持。

然后，在浪涌电压变成小于齐纳电压的t3时刻不再形成上述闭环，浪涌电流不再流经螺线管线圈11。即，从停止施加电源电压的时刻（t2时刻）到浪涌电压变成小于齐纳电压的时刻（t3时刻）为止的时间即为电磁阀的响应延迟时间T2。

其中，就吸收浪涌电压的角度而言，还能够考虑设置二极管来顺向施加浪涌电压，以此代替双向齐纳二极管40。然而，此时，直到浪涌电压变为二极管的顺向的阈值电压（约1V左右）为止，在螺线管线圈11中流经浪涌电流，因此电磁阀的响应延迟时间T2大于设置双向齐纳二极管40时的响应延迟时间。

而根据本实施方式，当浪涌电压降至比二极管中的顺向阈值电压高的齐纳电压时就不再形成闭环，因此，能够与上述二极管的阈值电压和齐纳电压之差相应地缩短电磁阀的响应延迟时间T2。

此外，在未形成闭环时，吸附晶体管12和保持晶体管32被断开，因此对上述的各晶体管12、32施加与齐纳电压对应的浪涌电压。由此抑制针对电容器21和发光二极管50施加浪涌电压。从而能够抑制电容器21和发光二极管50遭破坏，并且能够将齐纳电压设得较高。

即，当为了缩短电磁阀的响应延迟时间T2而将不能形成闭环的阈值电压（齐纳电压）设得较高时，若相当于所述阈值电压的浪涌电压被施加至元件时，存在所述元件遭破坏的可能性。尤其是电容器21和发光二极管50容易因被施加反向电压而遭破坏。

而根据本实施方式，当产生浪涌电压（即，停止施加电源电压）时，吸附晶体管12和保持晶体管32被断开。由此，对上述的各晶体管12、32施加浪涌电压，并限制对电容器21和发光二极管50施加浪涌电压。从而能够避免因将齐纳电压设得较高而会发生的各元件遭破坏这一不宜情况。换言之，还可以将吸附晶体管12和保持晶体管32称为限制浪涌电压被施加至电容器21和发光二极管50的浪涌限制晶体管。

尤其是，齐纳电压被设定为相对于基准电位（0V）而言靠近各晶体管12、32的耐压（50V）的电压（47V）。由此能够在各晶体管12、32不被破坏的范围内缩短响应延迟时间T2。

此外，各晶体管12、32的基极被形成为浪涌电压不会被施加至各晶体管12、32的基极。具体而言，各晶体管12、32的基极不经由螺线管线圈11的各通电路径A、B，而是直接连接至+端子14a。换言之，连接各晶体管12、32的基极与+端子14a的各输入路径和螺线管线圈11的通电路径A、B互相独立。由此抑制各晶体管12、32由于浪涌电压而被导通的现象。从而，即使二极管D相对于本螺线管驱动电路10而言反向连接，电磁阀的响应延迟时间T2也不发生变化。

即，有时向螺线管驱动电路10连接控制电路等各种电路。此时，如图3（a）所示，有时会反向连接二极管D，使得在螺线管线圈11中产生的浪涌电压不会被施加至上述的各种电路。在上述的结构中，假设保持晶体管32由于上述浪涌电压而被导通，则由所述保持晶体管32、限流电阻31、二极管D以及螺线管线圈11形成闭环，从而浪涌电流流经螺线管线圈11。因此，如图2（a）的双点划线Z1所示，即使设置了双向齐纳二极管40，也会发生电磁阀的响应延迟时间T2变长这一不宜情况。

而根据本实施方式，保持晶体管32的基极不经由螺线管线圈11的各通电路径A、B就被连接至+端子14a，因此浪涌电压不会被施加至所述保持晶体管32的基极。由此不存在保持晶体管32因浪涌电压被导通从而形成上述闭环等情况。从而能够避免上述不宜情况。即，电磁阀的响应延迟时间T2与连接至本螺线管驱动电路10的其他电路的结构无关，而保持为一定的时间。

接下来，对电容器21的放电处理进行说明。如图3（b）所示，在本螺线管驱动电路10中形成有多个（具体而言是三个）放电路径51、52、53。对各放电路径51、52、53进行如下的说明。

首先对第一放电路径51进行说明。蓄积在电容器21的电荷经由发光二极管50进行放电。

接下来对第二放电路径52进行说明。由于蓄积在电容器21的电荷，驱动电流暂时被供应至保持晶体管32的基极。因此，如图2（d）所示，保持晶体管32在开关13被断开后也会被导通预定时间。由此，蓄积在电容器21的电荷经由螺线管线圈11和保持晶体管32进行放电。

其中，在上述的两个放电路径51、52上设置有半导体元件，其中，若要导通所述半导体元件，则需要预定的阈值电压。详细而言，在第一放电路径51上设置有发光二极管50，在第二放电路径52上设置有保持晶体管32。因此，与导通上述半导体元件所需的阈值电压对应的电荷不会被放电，而是会被剩下。具体而言，剩下相当于约1V的电荷。上述残留电荷根据自然放电方式被释放，因此蓄积在电容器21的电荷被完全放电为止所需的放电时间会增加。此时，在当开关13被断开开始再次被导通的时间中，有时电荷留在电容器21中。此时，吸附晶体管12的导通时间因残留的电荷量发生变化，因此存在吸附晶体管12在金属芯吸附动作完成之前被断开的可能性。因此，如图2（a）的双点划线Z2所示，需要与基于上述剩余电荷量的吸附晶体管12的导通时间变化相应地将吸附时间T1设得较长从而可能导致功耗增加。

对此，在本螺线管驱动电路10中，作为第三放电路径53，包括由时钟电路16、电阻23以及基极电流供应电路33形成的闭环。由此，如图3（b）所示，蓄积在电容器21的电荷在经由各电阻33a、33b的第三放电路径53中被放电。即，还可以将各电阻33a、33b称为电容器21的放电用电阻33a、33b。

在第三放电路径53上仅设置电阻（详细而言，各电阻22、23，33a、33b），而不设置被导通时需要预定的阈值电压的半导体元件。由此能够使蓄积电容器21在电荷完全放电，因此与进行自然放电的情况相比，能够缩短电容器21的放电时间。从而能够减少基于电容器21的残留电荷量的吸附晶体管12的导通时间变化，因此能够实现缩短吸附电流流经的吸附时间T1。从而能够实现降低功耗。

其中，保持晶体管32因电容器21的放电而被导通，因此如同上述的说明，假设设置二极管D时，存在基于浪涌电压的浪涌电流经由二极管D流经的担忧。对此，各放电用电阻33a、33b的电阻值（较低）被设定为，浪涌电压变为齐纳电压为止所需的时间大于电容器21的放电时间。由此，如图2（d）所示，保持晶体管32在浪涌电压变成小于齐纳电压的时刻（t3时刻）处于断开状态，因此不流经浪涌电流。从而，能够使蓄积在电容器21的电荷适当地放电，并且能够抑制基于所述电容器21的放电产生的不宜情况（根据保持晶体管32被导通的情况，可能会产生电磁阀的响应延迟时间T2增加的情况）。

根据在上面详细说明的本实施方式，实现下述的优良的效果。

设置与螺线管线圈11并联连接的双向齐纳二极管40，并且设置与上述螺线管线圈11和双向齐纳二极管40串联连接的吸附晶体管12和保持晶体管32。由此，在不施加电源电压时，通过断开各晶体管12、32，防止减小至齐纳电压的浪涌电压不会被施加至其他元件。从而能够抑制由浪涌电压引发的元件遭破坏的情况，并且能够将齐纳电压设得较高。

将各晶体管12、32的基极不经由螺线管线圈11就连结至+端子14a上。由此，浪涌电压不会被施加至各晶体管12、32的基极，因此各晶体管12、32不会基于浪涌电压而被导通。从而，即使在本螺线管驱动电路10中设置二极管D，电磁阀的响应延迟时间T2也不会增加。

并且，将各晶体管12、32的基极端子连接至-端子14b。由此，作为电容器21的放电路径，形成有未设置半导体元件的第三放电路径53，因此能够使蓄积在电容器21的电荷完全放电，其中，要导通所述半导体元件，则需要预定的阈值电压。从而能够抑制吸附晶体管12的导通时间发生变化。由此，不需要根据所述变化而增加吸附时间T1，从而能够将上述吸附时间T1设得较小，从而能够实现减小功耗。

<第二实施方式>

在本实施方式中，吸收浪涌电压的结构与第一实施方式不同。使用图4，对上述不同点进行说明。图4是第二实施方式中的螺线管驱动电路100的电路图。另外，对于与上述的第一实施方式相同的结构使用相同的附图标记，并且省略对其的说明。

在上述的第一实施方式中将双向齐纳二极管40与螺线管线圈11并联连接，但是，在此将齐纳二极管101连结在吸附晶体管12的基极和集电极之间，以此代替上述结构。具体而言，将齐纳二极管101的阳极连接至吸附晶体管12的基极，将阴极连接至吸附晶体管12的集电极。由此，经由齐纳二极管101输入至吸附晶体管12的基极端子的基极路径与第一通电路径A连接。

根据上述的结构，当产生大于齐纳电压的浪涌电压时，齐纳二极管101变为导通状态。此时，基于浪涌电压的浪涌电流被供应至吸附晶体管12的基极，从而吸附晶体管12被导通。由此形成经由吸附晶体管12和电阻33a、33b的闭环，从而，直到浪涌电压降至齐纳电压为止，浪涌电流流经闭环。

然后，当浪涌电压低于齐纳电压时，浪涌电流不再被供应至吸附晶体管12的基极，因此吸附晶体管12变成断开状态。由此，浪涌电流不再流经螺线管线圈11，停止对电磁阀的驱动。从而能够实现缩短电磁阀的响应延迟时间T2。换言之，当浪涌电压大于齐纳电压的情况下，齐纳二极管101传输所述浪涌电压，使得浪涌电流被供应至吸附晶体管12的基极；并且当浪涌电压小于齐纳电压的情况下，齐纳二极管101能够限制传输上述浪涌电压。

另外，对蓄积在电容器21的电荷的放电处理与第一实施方式之间的差别进行说明。流经各电阻33a、33b的电流方向为，在基于上述闭环的电流方向和基于电荷的放电处理的电流方向互相相反，因此当形成有闭环时，不会发生电荷经由各电阻33a、33b进行放电的情况。因此，当浪涌电压变得小于齐纳电压开始（不形成闭环后）经过预定的时间之后，电容器21的电荷完全放电完毕。

另外，还可以将齐纳二极管101反向连接至吸附晶体管12的集电极和发射极之间。详细而言，在集电极连接齐纳二极管101的阴极，在发射极连接齐纳二极管101的阴极。此时，吸附晶体管12不导通，形成经由齐纳二极管101、电阻33a、33b的闭环，直到浪涌电压降至齐纳电压为止。

本发明并不限于上述的各实施方式中所记载的内容，例如还可以按照下述方式实施。

（1）在上述各实施方式中，为了将浪涌电压降至齐纳电压，设置了双向齐纳二极管40或者齐纳二极管101，但是并不限于此，还可以设置变阻器，以替代上述部件。

（2）在上述的各实施方式中，开关元件采用了NPN型晶体管，但是并不限于此，例如还可以使用PNP型晶体管。此时，要设定与PNP型晶体管相应的连接关系。此外，并不限于晶体管，例如还可以使用MOSFET等其他开关元件。

（3）在上述的各实施方式中，对于发光二极管50，另行设置了电流流经的路径，但是并不限于此，例如可以用电阻33a或者电阻33b来置换发光二极管50。由此能够简化结构。就电容器21完全放电的处理而言，优选设置电阻33a或者电阻33b的结构。

（4）本螺线管驱动电路10还可以并联连接其他螺线管驱动电路和其它的***电路。即使在如上所述的情况下，电磁阀的响应延迟时间T2也能保持为一定的时间，而与其他电路的电路结构无关。

附图标记说明

10：螺线管驱动电路；    11：螺线管线圈；

12：作为开关元件的吸附晶体管；

14a：作为一个电源端子的+端子；

14b：作为另一个电源端子的-端子；

16：时钟电路；           21：电容器；

31：限流电阻；           32：作为开关元件的保持晶体管；

33：基极电流供应电路；   40：双向齐纳二极管；

51~53：放电路径；        101：齐纳二极管；

A、B：放电路径。

Claims (5)

1.一种螺线管驱动电路，包括：螺线管线圈，通过被通电而产生磁场，并且驱动电磁阀；以及开关元件，与所述螺线管线圈串联连接，其中，所述螺线管线圈和所述开关元件的串联连接体被连接至施加电源电压的一对电源端子上，当在施加有所述电源电压的情况下所述开关元件变成导通状态，从而形成所述螺线管线圈的通电路径，所述螺线管线圈被通电，所述螺线管驱动电路的特征在于，

作为所述开关元件，包括：

第一开关元件，从施加所述电源电压开始经过预先设定的特定时间为止的期间中处于导通状态；以及

第二开关元件，与所述第一开关元件并联连接，并且在施加所述电源电压的期间中处于导通状态；

作为所述螺线管线圈的通电路径，设置有：

经由所述第一开关元件的第一通电路径；以及

经由所述第二开关元件的第二通电路径，

在所述第二通电路径上设置有限流电阻，使得在所述第二通电路径上流经的电流小于在所述第一通电路径上流经的电流，

并且，在所述各通电路径之外，另外并联设置有：连接所述第一开关元件的输入端子和所述一对电源端子中的一个电源端子的第一输入路径；以及连接所述第二开关元件的输入端子和所述一个电源端子的第二输入路径，

所述螺线管驱动电路还包括：

时钟电路，设置在所述第一输入路径上，并且在所述特定时间中对所述第一开关元件供应用于使所述第一开关元件变成导通状态的驱动功率；以及

浪涌吸收电路，具有齐纳二极管或者变阻器，吸收停止对所述螺线管线圈通电后所产生的浪涌电压直到所述浪涌电压降至使所述齐纳二极管或者所述变阻器成为导通状态的阈值电压为止；

在降至所述阈值电压之前所吸收的浪涌电压被施加至所述各开关元件。

2.根据权利要求1所述的螺线管驱动电路，其特征在于，

所述浪涌吸收电路与所述螺线管线圈并联连接，并且与所述各开关元件串联连接，

所述各输入路径和所述各通电路径互相独立，使得所述浪涌电压不会被传送至所述各输入路径。

3.根据权利要求1或2所述的螺线管驱动电路，其特征在于，

在所述第二输入路径上设置有规定向所述第二开关元件的输入端子供应的驱动功率的规定电阻，

所述时钟电路包括时间常数电阻以及与所述时间常数电阻串联连接的电容器，

通过连接所述各输入路径，形成包含所述规定电阻、所述时间常数电阻以及所述电容器的闭环，

所述闭环构成对所述电容器中蓄积的电荷进行放电的放电路径。

4.根据权利要求3所述的螺线管驱动电路，其特征在于，

所述规定电阻的电阻值被设定为，完成对所述电容器中蓄积的电荷的放电所需的时间少于吸收所述浪涌电压直到降至所述阈值电压为止所需的时间。

5.根据权利要求1至4之一所述的螺线管驱动电路，其特征在于，

所述第一开关元件为NPN型第一双极晶体管，

所述第二开关元件为NPN型第二双极晶体管，

所述各通电路径是通过将所述螺线管线圈的一端连接在所述一对电源端子的+端子上、将另一端连结在所述各双极晶体管的集电极端子上、并且将所述各双极晶体管的发射极端子连结在所述一对电源端子的-端子上而形成的路径，

所述限流电阻被设置在所述第二双极晶体管的集电极和所述螺线管线圈的另一端之间，

所述第一输入路径是通过将所述第一双极晶体管的基极端子经由构成所述时钟电路的时间常数电阻和电容器连结在所述+端子上、并且经由电阻连结在所述-端子上而形成的路径，

所述第二输入路径是通过将所述第二双极晶体管的基极端子经由第一规定电阻连结在所述+端子上、并且经由第二规定电阻连结在所述-端子上而形成的路径，

所述齐纳二极管或变阻器与所述螺线管线圈并联连接，并且与所述各双极晶体管串联连接。

Images