CN102779483A - 图像显示装置 - Google Patents

图像显示装置 Download PDF

Info

Publication number
CN102779483A
CN102779483A CN2012101537594A CN201210153759A CN102779483A CN 102779483 A CN102779483 A CN 102779483A CN 2012101537594 A CN2012101537594 A CN 2012101537594A CN 201210153759 A CN201210153759 A CN 201210153759A CN 102779483 A CN102779483 A CN 102779483A
Authority
CN
China
Prior art keywords
mentioned
voltage
electrode
shutter
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101537594A
Other languages
English (en)
Other versions
CN102779483B (zh
Inventor
秋元肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Japan Display East Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display East Inc filed Critical Japan Display East Inc
Priority to CN201510640162.6A priority Critical patent/CN105206229A/zh
Publication of CN102779483A publication Critical patent/CN102779483A/zh
Application granted granted Critical
Publication of CN102779483B publication Critical patent/CN102779483B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/023—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light comprising movable attenuating elements, e.g. neutral density filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/04—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light by periodically varying the intensity of light, e.g. using choppers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种图像显示装置，该图像显示装置具备：机械快门部(26)，其在呈矩阵状排列的像素中按每个像素设置，并在透明基板(36)上与透明基板平行地移动而进行光的透过以及遮断；一对控制电极(25、27)，其在透明基板上以夹持机械快门部的方式配置；控制电极驱动电路，其以预定的定时，向该一对控制电极分别交替地施加用于控制电极的高电压和低电压；以及快门控制电路，其按每个像素设置，在与每个像素的灰度值相应的定时，经由信号线施加要设定的高电压和低电压的任一个，由此静电控制机械快门部的动作。

Description

图像显示装置
技术领域
本发明涉及图像显示装置，更详细而言涉及使用了机械快门的图像显示装置。
背景技术
图20是表示基于现有技术的、使用了机械快门的图像显示装置的快门控制电路的图。在各像素213中设置有信号线206，信号线206与信号存储电容204的一端通过扫描开关205连接。信号存储电容204的一端还与快门负电压写入用nMOS晶体管203的栅极相连接，快门负电压写入用nMOS晶体管203的漏极与快门正电压写入用pMOS晶体管202的漏极相连接。各像素具有与快门电压线211相连接的双极性快门(Dual Actuator Shutter Assembly)201，但是双极性快门201所具有的两个控制电极内的一方与快门负电压写入用nMOS晶体管203的漏极相连接，控制电极的另一方与控制电极电压线209相连接。此外，信号存储电容204的另一端与快门电压线211相连接，快门负电压写入用nMOS晶体管203的源极与快门负电压写入用nMOS源极电压线212相连接，快门正电压写入用pMOS晶体管202的栅极和漏极分别与快门正电压写入用pMOS栅极电压线207和正电压线208相连接，扫描开关205的栅极与扫描线210相连接。此外，上述双极性快门201与设置于遮光面上的开口相对地设置，在该图像显示装置中，这样的像素呈矩阵状排列。
接着，说明上述图像显示装置的动作。依次扫描扫描线210，由此，被写入到信号线206的图像信号电压通过扫描开关205而被存储到信号存储电容204。接着，在对全部像素的信号存储电容204进行的图像信号电压的写入扫描结束之后，在各像素中，根据写入的图像信号电压对双极性快门201的控制电极内的一方进行图像信号的放大写入。即，首先，在全部像素中，使快门正电压写入用pMOS栅极电压线207仅在规定期间为低电压，由此使快门正电压写入用pMOS晶体管202仅在该期间为导通状态，将施加到正电压线208的规定的正电压预充电到双极性快门201的控制电极内的一方的电极。接着，使快门负电压写入用nMOS源极电压线212仅在规定的期间为规定的低电压。此时，在对信号存储电容204写入高电压作为图像信号电压的情况下，快门负电压写入用nMOS晶体管203仅在此期间成为导通状态，由此双极性快门201的控制电极内的一方的电压被重写为施加到快门负电压写入用nMOS源极电压线212的规定的低电压。另外，在信号存储电容204中写入低电压作为图像信号电压的情况下，由于快门负电压写入用nMOS晶体管203也在此期间维持截止状态，因此双极性快门201的控制电极内的一方的电压维持已经预充电的规定的正电压。
像这样对双极性快门201的控制电极内的一方的电极进行图像信号的放大写入，而与此并行地控制向控制电极电压线209施加的施加电压，由此能够静电性地开闭操作双极性快门201。像这样通过双极性快门201对设置于遮光面上的开口进行开闭来控制光的透过量，从而该图像显示装置能够将与所写入的图像信号电压对应的图像显示在像素矩阵上。此外，关于这种现有例，例如在美国专利申请公开第2008/174532号说明书等中进行了详细记载。
发明内容
在现有技术中，为了控制各像素的双极性快门201，需要对各像素设置多条布线，因此设置于像素内的电路变得密集，存在难以提高批量生产方面的成品率这一课题。例如在图20的示例中，在各像素中需要信号线206、快门正电压写入用pMOS栅极电压线207、正电压线208、控制电极电压线209、扫描线210、快门电压线211、快门负电压写入用nMOS源极电压线212共计七条布线。
本发明是鉴于上述情形而完成的，其目的在于提供一种显示装置：能够即维持低功耗又能以高对比度且颜色再现性良好那样的、使用了机械快门的现有技术的优点即高画质性能，与此同时能够减少像素内的布线，提高批量生产方面的成品率，并且能够实现低成本化。
上述问题通过以下图像显示装置来解决，即：该图像显示装置的特征在于，具备：机械快门部，其在呈矩阵状排列的像素中按上述每个像素设置，在透明基板上与上述透明基板的面平行地移动而进行光的透过以及遮断；一对控制电极，其在上述透明基板上以夹持上述机械快门部的方式配置；面状的光源，其向上述透明基板发出光，并与上述透明基板平行地配置；遮光膜，其在上述面状的光源上的上述透明基板侧成膜，与上述机械快门部进行光的透过和遮断的区域对应地具有按上述每个像素开设的光学开口，并对于从上述面状的光源出射的光，将上述光学开口以外的区域遮光；控制电极驱动电路，其向上述一对控制电极分别施加用于上述控制电极的高电压和低电压；以及快门控制电路，其按上述每个像素设置，在与上述每个像素的灰度值相应的定时，经由信号线施加要设定的高电压和低电压的任一个，由此静电控制上述机械快门部的动作，上述遮光膜由电介质形成。
在此，“面状的光源”是指包括背光灯等，该背光灯构成为将从点光源等的光源发出的光经由导光板等而出射。
根据本发明，既能够维持低功耗又能以高对比度且颜色再现性良好那样的、使用了机械快门的现有技术的优点即高画质性能，与此同时能够进一步减少像素内的布线，所以能够提高批量生产方面的成品率，并且实现低成本化。
附图说明
图1是表示第一实施方式的图像显示装置的图。
图2是第一实施方式的图像显示装置的TFT基板的像素周边电路图。
图3是表示第一实施方式的图像显示装置的快门控制电路的图。
图4是表示第一实施方式的图像显示装置中的、像素的剖面构造图。
图5是图3的快门控制电路的动作时序图。
图6A是用于说明图像信号电压为0(V)时向快门电极写入信号电压的图。
图6B是用于说明图像信号电压为0(V)时向快门电极写入信号电压的图。
图6C是用于说明图像信号电压为0(V)时向快门电极写入信号电压的图。
图7A是用于说明图像信号电压为VsigH时向快门电极写入信号电压的图。
图7B是用于说明图像信号电压为VsigH时向快门电极写入信号电压的图。
图7C是用于说明图像信号电压为VsigH时向快门电极写入信号电压的图。
图8是第二实施方式的图像显示装置的显示区域内的像素排列构成图。
图9是表示第二实施方式的图像显示装置中的、像素的剖面构造图。
图10是表示第三实施方式的图像显示装置中的、像素剖面构造图。
图11是表示第四实施方式的图像显示装置的快门控制电路的图。
图12是表示第五实施方式的图像显示装置的像素周边电路图。
图13是表示第五实施方式的图像显示装置的快门控制电路的图。
图14是表示第五实施方式的图像显示装置中的、像素剖面构造图。
图15是图13的快门控制电路的动作时序图。
图16是第六实施方式的图像显示装置的像素周边电路图。
图17是表示第六实施方式的图像显示装置的快门控制电路的图。
图18是图13的快门控制电路的动作时序图。
图19是第七实施方式的因特网图像显示装置的结构图。
图20是表示基于现有技术的快门控制电路的图。
附图标记的说明
1双极性快门
3快门电压写入用晶体管
4信号存储电容
5扫描开关
6A信号线
6B信号线
8A控制电极线
8B控制电极线
10扫描线
11电容线
12快门电压写入用源极电压线
13像素
13B像素
13G像素
13R像素
14图像信号电压写入电路
15扫描电路
16驱动电路
17控制电极驱动电路
18快门控制电路
21反射膜
22导光板
23反射膜
24黑色树脂膜
25控制电极
26快门电极
27控制电极
29漏电极
30触摸面板
31源电极
32栅电极
33栅极绝缘膜
34非晶硅薄膜
35非晶硅薄膜
36玻璃基板
37保护膜
38薄膜片
39保护膜
40感知电极
41光
42光源
45等效输入电容
46等效布线
47等效二极管
48直流电源
49等效电阻
50反射膜
50B多层电介质膜
50G多层电介质膜
50R多层电介质膜
51彩色滤光片
52光源
60透明保护膜
70辅助电容
73像素
80CMOS写入用晶体管
81信号存储电容
82CMOS快门电压写入用pMOS晶体管
83CMOS快门电压写入用nMOS晶体管
84CMOS快门电压写入用pMOS源极电压线
85像素
86驱动电路
87快门控制电路
91低杂质浓度低温多晶硅薄膜
92低温多晶硅薄膜
93栅极绝缘膜
94层间绝缘膜
95栅电极
96源电极
97漏电极
100下一级写入用晶体管
101下一级信号存储电容
102快门电压写入用晶体管
104快门电压写入用源极电压线
105像素
106驱动电路
107快门控制电路
150因特网像素显示装置
151显示装置
152无线I/F电路
153I/O电路
154微处理器
156显示面板控制器
157帧存储器
158数据总线
159电源
201双极性快门
202快门正电压写入用pMOS晶体管
203快门负电压写入用nMOS晶体管
204信号存储电容
205扫描开关
206信号线
207栅极电压线
208正电压线
209控制电极电压线
210扫描线
211快门电压线
212源极电压线
213像素
300图像显示装置
302发光控制电路
304***控制电路
306显示控制电路
308面板控制线
320背光灯光源
330TFT基板。
具体实施方式
以下，参照附图说明本发明的实施方式。此外，在附图中，对相同或者同等的要素附加相同的附图标记，并省略重复说明。
[第一实施方式]
以下，使用图1～图7依次说明本发明的第一实施方式的图像显示装置的结构以及动作。
图1是表示通过各像素的快门机构进行显示图像的控制的、本发明第一实施方式的图像显示装置300的图。如该图1所示，图像显示装置300具有：背光灯光源320，其按各像素的每一个，具备具有使光透过的开口部的遮光膜(后述)；TFT(Thin Film Transistor：薄膜晶体管)基板330，其由快门机构部(后述)控制来自背光灯光源320的光的透过，并且具有触摸面板；发光控制电路302，其进行控制用于使背光灯光源320的R(红)G(绿)B(蓝)这三色的光错开时间地发光；显示控制电路306，其通过面板控制线308来控制TFT基板330的快门机构部的动作；以及***控制电路304，其对发光控制电路302和显示控制电路306进行集中控制。
图2是图1的TFT基板330的像素周边电路图。呈矩阵状排列的像素13构成了显示区域，在像素13中，在列方向设置有信号线6A和6B、控制电极线8A和8B，在行方向设置有扫描线10、电容线11、快门电压写入用源极电压线12。在显示区域的周边中，信号线6A和6B的一端与图像信号电压写入电路14相连接，控制电极线8A和8B的一端分别与控制电极驱动电路17相连接。另外，扫描线10的一端与扫描电路15相连接，电容线11、快门电压写入用源极电压线12的一端分别与写入驱动电路16相连接。此外，为了简便，图2以像素数为4×3像素的矩阵记载了显示区域，但是本发明所公开的技术思想不特别限制像素数。
图3中示出了图2的各像素13的快门控制电路18。在各像素13中设置有信号线6A，信号线6A和信号存储电容4通过扫描开关5连接。信号存储电容4还与快门电压写入用晶体管3的栅极相连接，快门电压写入用晶体管3的漏极与双极性快门1的快门电极相连接。双极性快门1所具有的两个控制电极内的一方与像素内的控制电极线8A相连接，而控制电极的另一方与相邻像素的控制电极线8B相连接。此外，信号存储电容4的另一端与电容线11相连接，快门电压写入用晶体管3的源极与快门电压写入用源极电压线12相连接，扫描开关5的栅极与扫描线10相连接。此外，如后面使用图4说明那样，上述双极性快门1与设置于遮光面上的开口相对地设置。
此外，在图3中记载有：具有信号线6A和控制电极线8A的像素；以及具有信号线6B和控制电极线8B的像素这两个像素。两个像素，如后述那样驱动条件不同，但基本的快门控制电路是相同的。
图4是像素13的像素部剖面构造图。在玻璃基板36上设置有非晶硅薄膜晶体管，该非晶硅薄膜晶体管由如下构成：由高熔点金属形成的栅电极32、栅极绝缘膜33、无掺杂的非晶硅薄膜34、掺杂了高浓度n型杂质而得到的非晶硅薄膜35、源电极31、漏电极29，该非晶硅薄膜晶体管与快门电压写入用晶体管3对应。并且，在玻璃基板36上通过与源电极31、漏电极29相同的Al布线层形成有控制电极线8A、8B，这些控制电极线8A、8B被由氮化硅和有机材料的多层膜构成的保护膜37覆盖。
在保护膜37上设置有具有快门电极26以及两个控制电极25、27的双极性快门1，漏电极29通过接触孔与快门电极26相连接，控制电极线8A通过接触孔与控制电极25相连接，控制电极线8B通过接触孔与控制电极27相连接。另外，在这些快门电极26以及两个控制电极25、27的表面形成有绝缘膜以防止相互接触时短路。此外，在此，快门电极26的位置由基于输入到快门电极26的电压与输入到两个控制电极25、27的电压的相对关系所形成的电场控制，因此在图4中还使用虚线公开了快门电极26的可动范围。此外，在图4中虽未记载，但设置在像素13内的其它晶体管也同样地由非晶硅薄膜晶体管构成。
在相对于快门电极26的与玻璃基板36的相反侧，设置有导光板22，该导光板22具有由R(红)G(绿)B(蓝)这三色的独立LED光源形成的光源42。在导光板22的两面设置有反射膜21、23，但在此，特别是快门电极26侧的反射膜23由多层电介质膜构成。构成反射膜23的多层电介质膜由TiO2、Ta2O3等高折射率材料以及SiO2、MgF2等低折射率材料的层叠构造形成，将这些层叠构造的各膜厚设计成适当的值，由此对于光源42所具有的R(红)G(绿)B(蓝)这三色的独立LED光源的射出光在实际应用中能够得到充分的全反射特性。然而，将多层电介质膜用作全反射膜的情况下的课题在于，当针对沿垂直方向入射的光进行了最佳设计的情况下，针对以接近水平的角度入射的光，反射特性恶化。在反射膜23使光透过的情况下会导致显示装置漏光，由此招致对比度明显下降。因此，为了防止这样的漏光，在反射膜23上还形成有由有机材料制成的黑色树脂膜24。该黑色树脂膜能够通过使碳黑、钛黑等颜料粒子适当地分散于聚酰亚胺树脂等而形成。在此，如图4所示，在反射膜23以及黑色树脂膜24上，且在与快门电极26对应的位置设置有开口，由此构成为从光源42射出并在导光板22中传播的光41的一部分从该开***出。开口例如能够通过以黑色树脂膜24为掩模的光刻法进行一并加工而形成。
在相对于玻璃基板36的与导光板22的相反侧，设置有由薄膜片38、感知电极(sense electrode)40以及保护膜39形成的触摸面板30。触摸面板30的感知电极40在显示区域的周边与触摸检测用电路相连接，但是该部分的结构是已经公知的技术，因此在此省略其详细说明。
接着，说明图3中所述的第一实施方式的快门控制电路18的动作。图5是第一实施方式的快门控制电路18的动作时序图，横轴表示时间，纵轴表示各部分的电压。另外，特别是关于最下层记载的双极性快门1的快门电极26的电压值，根据图像信号而取大约0(V)和大约Vh这两个值，因此为了容易辨识附图，用实线表示前者，用虚线表示后者。
[至定时t1]
在此期间对像素进行图像信号电压的写入。在此期间，分别对控制电极线8A、8B施加高电压Vh、低电压0(V)，但是如后述那样，以快门电极26的极性反转驱动为目的，相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的值按每帧被更换。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B向扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。在此，施加到信号线6A、6B的图像信号电压例如取7(V)和0(V)这两个值，但是在白显示时和黑显示时分别与7(V)和0(V)中的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压按每帧的值，而按信号线6A、6B的每列更换。此外，对电容线11施加0(V)，对快门电压写入用栅极电压线12施加Vm，对双极性快门1的快门电极26施加大约0(V)或大约Vh。此外，在此，将Vh的值设计成能够对双极性快门1进行静电机械驱动的最小电压，例如该值为20(V)。另外，Vm的值是，即使信号电压被写入到信号存储电容4，快门电压写入用晶体管3也不会导通的值，例如为7(V)。
[从定时t1至t2]
在此期间，以快门电极26的极性反转驱动为目的，按每帧更换相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压。在本实施方式中，如后述那样，使光源42的发光按每子场具有时间加权，进行PWM(Pulse Width Modulation：脉宽调制)驱动以通过开闭快门电极26来控制向外部的发光，但是控制电极线8A、8B的施加电压的更换也可以代替按每帧而按每子场或按每多个子场来进行。在不进行控制电极线8A、8B的施加电压的更换的子场，不需要设置该[从定时t1至t2]的期间。此外，在频繁地进行控制电极线8A、8B的施加电压的更换的情况下，需要注意以下情况：相应地需要频繁设置从定时t1至t2的过渡期间以及功耗增加。
[从定时t2至t3]
在此期间，根据写入到信号存储电容4的图像信号电压，在全部像素中同时进行向快门电极26的信号电压写入。向电容线11和快门电压写入用源极电压线12同时写入Vh，之后两者的电压一致地下降到0(V)。通过该动作来控制快门电压写入用晶体管3，在写入到信号存储电容4的图像信号电压为0(V)的情况下，向快门电极26写入(Vh-Vth)作为信号电压，在图像信号电压为7(V)的情况下，向快门电极26写入0(V)作为信号电压。此外，在此，Vth是快门电压写入用晶体管3的阈值电压。
下面，使用图6、图7详细说明向上述快门电极26的信号电压写入。
图6A～6C是写入到信号存储电容4的图像信号电压为0(V)的情况下的、向快门电极26的信号电压写入说明图。图6A示出在此期间开始对信号存储电容4写入0(V)的情况下的像素等效电路，在此代替快门电极26而记载了快门电极26的等效输入电容45。接着，在此期间，在考虑到同时操作电容线11和快门电压写入用源极电压线12的状态时，其如图6B的等效电路所示，写入了0(V)的信号存储电容4与短路等效，能够将电容线11和快门电压写入用源极电压线12统一视作一条等效布线46。这样一来，进而，由于快门电压写入用晶体管3为连接成二极管的晶体管，因此如图6C的等效电路所示，整体能够视作快门电极26的等效输入电容45通过快门电压写入用晶体管3的等效二极管47与等效布线46相连接的结构。若使用该图6C的等效电路，则能够容易地说明以下情况：在电容线11和快门电压写入用源极电压线12同时被写入Vh时，等效二极管47导通而向快门电极26的等效输入电容45写入(Vh-Vth)作为信号电压，之后，即使向电容线11和快门电压写入用源极电压线12同时写入0(V)，快门电极26也将(Vh-Vth)保持为信号电压。
接着，图7A～7C是写入到信号存储电容4的图像信号电压为7(V)的情况下的、向快门电极26的信号电压写入说明图。图7A示出在此期间开始对信号存储电容4写入7(V)(在图7A～7C中为了一般化而记载为VsigH)的情况下的像素等效电路，在此也代替快门电极26而记载了快门电极26的等效输入电容45。接着，在此期间，在考虑到同时操作电容线11和快门电压写入用源极电压线12的状态时，其如图7B的等效电路所示，写入了7(V)的信号存储电容4与7(V)的直流电源48等效，能够将电容线11和快门电压写入用源极电压线12统一视作一条等效布线46。这样一来，由于栅极连接有7(V)的直流电源48的快门电压写入用晶体管3始终导通，因此能够视作等效电阻49，从而如图7C的等效电路所示，整体能够视作快门电极26的等效输入电容45通过快门电压写入用晶体管3的等效电阻49与等效布线46相连接的结构。若使用该图7C的等效电路，则能够容易地说明以下情况：在电容线11和快门电压写入用源极电压线12同时被写入Vh时，经由等效电阻49在快门电极26的等效输入电容45中作为信号电压临时写入Vth，之后，当向电容线11和快门电压写入用源极电压线12同时写入0(V)时，经由等效电阻49向快门电极26的等效输入电容45再次写入0(V)。
在此，将使用了这种快门电压写入用晶体管3和信号存储电容4的信号写入电路称为模拟二极管电路。
[从定时t3至t4]
在此期间，电容线11和快门电压写入用源极电压线12维持下降至0(V)的电压值，当向快门电极26写入0(V)的情况下，在此期间电压收敛至大约0(V)。
[定时t4以后]
在此期间，再次与至定时t1的动作同样地，对像素写入图像信号电压。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B对扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。向快门电压写入用源极电压线12施加有Vm，由此，即使信号电压被写入到信号存储电容4，快门电压写入用晶体管3基本上也不会导通。
但是，在向快门电极26写入0(V)并向信号存储电容4写入7(V)(VsigH)的情况下，关于快门电极26的电压，到快门电压写入用晶体管3截止的电压即7(V)-Vth(VsigH-Vth)，需要注意在此期间再次上升这一点。基本上快门电极26为二值驱动，因此即使0(V)上升至7(V)-Vth(VsigH-Vth)，对动作本身也不会带来很大障碍，但是由此成为动作裕度减少的方向。在此，具有以下优点：VsigH为高电压能够使通过快门电压写入用晶体管3向快门电极26的等效输入电容45进行的写入动作更加快速化。但是，其另一个面，由于在从图像信号电压写入电路14对信号线6A和6B写入VsigH时的功耗上升这一点、如上述那样在对快门电极26写入0(V)的情况下还具有快门电极26的电压在到快门电压写入用晶体管3截止的电压即7(V)-Vth(VsigH-Vth)再次上升这一副作用，因此在本实施方式中，在考虑这些情况之后需要最佳设定作为7(V)的VsigH的电压值。
接着，说明在图2中说明的第一实施方式的像素周边电路的动作。在对与上述[至定时t1]相当的像素写入图像信号电压的写入期间，扫描线10通过扫描电路15被依次扫描，与此同步地从图像信号电压写入电路14对信号线6A和6B写入图像信号电压。在此，如上所述，在本实施方式中，使光源42的发光按每子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光。因此，从图像信号电压写入电路14对信号线6A和6B写入的图像信号电压为例如0(V)和7(V)这两个值的电压，由此对施加到各像素所设置的快门电极26的信号电压进行控制。此外，在白显示时和黑显示时分别与7(V)和0(V)的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压按每帧的值，而按信号线6A、6B的每列更换，这如已说明那样。接着，在对全部像素进行的图像信号电压的写入结束之后，在上述[从定时t1至t2]的期间，以快门电极26的极性反转驱动为目的，通过控制电极驱动电路17互补地驱动相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压，这如已说明那样。另外，紧接着进行的[从定时t2至t3]的、基于写入到信号存储电容4的图像信号电压的、向全部像素中的快门电极26的信号电压写入，通过写入驱动电路16同时驱动电容线11、快门电压写入用源极电压线12而进行。在之后的[定时t4以后]向快门电压写入用源极电压线12进行Vm施加的也是写入驱动电路16。
最后，说明图4中说明的第一实施方式的快门电极26附近构造的动作。与上述[至定时t1]相当的、对像素进行的图像信号电压的写入结束之后，在[从定时t1至t2]的期间，按每个帧期间控制相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压，这些电压分别被施加到双极性快门1的控制电极25、27。例如在某一帧中，对控制电极25施加0(V)，对控制电极27中施加Vh(例如20(V))。接着，通过[从定时t2至t3]的期间内的向快门电极26进行的信号电压写入动作，对快门电极26写入大约Vh(例如20(V))或者大约0(V)。在此，由于对控制电极25施加0(V)，对控制电极27施加Vh(例如20(V))，因此根据由快门电极26以及控制电极25、27产生的电场效应，在对快门电极26写入大约Vh(例如20(V))的情况下，快门电极26的位置在反射膜23和黑色树脂膜24的开口上稳定，在对快门电极26写入大约0(V)的情况下，快门电极26的位置在反射膜23和黑色树脂膜24的遮光上稳定。由此，在对快门电极26写入了大约Vh(例如20(V))的情况下，从光源42射出并在导光板22中传播的光41即使从开***出，也由于被快门电极26反射而再次返回到导光板22，因此像素被观察为非发光状态。另外，在对快门电极26写入了大约0(V)的情况下，由于从光源42射出并在导光板22中传播的光41从该开***出，因此像素被观察为发光状态。
此外，在此，在下一帧，控制电极25、27和图像信号电压的极性相反。即对控制电极25施加Vh(例如20(V))，对控制电极27施加0(V)，因此在对快门电极26写入大约0(V)的情况下，从光源42射出并在导光板22中传播的光41即使从开***出，也由于被快门电极26反射而再次返回到导光板22，因此像素被观察为非发光状态。另外，在对快门电极26写入大约Vh(例如20(V))的情况下，从光源42出射并在导光板22中传播的光41从该开***出，因此像素被观察为发光状态。像这样进行快门电极26的极性反转驱动，由此能够使施加到快门电极26、控制电极25、27的表面的绝缘膜上的电场交流化，能够进一步增加这些电极的电稳定性。
如上所述，在本实施方式中，使光源42的发光按每子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光。即，使光源42所具有的R(红)G(绿)B(蓝)这三色的独立LED光源的发光期间具有2的n次方的时间加权，与每个像素的快门电极26的开闭控制组合，由此能够按每像素实现基于PWM方式的灰度发光，并同时实现基于FSC方式的彩色显示。这种光源42的点亮在[至定时t1]以及[定时t4以后]的、对像素写入图像信号电压的写入期间内进行。
如上所述，由于构成为向快门电极26进行信号电压的写入，所以能够减少像素内的布线。另外，由此能够提高批量生产方面的成品率，并且能够实现低成本化。
另外，在根据图像信号对机械快门选择性地施加规定的高电压或者规定的低电压的情况下，若在机械快门与遮光膜之间产生电场，则该电场与图像信号相应地被调制，因此可能会大幅损害机械快门的动作裕度，但是在本实施方式中，还通过电介质形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场的情况，能够在不损害机械快门的动作裕度的情况下实现高对比度从而能够实现理想的遮光膜。
在本实施方式中，伴随着极性反转驱动的控制电极25、27的驱动如上述那样被交流化而相互抵消，因此尤其具有EMI(Electro-Magnetic Interference：电磁干扰)少的特征。根据该特征，能够抑制对设置于玻璃基板36的触摸面板30的感知电极40的侵入噪声，尤其能够实现灵敏度良好的触摸面板特性。在本实施方式中，虽然电容线11和快门电压写入用源极电压线12也没有交流化，但是经由它们的波形所控制的快门电压写入用晶体管3向快门电极26进行的写入驱动的时间常数原本较大。因此，将通过写入驱动电路16进行的电容线11和快门电压写入用源极电压线12的驱动时间常数设定得充分大，就能够抑制由电容线11和快门电压写入用源极电压线12引起的EMI。
另外，在本实施方式中，利于控制电极线8A、8B的施加电压的更换来实现极性反转驱动，但是，通常与控制电极线8A、8B相连接的控制电极25、27与快门电极26相比寄生电容小。在本实施方式中，由于在进行极性反转驱动时不需要控制快门电极26，因此根据该观点也可知，在本实施方式中具有能够抑制极性反转驱动时的功耗、EMI的优点。
另外，在本实施方式中，扫描开关5以及快门电压写入用晶体管3导通的期间分别被限定成该像素被扫描线10选择的期间以及向快门电极26写入信号电压的期间即[从定时t2至t4]的期间。由此，具有以下优点：能够充分回避由这些非晶硅薄膜晶体管的导通期间长时间持续所引起的阈值电压的偏移。
此外，本实施方式所公开的技术在不脱离本发明的宗旨的范围内能够进行各种变更。在本实施方式中，在玻璃基板36上通过n型非晶硅薄膜晶体管设置有扫描开关5和快门电压写入用晶体管3，但是代替玻璃基板36而使用耐热塑料基板等能够使基板具有弯曲挠性。另外，代替n型非晶硅薄膜晶体管而使用能够以更低电压进行动作的n型、p型多晶硅薄膜晶体管，由此能够使从图像信号电压写入电路14输出到信号线6A和6B的图像信号电压的振幅下降至5V以下而实现低功耗化。此外，在使用p型薄膜晶体管时，当然需要使向这些部件施加的电压关系的正负相反。或者代替n型非晶硅薄膜晶体管而使用以InGaZnO为代表的非晶氧化物薄膜晶体管，同样也能够使图像信号电压的振幅下降至5V以下而实现低功耗化，并且与多晶硅薄膜晶体管相比能够降低工艺装置成本。此外，在将n型薄膜晶体管变更为p型薄膜晶体管的情况下，当然要调换所连接的源极与漏极。
另外，在本实施方式中，作为黑色树脂膜24使用了使碳黑、钛黑等颜料粒子适当地分散至聚酰亚胺树脂等而成的材料，但是作为黑色树脂膜不限于此。为了避免电场对快门电极26的影响，只要为电介质即可，并且根据透过反射膜23的光的波长特性也不必是黑色。例如若透过反射膜23的光中所包含的蓝色是实质上能够忽视的量，则代替黑色树脂膜24还可以是蓝色树脂层，如果透过反射膜23的光是红光以外实质上能够忽视的量，则代替黑色树脂膜24还可以是青色树脂层。另外，在能够光学设计导光板22整体使得向反射膜23入射的入射光的角度不超出适当范围的情况下、或者在需要的入射角度整个范围内能够充分确保反射膜的全反射特性的情况下，不需要黑色树脂膜24本身。
另外，在本实施方式中，快门电极26侧的反射膜23使用多层电介质膜构成，但是，反射膜23所必需的特性在于，为了避免电场对快门电极26的影响而为电介质，并且将从光源42产生的、从导光板22侧照射的由R(红)G(绿)B(蓝)这三色的光构成的光以高效率反射，因此，只要满足这样的特性，则不必限于多层电介质膜。另外，反射膜23中的反射并不限定于镜面反射，反射膜23也可以是具有漫反射特性的膜，因此还能够使用白色树脂膜等制作。
此外，在本实施方式中，按每列进行快门电极26的极性反转驱动，但是只要控制电极线8A、8B适当地配置在各像素内，则极性反转驱动可以不必按每列进行，例如也可以按每行或者每个晶格点等进行。另外，若快门电极26、控制电极25、27的电极表面的绝缘膜具有充分的电稳定性，则也可以不进行极性反转驱动本身。
[第二实施方式]
下面，使用图8、图9依次说明本发明的第二实施方式。第二实施方式的图像显示装置的***结构和动作、显示面板的结构和动作以及像素的结构和动作等与已经说明的第一实施方式的相应部分相同，因此在此省略其说明，特别说明两者不同的内容。
图8是第二实施方式的图像显示装置中的、显示区域内的像素排列构成图。在显示区域内，像素13R、13G、13B被设置成矩阵状，沿列方向排列的像素13R、13G、13B分别发出R(红)G(绿)B(蓝)各色的光。
接着，说明第二实施方式的像素部剖面构造。图9是表示与第二实施方式的像素13R有关的像素剖面构造图。该像素剖面构造图的结构和动作基本上与图4中说明的第一实施方式相同，但是在第二实施方式的像素13R中，反射膜50由将R(红)全反射的多层电介质膜50R、将G(绿)全反射的多层电介质膜50G以及将B(蓝)全反射的多层电介质膜50B进行层叠而构成。另外，代替由R(红)G(绿)B(蓝)这三色的独立LED光源构成的光源42，设置有具有W(白色)色LED光源的光源52。
并且，在反射膜50的开口部没有设置将R(红)全反射的多层电介质膜50R，而设置有由将G(绿)全反射的多层电介质膜50G以及将B(蓝)全反射的多层电介质膜50B的层叠构造构成的R(红)色滤光片51。由此，在该第二实施方式的像素13R中发出R(红)的光，但是具有以下特征：G(绿)和B(蓝)的光通过R(红)色滤光片51再次向导光板22方向反射、再利用。
另外，同样地，在像素13G中，在反射膜50的开口部没有设置将G(绿)全反射的多层电介质膜50G，而设置有由将B(蓝)全反射的多层电介质膜50B以及将R(红)全反射的多层电介质膜50R的层叠构造构成的G(绿)色滤光片。由此，在像素13G中发出G(绿)光，但是具有以下特征：B(蓝)和R(红)的光通过G(绿)色滤光片再次向导光板22方向反射、再利用。
同样地，在像素13B中，在反射膜50的开口部没有设置将B(蓝)全反射的多层电介质膜50B，而设置有由将R(红)全反射的多层电介质膜50R以及将G(绿)全反射的多层电介质膜50G的层叠构造构成的B(蓝)色滤光片。由此，在像素13B中发出B(蓝)光，但是具有以下特征：R(红)和G(绿)的光通过B(蓝)色滤光片再次向导光板22方向反射、再利用。
在该第二实施方式中，如上所述设置有具有W(白)色的LED光源的光源52，并且各像素被分为像素13R、13G、13B这三色，因此在彩色显示中能够使用白色发光+滤光片方式而不使用FSC方式。由此，在第二实施方式中，能够完全避免在FSC方式中成为问题的色分离(Color break-up)。此外，此时设置于各像素的二向色性滤光片将透过波长以外的波长的光向导光板22方向反射、再利用，因此不存在如使用了通常滤光片的情况下的由光吸收引起的光的损失，从而能够实现低功耗化。另外，代替由R(红)G(绿)B(蓝)这三色的独立LED光源构成的光源42，而使用还在通常的TV等中使用的具有W(白)色LED光源的光源52，因此能够实现LED光源部件的低成本化。W(白)色LED光源能够由蓝色LED和黄色荧光体构成，因此材料费用低，并且还能够期待基于大量生产的批量生产效果。
另外，在本实施方式中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且能够实现低成本化。另外，由于使用电介质形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场，能够在不损害机械快门的动作裕度的情况下实现高对比度。
[第三实施方式]
下面，使用图10依次说明本发明的第三实施方式。该第三实施方式的图像显示装置的***结构和动作、显示面板的结构和动作以及像素的结构和动作等与已经说明的第一实施方式的相应部分相同，因此在此省略其说明，特别说明两者不同的内容。
图10是与第三实施方式的像素13有关的像素剖面构造图。该像素剖面构造图的结构和动作基本上与图4中说明的第一实施方式相同，但在第三实施方式的像素13中，反射膜23和黑色树脂膜24被透明保护膜60覆盖这一点不同。作为该透明保护膜60，能够使用有机或无机的保护膜。
在该第三实施方式中，由于使用该透明保护膜60，即使可动的快门电极26与透明保护膜60接触也能够防止异物生成，其结果是，能够将快门电极26与反射膜23以及黑色树脂膜24之间的距离设计得短。在快门电极26处于关闭状态时，若反射膜23和黑色树脂膜24的开口没有被快门电极26充分遮光，则会由于光漏导致对比度下降，因此通过像这样将快门电极26与反射膜23以及黑色树脂膜24之间的距离设计得短，在第三实施方式中实质上能够实现对比度的提高。
在本实施方式中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且，能够实现低成本化。另外，由于使用电介质形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场，从而能够在不损害机械快门的动作裕度的情况下实现高对比度。
[第四实施方式]
下面，使用图11依次说明本发明的第四实施方式。第四实施方式的图像显示装置的***结构和动作、显示面板的结构和动作、像素的结构和动作等与已经说明的第一实施方式的相应部分相同，因此，在此省略其说明，特别说明两者不同的内容。
图11是表示第四实施方式的、使用了机械快门的图像显示装置的快门控制电路的图。第一实施方式中的像素13以及第四实施方式中的像素73的区别在于，快门电压写入用晶体管3的漏极与双极性快门1的快门电极26相连接，除此之外，在双极性快门1的控制电极25、27之间分别新设置有辅助电容70、71。
如在第一实施方式中说明那样，快门电极26的位置通过快门电极26与控制电极25、27产生的电场效应而被控制，但是期望向快门电极26持续提供必需的电荷，直到快门电极26的位置在控制电极25、27的某一侧稳定。在快门电极26与控制电极25、27之间必然形成寄生电容，但是该寄生电容的值随着快门电极26移动而快门电极26与控制电极25或者控制电极27之间的间隔变窄而增加。在此，当将快门电极26与控制电极25或者控制电极27之间的某一距离上的寄生电容设为C、将之后由快门电极26的位置变动所引起的寄生电容的增量设为ΔC、将电压设为V、将在该距离上存储于该寄生电容的电荷设为Q、将之后由快门电极26的位置变动所引起的电荷的增量设为ΔQ时，以下式(1)成立。
(Q+ΔQ)＝(C+ΔC)×V    ········(1)
因而，为了将快门电极26与控制电极25或者控制电极27之间的电压V保持恒定，需要提供与寄生电容C的值的增量ΔC相当的电荷ΔQ。
该情况意味着快门电压写入用晶体管3需要持续导通直到快门电极26的位置稳定于稳定点。然而，在该情况下，导致将图5中记载的[从定时t2至t3]以及[从定时t3至t4]的期间确保得充分长，而[至定时t1]以及[定时t4以后]的对像素进行的图像信号电压的写入期间变短。特别是在需要设计沿列方向的像素数多的显示器的情况下，该限制变得非常严格。
与此相对，在第四实施方式中，由于在双极性快门1的快门电极26与控制电极25、27之间分别新设置辅助电容70、71，因此能够从辅助电容70、71对上述寄生电容供给电荷，从而缓和了快门电极26中的上述寄生电容的影响。
由此，在第四实施方式中，即使在快门电极26的位置完全稳定于稳定点之前使快门电压写入用晶体管3截止，也能够充分抑制由上述寄生电容的增加所引起的快门电极26与控制电极25、27之间的电压变动。由此，也可以不将图5中记载的[从定时t2至t3]以及[从定时t3至t4]的期间确保得充分长，能够充分确保[至定时t1]以及[定时t4以后]的对像素进行的图像信号电压的写入期间。由此，特别是在设计沿列方向的像素数多的显示器的情况下，能够减少扫描电路15的驱动时钟，在基于电路设计裕度的确保而产生的成品率的提高、实现功耗降低方面成为很大的优点。
此外，在第四实施方式中，将辅助电容70、71的值分别设计为200fF，但是根据上述效果期望例如10fF以上。另外，在此将辅助电容70、71设为相等值，但其目的在于使下述影响彼此抵消：在图5的[从定时t1至t2]的期间，以快门电极26的极性反转驱动为目的而按每帧进行相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的更换时，此时的控制电极线8A、8B的电压变动经由辅助电容70、71的耦合而对快门电极26的影响。然而，可以明确的是，在该耦合效果不会成为问题的情况下，即使使辅助电容70、71的值非对称、或者仅设置某一方，也能够得到与第四实施方式相同的效果。
在本实施方式中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且能够实现低成本化。另外，由于使用电介质形成遮光膜，因此避免了机械快门与遮光膜之间产生电场，能够在不损害机械快门的动作裕度的情况下实现高对比度。
[第五实施方式]
下面，使用图12～图15依次说明本发明的第五实施方式的结构和动作。
图12是第五实施方式的图像显示装置的像素周边电路图。呈矩阵状排列的像素85构成显示区域，在像素85中，在列方向上设置有信号线6A和6B以及控制电极线8A和8B，在行方向上设置有扫描线10、电容线11、快门电压写入用源极电压线12以及CMOS快门电压写入用pMOS源极电压线84。在显示区域的周边，信号线6A和6B的一端与图像信号电压写入电路14相连接，控制电极线8A和8B的一端分别与控制电极驱动电路17相连接。另外，扫描线10的一端与扫描电路15相连接，电容线11、快门电压写入用源极电压线12以及CMOS快门电压写入用pMOS源极电压线84的一端分别与写入驱动电路86相连接。
在此，从写入驱动电路86始终对CMOS快门电压写入用pMOS源极电压线84输入Vh(如后述那样为例如15(V))。此外，为了简便，在图12中以像素数为4×3像素的矩阵记载了显示区域，但是本发明所公开的技术思想不特别限定像素数。
在图13中示出了图12的各像素85中的快门控制电路87。在各像素85中设置有信号线6A，信号线6A和信号存储电容4通过扫描开关5连接。信号存储电容4还与CMOS写入用晶体管80的栅极相连接，CMOS写入用晶体管80的漏极与CMOS信号存储电容81的一端相连接。另外，CMOS写入用晶体管80的漏极还与CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82的栅极连接。CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82的漏极还与双极性快门1的快门电极26相连接。即，由此CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82在像素内构成CMOS反相电路。双极性快门1所具有的两个控制电极内的一方与像素内的控制电极线8A相连接，控制电极的另一方与相邻像素的控制电极线8B相连接。此外，信号存储电容4的另一端与电容线11相连接，CMOS信号存储电容81的另一端与控制电极线8B相连接，CMOS写入用晶体管80的源极与快门电压写入用源极电压线12相连接，CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82的源极分别与电容线11以及CMOS快门电压写入用pMOS源极电压线84相连接，扫描开关5的栅极与扫描线10相连接。此外，上述双极性快门1与设置于遮光面上的开口相对地设置等的立体的像素构造基本上与第一实施方式相同。此外，在图13中记载了具有信号线6A和控制电极线8A的像素以及具有信号线6B和控制电极线8B的像素这两个像素。如后述那样，两个像素的驱动条件不同，但是基本的快门控制电路相同。
图14是第五实施方式的像素部剖面构造图。玻璃基板36上设置有低温多晶硅薄膜晶体管，该低温多晶硅薄膜晶体管由低杂质浓度低温多晶硅薄膜91、掺杂高浓度n型杂质而得到的低温多晶硅薄膜92、90、栅极绝缘膜93、栅电极95、层间绝缘膜94、源电极96、漏电极97构成，该低温多晶硅薄膜晶体管与CMOS快门电压写入用nMOS晶体管83对应。而且，在玻璃基板36上，且在与源电极96、漏电极97相同的Al布线层形成有控制电极线8A、8B，它们被由由氮化硅和有机材料的多层膜形成的保护膜37覆盖。
在保护膜37上设置有具有快门电极26以及两个控制电极25、27的双极性快门1，漏电极97通过接触孔与快门电极26相连接，控制电极线8A通过接触孔与控制电极25相连接，控制电极线8B通过接触孔与控制电极27相连接。另外，在这些快门电极26以及两个控制电极25、27的表面形成有绝缘膜以防止相互接触时短路。此外，在此，快门电极26的位置被基于输入到快门电极26的电压与输入到两个控制电极25、27的电压之间的相对关系产生的电场控制，因此在图14中还使用虚线公开了其可动范围。此外，在图14中虽未记载，但是设置于像素85内的其它晶体管也同样地由低温多晶硅薄膜晶体管构成。
在相对于快门电极26的与玻璃基板36的相反侧设置有导光板22，该导光板22具有由R(红)G(绿)B(蓝)这三色的独立LED光源形成的光源42。在导光板22的两面设置有反射膜21、23，但是，在此，特别是快门电极26侧的反射膜23由多层电介质膜构成。构成反射膜23的多层电介质膜由TiO2、Ta2O3等高折射率材料和SiO2、MgF2等低折射材料的层叠构造构成，将这些层叠构造的各膜厚设计成适当的值，由此，针对光源42所具有的R(红)G(绿)B(蓝)这三色的独立LED光源的射出光，在实际应用中能够得到充分的全反射特性。然而，将多层电介质膜用作全反射膜的情况下的课题在于，在针对沿垂直方向入射的光进行了最佳设计的情况下，针对以接近水平的角度入射的光，反射特性恶化。在反射膜23透过了光的情况下会导致显示装置的光漏，招致对比度的明显降低。因此，为了防止这种光漏，在反射膜23上还形成有利用有机材料制成的黑色树脂膜24。该黑色树脂膜能够通过使碳黑、钛黑等颜料粒子适当地分散于聚酰亚胺树脂等中而形成。在此，如图14所示，在反射膜23和黑色树脂膜24上，在与快门电极26对应的位置设置有开口，构成为从光源42射出并在导光板22中传播的光41的一部分从该开***出。开口例如能够通过以黑色树脂膜24为掩模的光刻法进行一并加工而形成。
在相对于玻璃基板36的与导光板22的相反侧设置有触摸面板30，该触摸面板30由薄膜片38、感知电极40以及保护膜39形成。触摸面板30的感知电极40在显示区域的周边与触摸检测用电路相连接，但是该部分的结构是公知的技术，因此，在此省略其详细说明。
接着，使用图15说明本发明的第五实施方式的动作。首先，说明图13中说明的第五实施方式的快门控制电路87的动作。
图15是第五实施方式的快门控制电路87的动作时序图，横轴表示时间，纵轴表示各部分的电压。另外，特别是关于下两层记载的CMOS信号存储电容81的存储信号电压(＝CMOS反相电路输入电压)以及双极性快门1的快门电极26的电压值，由于根据图像信号来取大约0(V)和大约Vh这两个值，因此为了便于理解附图，基本上用实线表示大约0(V)，用虚线表示大约Vh。
[至定时t1]
在此期间，对像素进行图像信号电压的写入。在此期间，对控制电极线8A、8B分别施加高电压Vh、低电压0(V)，如后述那样，以快门电极26的极性反转驱动为目的，相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的值按每帧更换。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B对扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。在此，施加到信号线6A、6B的图像信号电压取例如4(V)和0(V)这两个值，在白显示时和黑显示时分别与4(V)和0(V)的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压的每帧的值，按信号线6A、6B的每列更换。此外，对电容线11施加0(V)，对快门电压写入用源极电压线12施加Vm，对双极性快门1的快门电极26施加大约0(V)或大约Vh。此外，在此，将Vh的值设计成双极性快门1能够进行静电机械驱动的最小的电压，例如该值为15(V)。另外，Vm的值是即使信号电压被写入信号存储电容4中CMOS写入用晶体管80也不会导通的值，例如为4(V)。此外，与第一实施方式相比，第五实施方式的图像信号电压取4(V)的低值，其原因在于，CMOS写入用晶体管80写入的电容为CMOS信号存储电容81的大约20fF和CMOS快门电压写入用nMOS晶体管83及CMOS快门电压写入用pMOS晶体管82的栅极电容之和即为较小的值、其原因还在于，扫描开关5和CMOS写入用晶体管80由电流驱动力大的低温多晶硅薄膜晶体管构成。
[从定时t1至t2]
在此期间，以快门电极26的极性反转驱动为目的，按每帧进行相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的更换。在本实施方式中，如后述那样，使光源42的发光按每个子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光，但是控制电极线8A、8B的施加电压的更换也可以不按按每帧而按每个子场、按每多个子场来进行。在不进行控制电极线8A、8B的施加电压的更换的子场中，不需要设置该[从定时t1至t2]的期间。若频繁进行控制电极线8A、8B的施加电压的更换，则需要注意以下情况：与之相应地需要频繁设置从定时t1至t2的过渡期间以及功耗增加。
[从定时t2至t13]
在此期间，根据写入到信号存储电容4的图像信号电压，在全部像素中同时向CMOS信号存储电容81进行信号电压写入。
向电容线11和快门电压写入用源极电压线12同时写入Vh，之后两者的电压一致地下降至0(V)。通过该动作来控制CMOS写入用晶体管80，在写入到信号存储电容4的图像信号电压为0(V)的情况下，对CMOS信号存储电容81写入(Vh-Vth)作为信号电压，在图像信号电压为4(V)的情况下，对CMOS信号存储电容81写入0(V)作为信号电压。此外，在此Vth为CMOS写入用晶体管80的阈值电压。
关于向上述CMOS信号存储电容81进行的信号电压写入，为已经在第一实施方式中使用图6A～图7C来详细说明的模拟二极管电路的动作，因此在此省略其说明。
[从定时t13至t14]
在此期间，电容线11和快门电压写入用源极电压线12维持下降至0(V)的电压值，向CMOS信号存储电容81写入的信号电压直接被输入到CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82的栅极。如上所述，从写入驱动电路86对CMOS快门电压写入用pMOS源极电压线84始终输入Vh(例如15(V))，因此，此时，CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82作为CMOS反相电路而发挥功能。因而，在对CMOS信号存储电容81写入(Vh-Vth)作为信号电压的情况下，CMOS反相电路向快门电极26输出0(V)，在对CMOS信号存储电容81写入0(V)作为信号电压的情况下，CMOS反相电路向快门电极26输出Vh(例如15(V))。
[定时t14以后]
在此期间，与至定时t1的动作同样地，再次对像素进行图像信号电压的写入。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B对扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。对快门电压写入用源极电压线12施加Vm(例如4(V))，即使信号电压被写入到信号存储电容4，基本上CMOS写入用晶体管80也不会导通。在此，在本实施方式中，与[从定时t13至t14]同样地，CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82作为CMOS反相电路持续发挥功能，因此具有能够同时进行向快门电极26写入信号电压以及对像素进行图像信号电压的写入扫描的优点。
此外，在此，也与第一实施方式同样地，在对CMOS信号存储电容81写入0(V)而对信号存储电容4写入4(V)(VsigH)的情况下，CMOS信号存储电容81的电压在CMOS写入用晶体管80截止的电压即4(V)-Vth(VsigH-Vth)的期间再次上升。基本上由CMOS快门电压写入用nMOS晶体管83和CMOS快门电压写入用pMOS晶体管82构成的CMOS反相电路为二值驱动，因此即使0(V)上升至4(V)-Vth(VsigH-Vth)，也不会对动作本身带来障碍，由此，需要注意流过CMOS反相器的贯通电流增加而功耗增加这一点。在此，具有以下优点：VsigH为高电压能够使通过CMOS写入用晶体管80向CMOS信号存储电容81进行的写入动作更加快速化。但是，其另一方面，还存在从图像信号电压写入电路14对信号线6A和6B写入VsigH时的功耗上升这一点、和上述那样的副作用，因此在本实施方式中，在考虑到这些情况之后需要最佳设定作为4(V)的VsigH的电压值。
接着，说明图13中说明的该第五实施方式的像素周边电路的动作。
在与上述[至定时t1]相当的对像素写入图像信号电压的期间，扫描线10通过扫描电路15被依次扫描，与此同步地从图像信号电压写入电路14对信号线6A和6B写入图像信号电压。在此，如上所述，在本实施方式中，使光源42的发光按每个子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光。因此，从图像信号电压写入电路14向信号线6A和6B写入的图像信号电压例如为0(V)和4(V)这两个值的电压，由此，控制施加到各像素所设置的快门电极26的信号电压。此外，在白显示和黑显示时分别与4(V)和0(V)的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压的每个帧的值，按信号线6A和6B的每个列更换，这如已说明那样。接着，在对全部像素进行的图像信号电压的写入结束之后，在上述[从定时t1至t2]的期间内，以快门电极26的极性反转驱动为目的，通过控制电极驱动电路17按每帧互补地驱动相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压，这如已说明那样。另外，接着进行的[从定时t2至t3]的、基于写入到信号存储电容4的图像信号电压的、对全部像素中的CMOS信号存储电容81进行的信号电压写入，通过写入驱动电路86同时驱动电容线11、快门电压写入用源极电压线12来进行。在之后的[定时t4以后]，向快门电压写入用源极电压线12进行Vm施加的也是写入驱动电路86。此外，向CMOS快门电压写入用pMOS源极电压线84始终输入Vh(例如15(V))的也是写入驱动电路86。
最后，关于图14中说明的第五实施方式的快门电极26附近构造的动作，晶体管的构造以及Vh的电压值不同，但是基本动作与已经在第一实施方式中说明的动作相同，因此，在此省略更多的说明。
如上所述，在第五实施方式中，与[从定时t13至t14]同样地，在[定时t14以后]，CMOS快门电压写入用nMOS晶体管83以及CMOS快门电压写入用pMOS晶体管82还作为CMOS反相电路持续发挥功能，因此具有能够同时进行向快门电极26写入信号电压以及对像素进行图像信号电压的写入扫描的优点。由此，在本实施方式中，特别是在设计沿列方向像素数大的显示器的情况下，能够减少扫描电路15的驱动时钟，从而在实现基于电路设计裕度的确保而得到的成品率上升、功耗降低方面成为很大的优点。
在本实施方式中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且，能够实现低成本化。另外，由于使用电介质来形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场，能够在不损害机械快门的动作裕度的情况下实现高对比度。
[第六实施方式]
下面，使用图16～图18依次说明本发明第六实施方式的结构和动作。第六实施方式的图像显示装置的***结构和动作、显示面板的结构和动作、像素的结构和动作等与已经说明的第一实施方式的相应部分相同，因此，在此省略其说明，特别说明两者不同的内容。
图16是第六实施方式的像素周边电路图。呈矩阵状排列的像素105构成显示区域，在像素105中，沿列方向设置有信号线6A和6B以及控制电极线8A和8B，沿行方向设置有扫描线10、电容线11、快门电压写入用源极电压线12以及下一级快门电压写入用源极电压线104。在显示区域的周边中，信号线6A和6B的一端与图像信号电压写入电路14相连接，控制电极线8A和8B的一端分别与控制电极驱动电路17相连接。另外，扫描线10的一端与扫描电路15相连接，电容线11、快门电压写入用源极电压线12以及下一级快门电压写入用源极电压线104的一端分别与写入驱动电路106相连接。此外，为了简便，在图16中通过像素数为4×3像素的矩阵记载了显示区域，但是本发明所公开的技术思想不特别限定像素数。
图17是表示第六实施方式的快门控制电路107的图。在各像素105中设置有信号线6A，信号线6A和信号存储电容4通过扫描开关5相连接。信号存储电容4还与下一级写入用晶体管100的栅极相连接，下一级写入用晶体管100的漏极与下一级信号存储电容101的一端相连接。另外，下一级写入用晶体管100的漏极还与下一级快门电压写入用晶体管102的栅极相连接。进而，下一级快门电压写入用晶体管102的漏极与双极性快门1的快门电极26相连接。即，由此，与信号存储电容4以及下一级写入用晶体管100同样地，下一级信号存储电容101以及下一级快门电压写入用晶体管102在像素内构成第二个模拟二极管电路。双极性快门1所具有的两个控制电极内的一方与像素内的控制电极线8A相连接，但是控制电极的另一方与相邻像素的控制电极线8B相连接。此外，信号存储电容4的另一端与电容线11相连接，下一级写入用晶体管100的源极与快门电压写入用源极电压线12相连接，下一级信号存储电容101的另一端以及下一级快门电压写入用晶体管102的源极与下一级快门电压写入用源极电压线104相连接，扫描开关5的栅极与扫描线10相连接。此外，上述双极性快门1与设置于遮光面上的开口相对地设置等的立体的像素构造基本上与第一实施方式相同。此外，在图17中记载了具有信号线6A和控制电极线8A的像素以及具有信号线6B和控制电极线8B的像素这两个像素。如后述那样，两个像素的驱动条件不同，但是基本的快门控制电路相同。
接着，第六实施方式的像素部剖面构造与已经说明的第一实施方式的像素部剖面构造相同，因此，在此省略其说明。
接着，使用图18说明第六实施方式的快门控制电路107的动作。图18是第六实施方式的快门控制电路107的动作时序图，横轴表示时间，纵轴表示各部分的电压。另外，特别是关于下一级快门电压写入用晶体管102的源极输入电源、和最下层记载的双极性快门1的快门电极26的电压值，由于根据图像信号来取大约Vm2和大约Vh这两个值，因此为了便于观察附图，用实线表示前者，用虚线表示后者。
[至定时t1]
在此期间，对像素写入图像信号电压。在此期间，对控制电极线8A、8B分别施加高电压Vh、低电压Vm2(例如7(V))，如后述那样，以快门电极26的极性反转驱动为目的，相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的值按每帧更换。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B对扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。在此，施加到信号线6A、6B的图像信号电压取例如7(V)和0(V)这两个值，在白显示时和黑显示时分别与7(V)和0(V)的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压的每帧的值，按信号线6A、6B的每列更换。此外，对电容线11施加0(V)，对快门电压写入用源极电压线12施加Vm，对下一级快门电压写入用源极电压线104施加Vm2，对下一级快门电压写入用晶体管102的栅极施加大约0(V)或大约Vh，对双极性快门1的快门电极26施加大约Vm2或大约Vh。此外，在此，将Vh的值设计成双极性快门1能够进行静电机械驱动的最小电压，例如该值为20(V)。
此外，Vm的值是即使信号电压被写入到信号存储电容4，下一级写入用晶体管100也不会导通的值，例如为7(V)。另外，将Vm2的值设定为以下电压：如后述那样，即使对信号存储电容4输入VsigH(7(V))而经由下一级写入用晶体管100导致下一级信号存储电容101的电压值从0(V)上升至(VsigH-Vth)(Vth为下一级写入用晶体管100的阈值电压)，也不会使下一级快门电压写入用晶体管102导通而导致存储在快门电极26中的Vh的电压泄露，Vm2的值基本上满足以下的式(2)。
(VsigH-Vth)-Vth2＜Vm2········(2)
此外，在此，Vth2为下一级快门电压写入用晶体管102的阈值电压。
[从定时t1至t2]
在此期间，以快门电极26的极性反转驱动为目的，按每帧进行相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压的更换。在本实施方式中，如后述那样，使光源42的发光按每个子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光，但是控制电极线8A、8B的施加电压的更换也可以不按每帧而按每个子场、按每多个子场来进行。在不进行控制电极线8A、8B的施加电压的更换的子场中，不需要设置该[从定时t1至t2]的期间。如果频繁进行控制电极线8A、8B的施加电压的更换，则需要注意以下情况：与之相应地需要频繁设置从定时t1至t2的过渡期间以及功耗增加。
[从定时t2至t23]
在此期间，根据向信号存储电容4写入的图像信号电压，在全部像素中同时向下一级信号存储电容101写入信号电压。向下一级信号存储电容101写入的信号电压与下一级快门电压写入用晶体管102的栅极输入电压相同。
在电容线11和快门电压写入用源极电压线12中同时写入Vh，之后两者的电压一致地下降至0(V)。通过该动作来控制下一级写入用晶体管100，在写入到信号存储电容4的图像信号电压为0(V)的情况下，对下一级信号存储电容101写入(Vh-Vth)作为信号电压，在图像信号电压为7(V)的情况下，对下一级信号存储电容101写入0(V)作为信号电压。在此，Vth为下一级写入用晶体管100的阈值电压。
上述向下一级信号存储电容101进行的信号电压写入，为已经在第一实施方式中使用图6、图7详细说明的模拟二极管电路的动作，因此在此省略其说明。
[从定时t23至t24]
在此期间，电容线11和快门电压写入用源极电压线12维持下降至0(V)的电压值，在对下一级信号存储电容101写入0(V)的情况下，在此期间，该电压收敛为大约0(V)。
[从定时t24至t25]
在此期间，根据向下一级信号存储电容101写入的图像信号电压，在全部像素中同时向快门电极26写入信号电压。
向下一级快门电压写入用源极电压线104写入Vh，之后，该电压再次下降至Vm2。通过该动作来控制下一级快门电压写入用晶体管102，在向下一级信号存储电容101写入的图像信号电压为0(V)的情况下，向快门电极26写入(Vh-Vth2)作为信号电压，在图像信号电压为7(V)的情况下，向快门电极26写入Vm2作为信号电压。在此，Vth2为下一级快门电压写入用晶体管102的阈值电压。
上述向快门电极26进行的信号电压写入为已经说明的模拟二极管电路的动作，因此在此省略其说明。
此外，与之并行地，在此期间，再次与至定时t1的动作同样地，对像素写入图像信号电压。各像素的扫描开关5通过扫描线10被依次扫描，从信号线6A、6B向扫描开关5被扫描过的像素的信号存储电容4写入规定的图像信号电压。对快门电压写入用源极电压线12中施加Vm，从而即使信号电压被写入到信号存储电容4，基本上也不会使下一级写入用晶体管100导通。
[定时t25以后]
在此期间也持续地，接着对像素写入图像信号电压。另外，在通过模拟二极管电路的动作要向快门电极26写入Vm2的信号电压的情况下，如图18所示那样在此期间的初期进行。
此外，在对下一级信号存储电容101写入0(V)而对信号存储电容4写入7(V)(VsigH)的情况下，下一级信号存储电容101的电压，直到为下一级写入用晶体管100的截止电压即7(V)-Vth(VsigH-Vth)，在此期间再次上升，这一点与第一实施方式相同。此时，为了不使下一级快门电压写入用晶体管102导通而存储在快门电极26中的Vh的电压泄露，将下一级快门电压写入用源极电压线104设定为Vm2，Vm2的值满足式(2)，这与上述情况相同。
接着，说明图16中说明的第六实施方式的像素周边电路的动作。
在与上述[至定时t1]相当的对像素写入图像信号电压的写入期间，扫描线10通过扫描电路15被依次扫描，与此同步地从图像信号电压写入电路14对信号线6A和6B写入图像信号电压。在此，如上所述，在本实施方式中，使光源42的发光按每个子场具有时间加权，进行PWM驱动以通过快门电极26的开闭来控制向外部的发光。因此，从图像信号电压写入电路14向信号线6A和6B写入的图像信号电压例如为0(V)和7(V)这两个值的电压，由此，控制施加到各像素所设置的快门电极26的信号电压。此外，在白显示时和黑显示时分别与7(V)和0(V)的哪一个对应，根据以快门电极26的极性反转驱动为目的的控制电极线8A、8B的施加电压的按每帧的值，按信号线6A和6B的每列更换，这如已说明那样。接着，在对全部像素进行的图像信号电压的写入结束之后，在上述[从定时t1至t2]的期间，以快门电极26的极性反转驱动为目的，通过控制电极驱动电路17按每帧互补地驱动相当于奇数像素列和偶数像素列的控制电极线8A、8B的施加电压，这如已说明那样。另外，接着进行的[从定时t2至t23]的、基于写入到信号存储电容4的图像信号电压的、对全部像素中的下一级信号存储电容101进行的信号电压写入，通过写入驱动电路106同时驱动电容线11、快门电压写入用源极电压线12来进行。在之后的[从定时t24至定时t25]中，从写入驱动电路106同时驱动下一级快门电压写入用源极电压线104而进行向快门电极26的信号电压写入，并且，对快门电压写入用源极电压线12进行Vm施加。
此外，如上所述，第六实施方式的像素部剖面构造与第一实施方式的像素部剖面构造相同，并且基本动作也与在第一实施方式中已经说明的动作相同，因此，在此省略进一步的说明。
如上所述，在第六实施方式中，下一级信号存储电容101以及下一级快门电压写入用晶体管102作为模拟二极管电路对快门电极26进行写入，因此，在[从定时t24至t25]以及[定时t25以后]，具有能够同时进行向快门电极26进行的信号电压的写入以及对像素进行的图像信号电压的写入扫描的优点。下一级信号存储电容101的电容值与快门电极26的输入电容值不同，与快门电极26的位置无关地取固定值，因此向下一级信号存储电容101进行的写入能够在较短时间内完成。由此，在本实施方式中，特别是在设计沿列方向像素数大的显示器的情况下，能够减少扫描电路15的驱动时钟，从而在实现基于电路设计裕度的确保而得到的成品率提高、功耗减少方面成为很大的优点。
在本实施方式中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且，能够实现低成本化。另外，由于利用电介质来形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场，能够在不损害机械快门的动作裕度的情况下实现高对比度。
[第七实施方式]
下面，使用图19说明本发明的第七实施方式。
图19是作为第七实施方式的因特网图像显示装置150的结构图。从外部对无线接口(I/F)电路152输入压缩后的图像数据等作为无线数据，无线I/F电路152的输出通过I/O(Input/Output)电路153与数据总线158相连接。除此以外，在数据总线158上还连接有微处理器(MPU)154、显示面板控制器156、帧存储器157等。并且，显示面板控制器156的输出被输入到使用了机械快门的显示装置151。此外，在因特网图像显示装置150中还设置有电源159。此外，在此，使用了机械快门的显示装置151与以上说明的第一实施方式具有相同的结构和动作，因此在此省略其内部结构和动作的记载。
下面，说明第七实施方式的动作。首先，无线I/F电路152根据指令从外部取入压缩后的图像数据，并将该图像数据通过I/O电路153传输给微处理器154以及帧存储器157。微处理器154接受来自用户的指令操作，根据需要驱动因特网图像显示装置150整体，进行压缩后的图像数据的解码、信号处理以及信息显示。在此，能够将信号处理过的图像数据临时存储在帧存储器157中。
在此，在微处理器154发出显示指令的情况下，按照其指示，图像数据从帧存储器157经由显示面板控制器156而被输入到显示装置151，显示装置151实时显示输入来的图像数据。此时，显示面板控制器156同时输出并控制用于显示图像所需的规定的定时脉冲。此外，关于显示装置151使用这些信号来实时显示所输入的图像数据的情况，与第一实施方式中说明的情况相同。此外，在此，在电源159中包含二次电池，提供电力来驱动因特网图像显示装置150整体。
根据本实施方式，能够进行高画质显示，并且能够以低成本提供功耗少的因特网图像显示装置150。
此外，在本实施方式中，作为图像显示装置使用了在第一实施方式中说明的显示装置151，但是，除此以外，还能够使用其它在本发明的实施方式中记载的各种显示装置。但是，在该情况下，当然有必要对显示面板控制器156输出的定时脉冲根据需要来进行些许变更。
在本实施方式的因特网图像显示装置150中，也与第一实施方式同样地，能够减少像素内的布线，提高批量生产上的成品率，并且能够实现低成本化。另外，由于使用电介质来形成遮光膜，因此避免了在机械快门与遮光膜之间产生电场，从而能够在不损害机械快门的动作裕度的情况下实现高对比度。
尽管已说明了目前被认为是本发明的特定实施例的这些实施例，但是应当理解为能够进行各种修改，并且期望所附权利要求书覆盖落入本发明的真实精神和范围内的所有这些修改。

Claims (18)

1.一种图像显示装置，其特征在于，具备：
机械快门部，其在呈矩阵状排列的像素中按上述每个像素设置，在透明基板上与上述透明基板的面平行地移动而进行光的透过以及遮断；
一对控制电极，其在上述透明基板上以夹持上述机械快门部的方式配置；
面状的光源，其向上述透明基板发出光，并与上述透明基板平行地配置；
遮光膜，其在上述面状的光源上的上述透明基板侧成膜，与上述机械快门部进行光的透过和遮断的区域对应地具有按上述每个像素开设的光学开口，并对于从上述面状的光源出射的光，将上述光学开口以外的区域遮光；
控制电极驱动电路，其向上述一对控制电极分别施加用于上述控制电极的高电压和低电压；以及
快门控制电路，其按上述每个像素设置，在与上述每个像素的灰度值相应的定时，经由信号线施加要设定的高电压和低电压的任一个，由此静电控制上述机械快门部的动作，
上述遮光膜由电介质形成。
2.根据权利要求1所述的图像显示装置，其特征在于，
上述遮光膜具有以可见光为反射波段的多层电介质膜。
3.根据权利要求2所述的图像显示装置，其特征在于，
上述遮光膜还具有黑色树脂膜，上述多层电介质膜设置于上述光源侧，上述黑色树脂膜设置于上述机械快门部侧。
4.根据权利要求1所述的图像显示装置，其特征在于，
上述快门控制电路使用非晶硅薄膜晶体管构成。
5.根据权利要求1所述的图像显示装置，其特征在于，
上述快门控制电路使用氧化物薄膜晶体管构成。
6.根据权利要求1所述的图像显示装置，其特征在于，
上述一对控制电极的电压极性按每列反转。
7.根据权利要求1所述的图像显示装置，其特征在于，
写入到各像素的图像信号的极性按每列反转。
8.根据权利要求1所述的图像显示装置，其特征在于，
在上述透明基板的、与上述机械快门部的设置面的相反侧，设置有触摸面板用电极。
9.根据权利要求8所述的图像显示装置，其特征在于，
上述触摸面板是静电电容式。
10.根据权利要求1所述的图像显示装置，其特征在于，
上述快门控制电路具备：
第一薄膜晶体管，其源电极和漏电极的任一方与上述信号线相连接，源电极和漏电极的另一方与第一节点相连接，栅电极与扫描线相连接；
第一存储电容，其一方的端子与上述第一节点相连接，另一方的端子与第一控制线相连接；以及
第二薄膜晶体管，其栅电极与上述第一节点相连接，源电极与第二控制线相连接，漏电极与上述机械快门部相连接。
11.根据权利要求1所述的图像显示装置，其特征在于，
与上述控制电极相连接而横穿像素矩阵的布线为每个像素一条。
12.根据权利要求1所述的图像显示装置，其特征在于，
在设置于上述遮光膜的上述光学开口上形成有颜色滤光片。
13.根据权利要求12所述的图像显示装置，其特征在于，
上述遮光膜由多层电介质膜构成，上述颜色滤光片与构成上述遮光膜的多层电介质膜的一部分为相同结构。
14.根据权利要求1所述的图像显示装置，其特征在于，
在上述遮光膜上形成有保护膜。
15.根据权利要求1所述的图像显示装置，其特征在于，
在上述机械快门部与上述控制电极之间设置有电容。
16.根据权利要求1所述的图像显示装置，其特征在于，
上述快门控制电路具备：
第一薄膜晶体管，其源电极和漏电极的任一方与上述信号线相连接，源电极和漏电极的另一方与第一节点相连接，栅电极与扫描线相连接；
第一存储电容，其一方的端子与上述第一节点相连接，另一方的端子与第一控制线相连接；
第三薄膜晶体管，其栅电极与上述第一节点相连接，源电极与第二控制线相连接，漏电极与第二节点相连接；
第二存储电容，其一方的端子与上述第二节点相连接，另一方的端子与第三控制线相连接；
第四薄膜晶体管，其栅电极与上述第二节点相连接，源电极与第四控制线相连接，漏电极与上述机械快门部相连接。
17.根据权利要求16所述的图像显示装置，其特征在于，
上述第一控制线和上述第四控制线是相同的控制线，
还具备第五薄膜晶体管，其栅电极与上述第二节点相连接，源电极被施加规定的电压，漏电极与上述机械快门部相连接，且其导电载流子特性与上述第四薄膜晶体管不同。
18.根据权利要求16所述的图像显示装置，其特征在于，
上述第三控制线和上述第四控制线是相同的控制线。
CN201210153759.4A 2011-05-12 2012-05-11 图像显示装置 Expired - Fee Related CN102779483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510640162.6A CN105206229A (zh) 2011-05-12 2012-05-11 图像显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-107314 2011-05-12
JP2011107314A JP5801602B2 (ja) 2011-05-12 2011-05-12 画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510640162.6A Division CN105206229A (zh) 2011-05-12 2012-05-11 图像显示装置

Publications (2)

Publication Number Publication Date
CN102779483A true CN102779483A (zh) 2012-11-14
CN102779483B CN102779483B (zh) 2015-11-25

Family

ID=46149188

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510640162.6A Pending CN105206229A (zh) 2011-05-12 2012-05-11 图像显示装置
CN201210153759.4A Expired - Fee Related CN102779483B (zh) 2011-05-12 2012-05-11 图像显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510640162.6A Pending CN105206229A (zh) 2011-05-12 2012-05-11 图像显示装置

Country Status (6)

Country Link
US (1) US20120287080A1 (zh)
EP (1) EP2523033B1 (zh)
JP (1) JP5801602B2 (zh)
KR (2) KR101410398B1 (zh)
CN (2) CN105206229A (zh)
TW (1) TWI450251B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134431A (zh) * 2014-07-14 2014-11-05 京东方科技集团股份有限公司 场序显示装置及其驱动方法
CN105051806A (zh) * 2013-03-22 2015-11-11 皮克斯特隆尼斯有限公司 显示装置
CN108401466A (zh) * 2016-12-06 2018-08-14 华为技术有限公司 显示面板、显示装置及显示面板的控制方法
CN110867158A (zh) * 2018-08-10 2020-03-06 夏普株式会社 图像显示元件及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142405A (ja) * 2013-01-22 2014-08-07 Pixtronix Inc 画素回路およびそれを備えた表示装置
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
KR102031648B1 (ko) * 2013-04-18 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140375538A1 (en) * 2013-06-19 2014-12-25 Pixtronix, Inc. Display apparatus incorporating constrained light absorbing layers
KR20150006685A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9082340B2 (en) * 2013-07-11 2015-07-14 Pixtronix, Inc. Digital light modulator configured for analog control
US20150116297A1 (en) * 2013-10-25 2015-04-30 Pixtronix, Inc. Circuits and methods for switching of mems systems
US20150194102A1 (en) * 2014-01-06 2015-07-09 Pixtronix, Inc. Digital light modulator circuit including charge compensation capacitor
WO2016039209A1 (ja) * 2014-09-11 2016-03-17 シャープ株式会社 表示装置及びその製造方法
CN104851411B (zh) * 2015-06-04 2017-12-08 京东方科技集团股份有限公司 一种显示驱动方法、装置和显示***
US10209592B2 (en) * 2015-07-09 2019-02-19 Sharp Kabushiki Kaisha Active matrix substrate, display device and display device manufacturing method
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
KR102555180B1 (ko) * 2016-11-30 2023-07-13 엘지디스플레이 주식회사 터치표시장치, 표시패널 및 일체형 스위치 소자
WO2018151513A1 (ko) * 2017-02-16 2018-08-23 고려대학교 세종산학협력단 표시장치
KR101981001B1 (ko) 2017-02-16 2019-08-28 고려대학교 세종산학협력단 표시장치
CN110223644B (zh) * 2018-03-02 2020-08-04 京东方科技集团股份有限公司 显示装置、虚拟现实设备及驱动方法
CN108892208B (zh) * 2018-07-26 2021-10-29 潍坊科技学院 一种石油化工废水排放处理装置
KR102248969B1 (ko) * 2020-03-27 2021-05-10 삼성디스플레이 주식회사 유기발광 표시장치
CN112991966B (zh) * 2020-04-26 2022-11-29 重庆康佳光电技术研究院有限公司 一种显示背板、显示装置和显示背板制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
WO2008091339A2 (en) * 2007-01-19 2008-07-31 Pixtronix, Inc. Mems display apparatus
CN102004310A (zh) * 2005-02-23 2011-04-06 皮克斯特罗尼克斯公司 显示方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405852B2 (en) * 2005-02-23 2008-07-29 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8519945B2 (en) * 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
ES2524296T3 (es) * 2005-02-23 2014-12-05 Pixtronix, Inc. Procedimientos y aparato de accionamiento de medios de visualización
CN101256279B (zh) * 2005-02-23 2014-04-02 皮克斯特隆尼斯有限公司 显示方法和装置
CN102060258B (zh) * 2005-02-23 2013-07-10 皮克斯特隆尼斯有限公司 微电子机械快门组件
JP2006323031A (ja) * 2005-05-17 2006-11-30 Nec Corp 視野角切替型表示装置及び端末装置
US20070102622A1 (en) * 2005-07-01 2007-05-10 Olsen Richard I Apparatus for multiple camera devices and method of operating same
KR100941858B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
JP5359315B2 (ja) * 2009-01-28 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8736590B2 (en) * 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
KR101110661B1 (ko) * 2009-06-30 2012-03-13 한국전력공사 발전설비용 산성가스 분리 시스템
KR20110002751A (ko) * 2009-07-02 2011-01-10 삼성전자주식회사 표시 장치 및 그 구동 방법
JP5376446B2 (ja) * 2009-07-24 2013-12-25 株式会社ジャパンディスプレイ 静電容量型入力装置および入力機能付き表示装置
KR101657215B1 (ko) * 2009-09-08 2016-09-19 삼성디스플레이 주식회사 터치 패널 장치를 포함하는 표시 장치 및 커플링 노이즈 제거 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102004310A (zh) * 2005-02-23 2011-04-06 皮克斯特罗尼克斯公司 显示方法和装置
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
WO2008091339A2 (en) * 2007-01-19 2008-07-31 Pixtronix, Inc. Mems display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051806A (zh) * 2013-03-22 2015-11-11 皮克斯特隆尼斯有限公司 显示装置
CN104134431A (zh) * 2014-07-14 2014-11-05 京东方科技集团股份有限公司 场序显示装置及其驱动方法
CN104134431B (zh) * 2014-07-14 2016-07-27 京东方科技集团股份有限公司 场序显示装置及其驱动方法
CN108401466A (zh) * 2016-12-06 2018-08-14 华为技术有限公司 显示面板、显示装置及显示面板的控制方法
CN110867158A (zh) * 2018-08-10 2020-03-06 夏普株式会社 图像显示元件及其制造方法

Also Published As

Publication number Publication date
US20120287080A1 (en) 2012-11-15
JP2012237896A (ja) 2012-12-06
EP2523033B1 (en) 2016-03-02
CN105206229A (zh) 2015-12-30
KR20120127312A (ko) 2012-11-21
KR101410398B1 (ko) 2014-06-20
JP5801602B2 (ja) 2015-10-28
TWI450251B (zh) 2014-08-21
KR20130121803A (ko) 2013-11-06
EP2523033A1 (en) 2012-11-14
TW201301246A (zh) 2013-01-01
CN102779483B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102779483B (zh) 图像显示装置
US11437000B2 (en) Machine learning method, machine learning system, and display system
CN101512628B (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
CN101467098B (zh) 有源矩阵基板及具有该有源矩阵基板的显示装置
CN101644842B (zh) 一种液晶显示器面板以及驱动液晶显示器的方法
CN101233556B (zh) 显示装置及其驱动电路与驱动方法
CN104698642B (zh) 液晶装置、液晶装置的驱动方法以及电子设备
CN101191923B (zh) 可改善显示品质的液晶显示***及相关驱动方法
CN103310749B (zh) 显示装置、显示驱动方法和电子设备
WO2018002774A1 (en) Electronic device, operation method of the electronic device, and moving vehicle
US20130222355A1 (en) Electrowetting display device and driving method thereof
US9058075B2 (en) Display device including touch sensor and driving method thereof
CN109491158A (zh) 一种显示面板及显示装置
CN102314248A (zh) 触控面板及其像素阵列
CN103454823B (zh) 一种阵列基板及液晶显示面板
CN100443969C (zh) 触控面板及其制作方法
CN102298915A (zh) 显示装置、用于驱动显示装置的方法以及电子设备
CN101814273A (zh) 液晶显示装置
CN102754021A (zh) 有源矩阵基板、液晶面板、液晶显示装置以及电视接收机
CN109616068A (zh) Goa扫描电路和液晶显示装置
US20150356930A1 (en) Pixel circuit and display device equipped therewith
CN101840678A (zh) 有源矩阵型液晶显示装置及其驱动方法以及电子装置
US20130147783A1 (en) Pixel circuit and display device
CN106249496B (zh) 像素单元、像素驱动电路及驱动方法
CN108932932A (zh) 锁存单元、像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Applicant after: Japan Display Central Inc.

Address before: Chiba County, Japan

Applicant before: Japan Display East Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: APAN DISPLAY EAST, INC. TO: JAPAN DISPLAY, INC.

ASS Succession or assignment of patent right

Owner name: PIXTRONIX INC.

Free format text: FORMER OWNER: JAPAN DISPLAY, INC.

Effective date: 20131011

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131011

Address after: American California

Applicant after: Pixtronix, Inc.

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Applicant before: Japan Display Central Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170113

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Pixtronix, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20170511